JPH0797736B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH0797736B2 JPH0797736B2 JP61146735A JP14673586A JPH0797736B2 JP H0797736 B2 JPH0797736 B2 JP H0797736B2 JP 61146735 A JP61146735 A JP 61146735A JP 14673586 A JP14673586 A JP 14673586A JP H0797736 B2 JPH0797736 B2 JP H0797736B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- offset voltage
- circuit
- transistor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、差動増幅回路に関し、特にオフセット電圧
をICオンチップで変えられるようにした差動増幅回路に
関する。
をICオンチップで変えられるようにした差動増幅回路に
関する。
この発明は、MISトランジスタ入力差動増幅回路におい
て、２つの入力MISトランジスタの少なくとも一方を、I
C製造後にしきい値が自由に変えられるトランジスタと
することによって、この差動増幅回路のオフセット電圧
をICオンチップで自由にコントロールするようにしたも
のである。
て、２つの入力MISトランジスタの少なくとも一方を、I
C製造後にしきい値が自由に変えられるトランジスタと
することによって、この差動増幅回路のオフセット電圧
をICオンチップで自由にコントロールするようにしたも
のである。
従来差動増幅回路の理想は、入力インピーダンス無限
大，出力インピーダンスゼロ，利得無限大，オフセット
電圧，ドリフトゼロとされてきた。
大，出力インピーダンスゼロ，利得無限大，オフセット
電圧，ドリフトゼロとされてきた。
しかし、現実の回路はそれぞれ有限の値を持ち、特にオ
フセット電圧は、トランジスタ、抵抗等のバラツキによ
りほぼ不可避的に発生し、ドリフト、温度特性が大きい
ため、積極的に利用する例はほとんど無かった。第２図
（ａ）には従来のオフセット電圧調整回路の一例を示
す。この回路では、負荷抵抗5,6のバラツキ、あるいは
入力トランジスタ11,12のバラツキにより発生するオフ
セットを、可変抵抗11aにより、入力２側のバイアス電
流値を変化させることによって調整している。
フセット電圧は、トランジスタ、抵抗等のバラツキによ
りほぼ不可避的に発生し、ドリフト、温度特性が大きい
ため、積極的に利用する例はほとんど無かった。第２図
（ａ）には従来のオフセット電圧調整回路の一例を示
す。この回路では、負荷抵抗5,6のバラツキ、あるいは
入力トランジスタ11,12のバラツキにより発生するオフ
セットを、可変抵抗11aにより、入力２側のバイアス電
流値を変化させることによって調整している。
この回路では、抵抗11a,11b,11cの温特により、オフセ
ット電圧の温特はゼロにはならない。第２図（ｂ）に
は、CMOS型差動増幅器の例を示す。
ット電圧の温特はゼロにはならない。第２図（ｂ）に
は、CMOS型差動増幅器の例を示す。
この回路をIC（集積回路）化した場合は、ｐチャンネル
トランジスタ12,13及びｎチヤンネルトランジスタ14,15
のそれぞれのトランジスタサイズをそろえることによっ
てオフセット電圧の発生はおさえられる。また、意図的
にオフセットを付ける場合は、負荷となるｐチャンネル
トランジスタのしきい値を変えたり、トランジスタサイ
ズを変えたりするか、ドライバとなるｎチャンネルトラ
ンジスタを同様にすることにより、オフセット電圧を発
生させることができる。
トランジスタ12,13及びｎチヤンネルトランジスタ14,15
のそれぞれのトランジスタサイズをそろえることによっ
てオフセット電圧の発生はおさえられる。また、意図的
にオフセットを付ける場合は、負荷となるｐチャンネル
トランジスタのしきい値を変えたり、トランジスタサイ
ズを変えたりするか、ドライバとなるｎチャンネルトラ
ンジスタを同様にすることにより、オフセット電圧を発
生させることができる。
しかし、この場合でもオフセット電圧は設計段階で決ま
り、IC化後のオフセット電圧を自由に変えることは不可
能であった。
り、IC化後のオフセット電圧を自由に変えることは不可
能であった。
上記問題点を解決するため、本発明は、差動増幅回路の
２つの入力MISトランジスタの少なくとも一方を、しき
い値が可変であるトランジスタとし、このトランジスタ
のしきい値を変えることによってオフセット電圧を変化
させるようにした。
２つの入力MISトランジスタの少なくとも一方を、しき
い値が可変であるトランジスタとし、このトランジスタ
のしきい値を変えることによってオフセット電圧を変化
させるようにした。
しきい値電圧可変なトランジスタとは、例えばEPROM
（電気的に書き込み可能な読み出し専用メモリ）やE2PR
OM（電気的に書き込み消去可能な読み出し専用メモリ）
等で使われているトランジスタで、絶縁膜境界の捕獲準
位や、浮遊ゲートに電荷を注入し、この注入された電荷
の量によってトランジスタのしきい値を自由に変えるこ
とができるものである。注入方法には、現在２種類の方
法が一般的である。１つは、絶縁膜に高電界を加えたと
きに流れるトンネル電流を利用したものであり、もう１
つは、MISトランジスタのチャンネル中にホットエレク
トロンを発生させ、これが絶縁膜のバリアを飛び超える
ことを利用したものである。
（電気的に書き込み可能な読み出し専用メモリ）やE2PR
OM（電気的に書き込み消去可能な読み出し専用メモリ）
等で使われているトランジスタで、絶縁膜境界の捕獲準
位や、浮遊ゲートに電荷を注入し、この注入された電荷
の量によってトランジスタのしきい値を自由に変えるこ
とができるものである。注入方法には、現在２種類の方
法が一般的である。１つは、絶縁膜に高電界を加えたと
きに流れるトンネル電流を利用したものであり、もう１
つは、MISトランジスタのチャンネル中にホットエレク
トロンを発生させ、これが絶縁膜のバリアを飛び超える
ことを利用したものである。
しきい値可変なトランジスタを差動増幅回路の２つの入
力MISトランジスタの少なくとも一方に使用すれば、IC
オンチップでの入力MISトランジスタのしきい値電圧の
制御が可能である。しきい値に例えばΔＶの差をつけた
とすれば、差動増幅器の２つの入力は、同じΔＶだけの
差があるときに２つの入力MISトランジスタの電流が一
致し、ここを境にして出力が反転又は、増幅率が最大と
なる。すなわち、差動増幅器にΔＶだけのオフセット電
圧が発生することになる。２つの入力MISトランジスタ
のしきい値を変えているのは、前述したようにゲート酸
化膜の捕獲中心や浮遊ゲート中の電荷であり、これは通
常の使用温度範囲では変化しないため、しきい値がΔＶ
だけ差を持つ以外は２つの入力MISトランジスタの温度
特性は一致する。このことは、本発明の差動増幅器のオ
フセット電圧の温度特性がゼロであることを意味する。
力MISトランジスタの少なくとも一方に使用すれば、IC
オンチップでの入力MISトランジスタのしきい値電圧の
制御が可能である。しきい値に例えばΔＶの差をつけた
とすれば、差動増幅器の２つの入力は、同じΔＶだけの
差があるときに２つの入力MISトランジスタの電流が一
致し、ここを境にして出力が反転又は、増幅率が最大と
なる。すなわち、差動増幅器にΔＶだけのオフセット電
圧が発生することになる。２つの入力MISトランジスタ
のしきい値を変えているのは、前述したようにゲート酸
化膜の捕獲中心や浮遊ゲート中の電荷であり、これは通
常の使用温度範囲では変化しないため、しきい値がΔＶ
だけ差を持つ以外は２つの入力MISトランジスタの温度
特性は一致する。このことは、本発明の差動増幅器のオ
フセット電圧の温度特性がゼロであることを意味する。
本発明の差動増幅器は、ICオンチップでオフセット電圧
を変化させることができ、原理的にこのオフセットの温
度特性がゼロにできる。
を変化させることができ、原理的にこのオフセットの温
度特性がゼロにできる。
以下に本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図（ａ）は本発明のオフセット電圧可変差動増幅回
路を抵抗負荷型差動増幅回路で実現した例である。5,6
は負荷抵抗、1,2はしきい値可変なトランジスタ、3,4
は、先に述べた絶縁膜境界の捕獲単位、又は浮遊ゲート
を示したもので、前述した方法で電荷を注入し、しきい
値を変える。入力トランジスタ１と２でΔVTHだけのし
きい値の差があれば、入力電圧にΔVTHだけの差がある
とき、入力トランジスタ１と２を流れる電流が等しくな
るため、出力が反転、または増幅率が最大になり、この
差動増幅回路ΔVTHだけのオフセット電圧を持つことに
なる。第１図（ｂ），（ｃ）はそれぞれ本発明をCMOS
型、EDMOS型で実現した例である。
路を抵抗負荷型差動増幅回路で実現した例である。5,6
は負荷抵抗、1,2はしきい値可変なトランジスタ、3,4
は、先に述べた絶縁膜境界の捕獲単位、又は浮遊ゲート
を示したもので、前述した方法で電荷を注入し、しきい
値を変える。入力トランジスタ１と２でΔVTHだけのし
きい値の差があれば、入力電圧にΔVTHだけの差がある
とき、入力トランジスタ１と２を流れる電流が等しくな
るため、出力が反転、または増幅率が最大になり、この
差動増幅回路ΔVTHだけのオフセット電圧を持つことに
なる。第１図（ｂ），（ｃ）はそれぞれ本発明をCMOS
型、EDMOS型で実現した例である。
いずれの場合も、入力の２つのMISトランジスタを、し
きい値可変なトランジスタとしているところが本発明の
重要な点である。言うまでもないが図では、入力の２つ
をしきい値可変なトランジスタにしているが、片方でも
良い。本発明の回路のオフセット電圧の温特に関して
は、原理的にゼロである点もこの回路のすぐれた点で、
これはオフセット電圧が、しきい値の差を利用している
ためである。
きい値可変なトランジスタとしているところが本発明の
重要な点である。言うまでもないが図では、入力の２つ
をしきい値可変なトランジスタにしているが、片方でも
良い。本発明の回路のオフセット電圧の温特に関して
は、原理的にゼロである点もこの回路のすぐれた点で、
これはオフセット電圧が、しきい値の差を利用している
ためである。
第３図には、本発明を利用した定電圧回路の回路例を示
した。図中の16は、本発明の差動増幅回路である。第４
図は抵抗17と18によって、負帰還の量を変え、出力電圧
が抵抗値により、オフセット電圧の係数倍出るようにし
たもので、相方の回路共に温度係数はゼロで、温度が変
化しても出力は一定に保たれる。また、ICチップ上での
調整が可能である。
した。図中の16は、本発明の差動増幅回路である。第４
図は抵抗17と18によって、負帰還の量を変え、出力電圧
が抵抗値により、オフセット電圧の係数倍出るようにし
たもので、相方の回路共に温度係数はゼロで、温度が変
化しても出力は一定に保たれる。また、ICチップ上での
調整が可能である。
第５図は、本発明の回路を定電圧レギュレータに応用し
た例で、オンチップで出力電圧を変化させることができ
る。
た例で、オンチップで出力電圧を変化させることができ
る。
また図では示さなかったが、その他レベル検出器、ADコ
ンバータ等にも応用可能で、オンチップで電圧が変えら
れる点及び温度特性持たない点においてすぐれている。
ンバータ等にも応用可能で、オンチップで電圧が変えら
れる点及び温度特性持たない点においてすぐれている。
本発明は、以上述べたように、差動増幅回路のオフセッ
ト電圧をICオンチッブで変えることが出来、このオフセ
ット電圧が温度に対して安定している点で効果がある。
ト電圧をICオンチッブで変えることが出来、このオフセ
ット電圧が温度に対して安定している点で効果がある。
第１図（ａ）は、オフセット電圧可変の抵抗負荷型差動
増幅器の回路図、第１図（ｂ）は、オフセット電圧可変
のCMOS型差動増幅器の回路図、第１図（ｃ）は同じくオ
フセット電圧可変のEDMOS型差動増幅器の回路図、第２
図（ａ），（ｂ）は、オフセット電圧を変える従来の回
路図、第３図は、オフセット電圧可変差動増幅器を使っ
た定電圧回路の回路図、第４図は、オフセット電圧可変
差動増幅器を使った回路の回路図、第５図は、オフセッ
ト電圧可変差動増幅器を使った半固定定電圧レギュレー
タの回路図である。 1,2……しきい値可変トランジスタ 3,4……電荷の捕獲中心又は浮遊ゲート 5,6……負荷抵抗 7,8……負荷ｐチャンネルトランジスタ 9,10……負荷ｎチャンネルデプレッショントランジスタ 11a,b,c……バイアス抵抗 12,13……負荷ｐチャンネルトランジスタ 14,15……入力トランジスタ 16……本発明のオフセット電圧可変な差動増幅回路を表
す記号 17,18……分割，帰還抵抗 19……リファレンス電圧発生回路 20……出力トランジスタ
増幅器の回路図、第１図（ｂ）は、オフセット電圧可変
のCMOS型差動増幅器の回路図、第１図（ｃ）は同じくオ
フセット電圧可変のEDMOS型差動増幅器の回路図、第２
図（ａ），（ｂ）は、オフセット電圧を変える従来の回
路図、第３図は、オフセット電圧可変差動増幅器を使っ
た定電圧回路の回路図、第４図は、オフセット電圧可変
差動増幅器を使った回路の回路図、第５図は、オフセッ
ト電圧可変差動増幅器を使った半固定定電圧レギュレー
タの回路図である。 1,2……しきい値可変トランジスタ 3,4……電荷の捕獲中心又は浮遊ゲート 5,6……負荷抵抗 7,8……負荷ｐチャンネルトランジスタ 9,10……負荷ｎチャンネルデプレッショントランジスタ 11a,b,c……バイアス抵抗 12,13……負荷ｐチャンネルトランジスタ 14,15……入力トランジスタ 16……本発明のオフセット電圧可変な差動増幅回路を表
す記号 17,18……分割，帰還抵抗 19……リファレンス電圧発生回路 20……出力トランジスタ
Claims (1)
- 【請求項１】MISトランジスタ入力差動増幅回路におい
て、２つの入力MISトランジスタの少なくとも１つを、
しきい値可変なトランジスタとしたことを特徴とする差
動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146735A JPH0797736B2 (ja) | 1986-06-23 | 1986-06-23 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146735A JPH0797736B2 (ja) | 1986-06-23 | 1986-06-23 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS633503A JPS633503A (ja) | 1988-01-08 |
| JPH0797736B2 true JPH0797736B2 (ja) | 1995-10-18 |
Family
ID=15414404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61146735A Expired - Lifetime JPH0797736B2 (ja) | 1986-06-23 | 1986-06-23 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797736B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3475903B2 (ja) | 2000-03-31 | 2003-12-10 | セイコーエプソン株式会社 | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 |
| JP4755153B2 (ja) | 2007-08-23 | 2011-08-24 | 株式会社リコー | 充電回路 |
| JP2009301678A (ja) * | 2008-06-17 | 2009-12-24 | Sharp Corp | 半導体記憶装置、表示装置、電子機器および半導体記憶装置の製造方法 |
| US8385147B2 (en) * | 2010-03-30 | 2013-02-26 | Silicon Storage Technology, Inc. | Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features |
| JP2016058633A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 撮像装置 |
| JP2020150401A (ja) * | 2019-03-13 | 2020-09-17 | 新日本無線株式会社 | 差動増幅器のオフセット調整方法 |
-
1986
- 1986-06-23 JP JP61146735A patent/JPH0797736B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS633503A (ja) | 1988-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3970875A (en) | LSI chip compensator for process parameter variations | |
| US5184061A (en) | Voltage regulator for generating a constant reference voltage which does not change over time or with change in temperature | |
| US4843265A (en) | Temperature compensated monolithic delay circuit | |
| US4499387A (en) | Integrated circuit formed on a semiconductor substrate with a variable capacitor circuit | |
| CA1224543A (en) | Constant-current source circuit and differential amplifier using the same | |
| JPH0119297B2 (ja) | ||
| JP2002055724A (ja) | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス | |
| US4641081A (en) | Semiconductor circuit of MOS transistors for generation of reference voltage | |
| CN100480942C (zh) | 降低源极/漏极电压的电流驱动电路 | |
| GB2235795A (en) | Device for providing reference signal. | |
| US4538114A (en) | Differential amplifier | |
| US4071784A (en) | MOS input buffer with hysteresis | |
| US4097844A (en) | Output circuit for a digital correlator | |
| JP2809768B2 (ja) | 基準電位発生回路 | |
| JPH0797736B2 (ja) | 差動増幅回路 | |
| US4939390A (en) | Current-steering FET logic circuit | |
| JP2591981B2 (ja) | アナログ電圧比較器 | |
| EP0720296B1 (en) | Buffer circuit and bias circuit | |
| US20020070789A1 (en) | Field effect transistor square multiplier | |
| US4947056A (en) | MOSFET for producing a constant voltage | |
| JP3186107B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
| JPH06265584A (ja) | 半導体装置 | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 | |
| JP3173486B2 (ja) | デジタルｃｍｏｓ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |