JP2020150401A

JP2020150401A - 差動増幅器のオフセット調整方法

Info

Publication number: JP2020150401A
Application number: JP2019046038A
Authority: JP
Inventors: 淳一岡野; Junichi Okano; 信比斗武井; Nobuhito Takei
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2019-03-13
Filing date: 2019-03-13
Publication date: 2020-09-17

Abstract

【課題】簡単な手法で入力オフセット電圧を調整できるようにした差動増幅器のオフセット調整方法を提供する。【解決手段】非反転入力端子１３と反転入力端子１４の間に生じる入力オフセット電圧を意図的に付与する入力オフセット電圧付与処理Ｓ１と、非反転入力端子１３と反転入力端子１４の間に高電圧を印加して入力オフセット電圧付与処理で付与した入力オフセット電圧をキャンセルする入力逆オフセット電圧を付与する入力逆オフセット電圧付与処理Ｓ５とを備える。【選択図】図２

Description

本発明は差動増幅器の入力オフセット電圧を調整するオフセット調整方法に関する。

トランジスタで構成される差動増幅器では、製造時に使用するホトマスクのズレ等の公差、或いはプロセス中の材料や温度のばらつき、さらにはパッケージング工程におけるモールド樹脂の圧力分布のばらつき等によって、入力オフセット電圧が生じる。

この入力オフセット電圧は、出力電圧が所定の電圧のときの反転入力端子と非反転入力端子の間に生じる電圧差として定義される。

そこで従来では、図６に示すように、ＰＭＯＳトランジスタＭＰ２１，ＭＰ２２によって入力差動対を構成し、カレントミラー接続されたＮＭＯＳトランジスタＭＮ２１，ＭＮ２２によってトランジスタＭＰ２１，ＭＰ２２の能動負荷を構成した差動増幅回路２０において、オフセット調整回路２１が設けられたものがある（非特許文献１に類似の構成の記載がある）。図６において、２２は電圧ＶＨの電源端子、２３は非反転入力端子、２４は反転入力端子、２５は出力端子、２６は電流源である。

オフセット調整回路２１は、トランジスタＭＮ２１のソースと接地の間、トランジスタＭＮ２２のソースと接地の間に、それぞれヒューズＦを並列接続した抵抗Ｒ１、Ｒ２、・・・、Ｒｎ（ｎは正の整数）が直列接続されて構成される。そして、ウエハテストの段階で所望のヒューズＦをレーザで溶断することで、当該ヒューズＦに対応する抵抗を接続状態にするトリミングを行って、非反転入力端子２３の電圧と反転入力端子２４の電圧が同一のときに、出力端子２５の出力電圧が所定値になるようにするものである。

この例では、抵抗Ｒ１、Ｒ２、・・・、Ｒｎの抵抗値をｒ、２ｒ、・・・、２^ｎｒのように二進加重の値に設定しておくことで、各トランジスタＭＮ２１，ＭＮ２２当たりの調整ステップ数を大きくすることができ、入力オフセット電圧を細かく調整できる。

「システムＬＳＩのためのアナログ集積回路設計技術（上）」４版、Ｐ．Ｒ．グレイ、Ｒ．Ｇ．メイヤー著、永田穰訳、５６３頁

しかしながら、図６に示したようにヒューズＦを溶断してトリミングする手法では、その溶断時にクズ片が発生したり、ヒューズの溶断が適切に行われなかった際には経時的にヒューズが切断され、いずれも特性変動を招く恐れがあった。また、図６で説明した手法は半導体チップを樹脂モールドによりパッケージングした後では調整することができないので、トリミングしたにもかかわらず入力オフセット電圧が規定値を超える不良品が発生する場合があった。さらにオフセット調整回路２１を特別に設けるので回路規模が増大するとともに配線の寄生容量や寄生抵抗が増大する問題もあった。

本発明の目的は、簡単な手法で入力オフセット電圧を調整できるようにした差動増幅器のオフセット調整方法を提供することである。

上記目的を達成するために、請求項１にかかる発明の差動増幅器のオフセット調整方法は、非反転入力端子と反転入力端子に入力側が接続され且つ差動対を構成する同一導電型の２個のトランジスタを備える差動増幅器のオフセット調整方法において、前記非反転入力端子と前記反転入力端子の間に生じる入力オフセット電圧を意図的に付与する入力オフセット電圧付与処理を行う工程と、前記非反転入力端子と前記反転入力端子の間に高電圧を印加して前記非反転入力端子と前記反転入力端子の間に生じている入力オフセット電圧をキャンセルする入力逆オフセット電圧を付与する入力逆オフセット電圧付与処理を行う工程とを備えることを特徴とする。

請求項２にかかる発明は、請求項１に記載の差動増幅器のオフセット調整方法において、前記入力オフセット電圧付与処理は、差動増幅器の設計により行われることを特徴とする。

請求項３にかかる発明は、請求項１又は２に記載の差動増幅器のオフセット調整方法において、前記入力オフセット電圧付与処理で付与する入力オフセット電圧は、製造時に生じる入力オフセット電圧よりも、その絶対値が大きな値に設定されることを特徴とする。

請求項４にかかる発明は、請求項１、２又は３に記載の差動増幅器のオフセット調整方法において、前記入力逆オフセット電圧付与処理は、パッケージングの完了後の差動増幅器に対して処理されることを特徴とする。

請求項５にかかる発明は、請求項１、２、３又は４に記載の差動増幅器のオフセット調整方法において、前記入力逆オフセット電圧付与処理は、前記２個のトランジスタが永久的なダメージを受ける値より小さい値の入力逆オフセット電圧を付与することを特徴とする。

請求項６にかかる発明は、請求項１、２、３、４又は５に記載の差動増幅器のオフセット調整方法において、前記非反転入力端子と前記反転入力端子の間に印加する高電圧が所定を超えるときクリップする入力電圧制限回路が設けられた差動増幅器に対して前記入力逆オフセット電圧付与処理を行うことを特徴する。

本発明によれば、入力オフセット電圧付与処理によって入力オフセット電圧を意図的に発生させてから、入力逆オフセット電圧付与処理により入力オフセット電圧を調整するので、差動増幅器のパッケージング工程の後の段階でも入力オフセット電圧を調整することができる。よって、ヒューズを溶断するトリミング手法のようにクズ片が発生したり、ヒューズ溶断が不完全になるような問題が発生することはない。また、オフセット調整回路を新たに設けることは必須条件ではないので、回路規模が増大したり配線の寄生容量や寄生抵抗が増大することもない。

差動増幅器の回路図である。入力オフセット電圧調整の処理のフローチャートである。ＰＭＯＳトランジスタの電圧印加による閾値変動の特性図である。ＰＭＯＳトランジスタの電圧印加の前後のドレン電圧・ドレイン電流特性図である。入力電圧制限回路を設けた差動増幅器の回路図である。従来のオフセット調整回路を備えた差動増幅器の回路図である。

まず、入力オフセット電圧調整の対象とした差動増幅器１０について説明する。この差動増幅器１０は図１に示すように構成され、出力段を備えている。１１は高電圧電源端子、１２は低電圧電源端子、１３は非反転入力端子、１４は反転入力端子、１５はバイアス端子、１６は出力端子である。

ＰＭＯＳトランジスタＭＰ１１，ＭＰ１２は入力差動対を構成し、ＰＭＯＳトランジスタＭＰ１３はトランジスタＭＰ１１，ＭＰ１２に動作電流を供給する電流源を構成し、ＮＭＯＳトランジスタＭＮ１１，ＭＮ１２はトランジスタＭＰ１１，ＭＰ１２の能動負荷としてのカレントミラーを構成している。トランジスタＭＰ１１のゲートは非反転入力端子１３に接続され、トランジスタＭＰ１２のゲートは反転入力端子１４に接続されている。そして、トランジスタＭＰ１１，ＭＮ１２の共通ドレインにゲートが接続されたＮＭＯＳトランジスタＭＮ１３と電流源としてのＰＭＯＳトランジスタＭＰ１４は出力段を構成し、そのトランジスタＭＮ１３，ＭＰ１４の共通ドレインに出力端子１６が接続されている。トランジスタＭＰ１５はトランジスタＭＰ１３，ＭＰ１４とカレントミラー接続され、バイアス端子１５の電圧に応じた電流をトランジスタＭＰ１３，ＭＰ１４に流す。

この差動増幅器１０では、出力端子１６の出力電圧が（ＶＨ−ＶＬ）／２になったときの非反転入力端子１３の電圧と反転入力端子１４の電圧が異なる場合は、その端子１３，１４の間の電圧が入力オフセット電圧となる。

そこで本発明では、図２に示すフローチャートのように処理を行う。ステップＳ１のマスク設計時に、まず、差動増幅器１０の回路定数が理想的な値のときに発生する入力オフセット電圧を、実物の作成あるいは類似構造の製品の量産実績から見積もる。この見積の入力オフセット電圧は、通常では前記したように、ホトマスクのズレなどの公差、プロセス内の材料や温度のばらつき、パッケージング工程でのモールド樹脂の圧力分布のばらつき等によって発生する入力オフセット電圧である。例えば、ある製造プロセスでは、０ｍＶを中心にした３σ（最大ばらつき）が±１ｍＶの入力オフセット電圧が発生し、この±１ｍＶを見積の入力オフセット電圧とすることができる。なお、非反転入力端子１３の入力電圧をＶＰ、反転入力端子１４の入力電圧をＶＮとすると、「＋」はＶＮ＜ＶＰのときの入力オフセット電圧、「−」はＶＰ＜ＶＮのときの入力オフセット電圧を示す。

次に、意図的に入力オフセット電圧を付与させるための処理を行う。例えば、基本設計ではトランジスタＭＰ１１，ＭＰ１２のサイズ比（Ｗ/Ｌ）は同じ値に設定され、それらの閾値電圧Ｖｔｈ（ＭＰ１１）＝Ｖｔｈ（ＭＰ１２）＝０．７Ｖであるところを、設計時にトランジスタＭＰ１１のサイズ比（Ｗ/Ｌ）を意図的に変更して、例えばトランジスタＭＰ１１の閾値電圧をＶｔｈ（ＭＰ１１）＝０．６９５Ｖに変更する。

あるプロセスにおけるシミュレーションでは、トランジスタＭＰ１１，ＭＰ１２に上記したように閾値電圧に差を設けるサイズに設定すると、＋２.５ｍＶの入力オフセット電圧を発生させることができる。よって、見積の入力オフセット電圧が±１ｍＶであれば、意図的に付与する入力オフセット電圧を＋２.５ｍＶとしたときは、合計の入力オフセット電圧は±１ｍＶ＋２.５ｍＶ＝＋１．５ｍＶ〜＋３．５ｍＶとなり、「＋」の入力オフセット電圧が付与されることとなる。

ただし、意図的に発生させる入力オフセット電圧には下限値を設ける。つまり、見積の入力オフセット電圧の極性にかかわらず、合計の入力オフセット電圧が意図した極性と反対の極性とならないように、意図的に付与する入力オフセット電圧に下限値を設ける。つまり、見積の入力オフセット電圧よりも大きな絶対値の入力オフセット電圧を意図的に付与する。例えば、上記のように見積の入力オフセット電圧が±１ｍＶであれば、意図的に付与する入力オフセット電圧の下限値を＋１．５ｍＶに設定する。これによって、合計の入力オフセット電圧は±１ｍＶ＋１.５ｍＶ＝＋０．５ｍＶ〜＋２．５ｍＶとなって、「＋」の入力オフセット電圧が得られる。

また、意図的に発生させる入力オフセット電圧には上限値も設ける。つまり、後記する入力逆オフセット電圧を付与する際に、差動増幅器が永久的なダメージを受けないような上限値を設ける。入力逆オフセット電圧付与では、トランジスタＭＰ１１，ＭＰ１２の素子特性を意図的に変動させるが、その変動特性を事前に確認しておく。あるプロセスで得られる差動増幅器では、図３に示すように、非反転入力端子１３と反転入力端子１４の間に０Ｖ〜８Ｖの電圧を印加したとき、入力オフセット電圧を０ｍＶ〜−５ｍＶの範囲で変動させることができる。この場合の許容上限値は−５ｍＶとなる。なお、この図３の特性をもつ差動増幅器では、非反転入力端子１３と反転入力端子１４の間に印加する電圧（差動入力電圧）は、絶対最大定格として±１Ｖまでの範囲で使用される。

以上から、合計の入力オフセット電圧が＋１．５ｍＶ〜＋３．５ｍＶとなる例では、その入力オフセット電圧が−５ｍＶ未満となるので、上記したプロセスで得られる差動増幅器の例では永久的なダメージを受けることを防止できる。

次に、ステップＳ２でホトグラフィ等により差動増幅器が形成されるウエハ製造、ステップＳ３で差動増幅器を含む個々の半導体チップに分割するダイシング、ステップＳ４でダイシングされた個々の半導体チップの樹脂モールド等によるパッケージングを行う。

そして、ステップＳ５において、入力逆オフセット電圧付与を行う。このときは、非反転入力端子１３と反転入力端子１４の間に高電圧を印加して、トランジスタＭＰ１１にホットキャリアを注入させることで、トランジスタＭＰ１１の閾値を変動させ、入力逆オフセット電圧を付与する。その際、高電圧印加によりトランジスタＭＰ１１の特性がどの程度変動するかを事前に確認しておく。

例えば、ＰＭＯＳトランジスタのゲート電圧が一定の条件におけるドレイン電圧変化に対するドレイン電流の特性では、図４に示すように、ホットキャリアを注入する前は破線で示す特性であったものが、ホットキャリアを注入した後は実線で示す特性にシフトすることが知られている（特開平８−６４８１４の図１７）。ＰＭＯＳトランジスタは、このような特性変動によって閾値電圧が変動する。

そこで、非反転入力端子１３が正極、反転入力端子１４側が負極となるよう、それら端子１３，１４の間に高電圧を印加する。これにより、トランジスタＭＰ１１にホットキャリアが発生して、トランジスタＭＰ１１のゲート酸化膜内に注入され、そこにトラップされる。よって、ゲート酸化膜トラップされた浮遊電荷によってトランジスタＭＰ１１の閾値電圧が調整される。この入力逆オフセット電圧付与の処理は、高電圧の印加と通常動作での入力オフセット電圧の確認とを繰り返して、入力オフセット電圧がゼロになるまで行う。

例えば、トランジスタＭＰ１１の前述の入力オフセット電圧の付与の結果で得られた合計の入力オフセット電圧が＋３．５ｍＶであったときは、図３に示した特性例では、高電圧の値を７Ｖとすれば良い。これにより−３．５ｍＶの入力逆オフセット電圧が付与され、非反転入力端子１３と反転入力端子１４の間の入力オフセット電圧をゼロにすることができる。

以上の処理をパッケージング工程の後の段階で個々の差動増幅器について行うことで、個々の差動増幅器が持っている製造時の入力オフセット電圧をゼロに調整することができる。このとき、トリミング手法によるクズ片の発生の問題は生ぜず、事後的に不良品が発生する問題もない。さらに、図６で説明した手法では差動増幅器２０に特別にオフセット調整回路２１を設ける必要があり、チップ面積増大や寄生容量、寄生抵抗の増大を招いていたが、この問題も解消できる。

図５に変形例の差動増幅器１０Ａを示す。この図５では非反転入力端子１３と反転入力端子１４の間に、ダイオードを逆並列接続した入力電圧制限回路１７を接続している。入力逆オフセット電圧付与の際に、両端子１３，１４の間に高電圧が印加されるので、その高電圧が所定値を超えて差動増幅器１０Ａを破壊するような高い電圧になっている場合に、クリップしてその破壊を防止できる。クリップする印加電圧の値はダイオードの直列接続数により設定できる。図示しないが、さらに両端子１３，１４と入力電圧制限回路１７の間に、それぞれ直列に電流制限抵抗を接続すれば、入力電圧制限回路１７に大電流が流れることを防止できる。

なお、量産で発生する入力オフセット電圧が個々の差動増幅器で同じ極性である場合は、その製造で発生する入力オフセット電圧の見積を省略できる。

また、以上の説明では、入力オフセット電圧付与をトランジスタＭＰ１１の側のサイズ等の調整で行い入力逆オフセットセット付与もトランジスタＭＰ１１の側の特性調整で行う例で説明したが、これに限られるものではない。

例えば、（ａ）入力オフセット電圧付与をトランジスタＭＰ１１の側の調整で行い入力逆オフセット電圧付与をトランジスタＭＰ１２の側の調整で行う、（ｂ）入力オフセット電圧付与をトランジスタＭＰ１２の側の調整で行い入力逆オフセット電圧付与もトランジスタＭＰ１２の側の調整で行う、（ｃ）入力オフセット電圧付与をトランジスタＭＰ１２の側の調整で行い入力逆オフセット電圧付与をトランジスタＭＰ１１の側の調整で行う、のいずれでも同様の効果を得ることができる。

また、入力オフセット電圧付与はトランジスタのサイズ変更の他に、差動対の一方のトランジスタのソースに固定抵抗を接続しておいてもよい。また、図６で説明したトリミングによって入力オフセット電圧付与を行うこともできるが、クズ片や回路規模拡大等の問題が残る。

さらに、以上の実施例はＭＯＳ型電界効果トランジスタの場合を例にして説明したが、接合型電界効果トランジスタでも入力逆オフセット電圧付与をホットキャリア注入で同様に行うことができる。バイポーラトランジスタでは、入力逆オフセット電圧付与をジャンクション状態を変動させることで行えばよい。

さらに、入力逆オフセット電圧付与は、ウエハテストの段階で行うこともできるが、この場合はパッケージング工程におけるモールド樹脂の圧力分布のばらつきによる入力オフセット電圧の特性を考慮して、入力逆オフセット電圧付与を行うのが好ましい。

１０，１０Ａ：差動増幅回路、１１：高電圧電源端子、１２：低電圧電源端子、１３：非反転入力端子、１４：反転入力端子、１５：バイアス端子、１６：出力端子、１７：入力電圧制限回路
２０：差動増幅回路、２１：オフセット調整回路、２２：電源端子、２３：非反転入力端子、２４：反転入力端子、２５：出力端子

Claims

非反転入力端子と反転入力端子に入力側が接続され且つ差動対を構成する同一導電型の２個のトランジスタを備える差動増幅器のオフセット調整方法において、
前記非反転入力端子と前記反転入力端子の間に生じる入力オフセット電圧を意図的に付与する入力オフセット電圧付与処理を行う工程と、前記非反転入力端子と前記反転入力端子の間に高電圧を印加して前記非反転入力端子と前記反転入力端子の間に生じている入力オフセット電圧をキャンセルする入力逆オフセット電圧を付与する入力逆オフセット電圧付与処理を行う工程とを備えることを特徴とする差動増幅器のオフセット調整方法。
請求項１に記載の差動増幅器のオフセット調整方法において、
前記入力オフセット電圧付与処理は、差動増幅器の設計により行われることを特徴とする差動増幅器のオフセット調整方法。
請求項１又は２に記載の差動増幅器のオフセット調整方法において、
前記入力オフセット電圧付与処理で付与する入力オフセット電圧は、製造時に生じる入力オフセット電圧よりも、その絶対値が大きな値に設定されることを特徴とする差動増幅器のオフセット調整方法。
請求項１、２又は３に記載の差動増幅器のオフセット調整方法において、
前記入力逆オフセット電圧付与処理は、パッケージングの完了後の差動増幅器に対して処理されることを特徴とする差動増幅器のオフセット調整方法。
請求項１、２、３又は４に記載の差動増幅器のオフセット調整方法において、
前記入力逆オフセット電圧付与処理は、前記２個のトランジスタが永久的なダメージを受ける値より小さい値の入力逆オフセット電圧を付与することを特徴とする差動増幅器のオフセット調整方法。
請求項１、２、３、４又は５に記載の差動増幅器のオフセット調整方法において、
前記非反転入力端子と前記反転入力端子の間に印加する高電圧が所定を超えるときクリップする入力電圧制限回路が設けられた差動増幅器に対して前記入力逆オフセット電圧付与処理を行うことを特徴する差動増幅器のオフセット調整方法。