JPS59200511A - オペアンプ - Google Patents
オペアンプInfo
- Publication number
- JPS59200511A JPS59200511A JP58072876A JP7287683A JPS59200511A JP S59200511 A JPS59200511 A JP S59200511A JP 58072876 A JP58072876 A JP 58072876A JP 7287683 A JP7287683 A JP 7287683A JP S59200511 A JPS59200511 A JP S59200511A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- differential
- trimming
- resistor
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１、技術分野
本発明は低い精度のトリミング抵抗を使用しても高い精
度でオフセ・ノド調整が可能なオペアンプに関するもの
である。
度でオフセ・ノド調整が可能なオペアンプに関するもの
である。
２、背景技術
オペアンプにはそれを構成するトランジスタや抵抗など
の特性ばらつきに応じて無視できないようなオフセット
電圧が生ずる。オフセット電圧を小さくするために例え
ばオペアンプ内の差動トランジスタのコレクタ負荷抵抗
をトリミングする方法をとることができる。しかしなが
ら、上記のコレクタ負荷抵抗をトリミングする方法では
、高精度のオフセット電圧調整がでとるようにするため
に上記のコレクタ負荷抵抗を高精度で調整しなければな
らなかった。
の特性ばらつきに応じて無視できないようなオフセット
電圧が生ずる。オフセット電圧を小さくするために例え
ばオペアンプ内の差動トランジスタのコレクタ負荷抵抗
をトリミングする方法をとることができる。しかしなが
ら、上記のコレクタ負荷抵抗をトリミングする方法では
、高精度のオフセット電圧調整がでとるようにするため
に上記のコレクタ負荷抵抗を高精度で調整しなければな
らなかった。
３、発明の目的
本発明は、比較的低（・精度のトリミング抵抗によって
も、必要とするオフセット調整精度を得ることができる
オペアンプを提供するものである。
も、必要とするオフセット調整精度を得ることができる
オペアンプを提供するものである。
４、発明の概要
本願において、開示される発明のうち伏表的なものの概
要を簡単に説明すれば下記のとおりである。本発明にお
けるオペアンプはタンデムに接続されたオフセット調整
が可能な差動アンプを使用する。製造時にあらかじめオ
フセットが与えられた２組の差動トランジスタの共通エ
ミッタに流すべき電流をトリミング抵抗により調整可能
にするという構成によりオフセットの調整を可能とする
。
要を簡単に説明すれば下記のとおりである。本発明にお
けるオペアンプはタンデムに接続されたオフセット調整
が可能な差動アンプを使用する。製造時にあらかじめオ
フセットが与えられた２組の差動トランジスタの共通エ
ミッタに流すべき電流をトリミング抵抗により調整可能
にするという構成によりオフセットの調整を可能とする
。
これによって、低い精度のトリミング抵抗を使用しても
高（・精度でオフセット調整ができる。
高（・精度でオフセット調整ができる。
５、実施例
以下１本発明の一実施例を図面を参照して、具体的に説
明する。
明する。
第１図は本発明の一例を示す回路図である。
同図に示すよ５に本実施例回路は、２組の差動トランジ
スタＱ３Ａ Ｉ Ｑ４Ａ及びＱ３Ｂ Ｉ Ｑ４Ｂと、こ
れら差動トランジスタの共通エミッタに接続されたトラ
ンジスタＱ＋ 、Ｑ−と抵抗ＶＲ，，ＶＲ，からなる
電流分配回路２により構成される。
スタＱ３Ａ Ｉ Ｑ４Ａ及びＱ３Ｂ Ｉ Ｑ４Ｂと、こ
れら差動トランジスタの共通エミッタに接続されたトラ
ンジスタＱ＋ 、Ｑ−と抵抗ＶＲ，，ＶＲ，からなる
電流分配回路２により構成される。
２組の差動トランジスタＱ３Ａ Ｉ Ｑ４ＡとＱ３ＢＩ
Ｑ４Ｂのペースはそれぞれ入力端子ＩＮ、、ＩＮ、に接
続され、コレクタはそれぞれの出力端子０ＵＴＩ 。
Ｑ４Ｂのペースはそれぞれ入力端子ＩＮ、、ＩＮ、に接
続され、コレクタはそれぞれの出力端子０ＵＴＩ 。
０ＵＴ２に接続されしがも抵抗Ｒ，，Ｒ，を介して、一
方の電源端子に接続されている。それぞれ対とされるべ
きトランジスタＱ３ＡとＱ４Ａのエミッタ及びＱ３Ｂと
Ｑ４Ｂのエミッタは、トランジスタＱｔｔＱ１、抵抗Ｖ
Ｒ，、ＶＲ，、定電流源１を介して他方の電源端子ＧＮ
Ｄに接続されている。父上記トランジスタＱｌ 、Ｑ
！のベースは、基準電圧が供給さレル端子ＶＲＥＦＫ接
続されている。
方の電源端子に接続されている。それぞれ対とされるべ
きトランジスタＱ３ＡとＱ４Ａのエミッタ及びＱ３Ｂと
Ｑ４Ｂのエミッタは、トランジスタＱｔｔＱ１、抵抗Ｖ
Ｒ，、ＶＲ，、定電流源１を介して他方の電源端子ＧＮ
Ｄに接続されている。父上記トランジスタＱｌ 、Ｑ
！のベースは、基準電圧が供給さレル端子ＶＲＥＦＫ接
続されている。
図示の回路は１例えば公知の半導体集積回路技術によっ
て１つの半導体基板上に形成される。対とされるべき差
動トランジスタＱ３ＡとＱ４Ａとの相互には予め適当な
オフセントが設定される。同様に、対とされるべき差動
トランジスタＱ３ＢとＱ４Ｂとの相互にも予め適当なオ
フセットが設定される。
て１つの半導体基板上に形成される。対とされるべき差
動トランジスタＱ３ＡとＱ４Ａとの相互には予め適当な
オフセントが設定される。同様に、対とされるべき差動
トランジスタＱ３ＢとＱ４Ｂとの相互にも予め適当なオ
フセットが設定される。
対の差動トランジスタＱ３ＡとＱ４Ａによって決まるオ
フセットと対の差動トランジスタＱ３ＢとＱ４．によっ
て決まるオフセットとは相補関係すなわち互いに逆方向
であるようにされる。対のトランジスタ例えばＱ３Ａと
Ｑ４Ｂのオフセットは、半導体製造技術に従うと、これ
らのトランジスタのエミッタ領域面積の比を１対１の関
係がら外すことによって設定することができる。対のト
ランジスタに予め設定すべきオフセラ）ｔは、これらト
ランジスタの製造条件ばらつきに併う特性ばらつきゃ抵
抗Ｒ１とＲ２のばらつきを考慮して設定することができ
る。対のトランジスタに予め設定すべきオフセット量は
、充分なオフセット調整を可能とするために、製造条件
ばらつき等によって生ずるであろうオフセット量まりも
や＼大きい方が望ましい。
フセットと対の差動トランジスタＱ３ＢとＱ４．によっ
て決まるオフセットとは相補関係すなわち互いに逆方向
であるようにされる。対のトランジスタ例えばＱ３Ａと
Ｑ４Ｂのオフセットは、半導体製造技術に従うと、これ
らのトランジスタのエミッタ領域面積の比を１対１の関
係がら外すことによって設定することができる。対のト
ランジスタに予め設定すべきオフセラ）ｔは、これらト
ランジスタの製造条件ばらつきに併う特性ばらつきゃ抵
抗Ｒ１とＲ２のばらつきを考慮して設定することができ
る。対のトランジスタに予め設定すべきオフセット量は
、充分なオフセット調整を可能とするために、製造条件
ばらつき等によって生ずるであろうオフセット量まりも
や＼大きい方が望ましい。
図示の構成において、オフセット調整は、抵抗ＶＲ，Ｖ
Ｒ，をトリミングして上記２組の差動トランジスタＱ３
Ａ Ｑ４ＡとＱ３ＢＱ４Ｂに供給する電流比を変えるこ
とによって行なわれる、 特に制限されないが差動トランジスタＱ３ＡとＱ４Ａは
入力端子ＩＮＩとＩＮ２との間の電位差が零にされた状
態においてそれらの相互に１００：９５の割合で動作電
流（コレクタ電流）が流れるようにオフセットが与えら
れる。又、差動トランジスタＱ３ＢとＱ４Ｂは逆に９５
：１００の割合で動作電流（コレクタ電流）が流れるよ
うにオフセットが与えられる。
Ｒ，をトリミングして上記２組の差動トランジスタＱ３
Ａ Ｑ４ＡとＱ３ＢＱ４Ｂに供給する電流比を変えるこ
とによって行なわれる、 特に制限されないが差動トランジスタＱ３ＡとＱ４Ａは
入力端子ＩＮＩとＩＮ２との間の電位差が零にされた状
態においてそれらの相互に１００：９５の割合で動作電
流（コレクタ電流）が流れるようにオフセットが与えら
れる。又、差動トランジスタＱ３ＢとＱ４Ｂは逆に９５
：１００の割合で動作電流（コレクタ電流）が流れるよ
うにオフセットが与えられる。
図示の構成において抵抗ＶＲＩとＶＲ，の値が等しいこ
とＫよって、トランジスタＱ、とＱ、のコレクタ電流が
互いに等しく、がつ差動トランジスタＱ３ＡないしＱ４
Ａのそれぞれの製造ばらつきに基づく特性ばらつきがな
ければコレクタ負荷抵抗Ｒ１とＲ８に流れる電流は、明
らかに互いに等しい値になる。
とＫよって、トランジスタＱ、とＱ、のコレクタ電流が
互いに等しく、がつ差動トランジスタＱ３ＡないしＱ４
Ａのそれぞれの製造ばらつきに基づく特性ばらつきがな
ければコレクタ負荷抵抗Ｒ１とＲ８に流れる電流は、明
らかに互いに等しい値になる。
これに対して抵抗ＶＲ，が抵抗ＶＲ，よりも大きい抵抗
値であれば、これに応じてトランジスタＱ。
値であれば、これに応じてトランジスタＱ。
のコレクタ電流がトランジスタＱ、のコレクタ電流より
も大きくなる。この場合は、トランジスタＱ１のコレク
タ電流の増加に応じてコレクタ負荷抵抗Ｒ，に電流を流
す差動トランジスタＱ３ＡとＱ３Ｂのうちのトランジス
タＱ３Ａの電流が増加され、またコレクタ負荷抵抗Ｒ１
Ｋ電流を流す差動トランジスタＱ４ＡとＱ４Ｂのうちの
トランジスタＱ４Ａの電流が増加される。トランジスタ
Ｑ３ＡとＱ４Ａは上記のようＫ１００：９５ の電流を
流すように構成されている。その結果、コレクタ負荷抵
抗Ｒ，に流れる電流がコレクタ負荷抵抗Ｒ３に流れる電
流よりも大きくなる。
も大きくなる。この場合は、トランジスタＱ１のコレク
タ電流の増加に応じてコレクタ負荷抵抗Ｒ，に電流を流
す差動トランジスタＱ３ＡとＱ３Ｂのうちのトランジス
タＱ３Ａの電流が増加され、またコレクタ負荷抵抗Ｒ１
Ｋ電流を流す差動トランジスタＱ４ＡとＱ４Ｂのうちの
トランジスタＱ４Ａの電流が増加される。トランジスタ
Ｑ３ＡとＱ４Ａは上記のようＫ１００：９５ の電流を
流すように構成されている。その結果、コレクタ負荷抵
抗Ｒ，に流れる電流がコレクタ負荷抵抗Ｒ３に流れる電
流よりも大きくなる。
逆に、抵抗ＶＲ，が抵抗ＶＲ，よりも大きい抵抗値であ
れば、コレクタ負荷抵抗Ｒ３に流れる電流がコレクタ負
荷抵抗Ｒ０に流れる電流よりも大きくなる。
れば、コレクタ負荷抵抗Ｒ３に流れる電流がコレクタ負
荷抵抗Ｒ０に流れる電流よりも大きくなる。
上記構成によると、オフセット調整範囲は、差動トラン
ジスタＱ３ＡないしＱ４Ｂによって決定される。例えば
抵抗ＶＲ，が実質的に開放されれば、定電流源ｉの’ｆ
Ｊｔ、にのすべてがトランジスタＱ１を介して差動トラ
ンジスタＱ３ＡとＱ４ＡＫ流されることＫなる。その結
果、コレクタ負荷抵抗Ｒ８とＲ。
ジスタＱ３ＡないしＱ４Ｂによって決定される。例えば
抵抗ＶＲ，が実質的に開放されれば、定電流源ｉの’ｆ
Ｊｔ、にのすべてがトランジスタＱ１を介して差動トラ
ンジスタＱ３ＡとＱ４ＡＫ流されることＫなる。その結
果、コレクタ負荷抵抗Ｒ８とＲ。
に流れる電流はこの差動トランジスタＱ３Ａ ” Ｑ４
Ａとによって決った比率、すなわち１００：９５ にな
る。逆に、抵抗ＶＲ，が開放されれば、コレクタ負荷抵
抗Ｒ７とＲ６に流れる電流は、差動トランジスタＱ３．
とＱ４Ｂとによって決った比率、すなわち９５：１００
になる。すなわち、差動トランジスタＱ３ＡないしＱ
４Ａが上記のような構成にされていると、コレクタ負荷
抵抗Ｒ１とＲ２に流れる電流、言いかえると出力端子０
ＵＴ１と０ＵＴ２の出方電圧レベルは±５％の範囲で調
整できる。
Ａとによって決った比率、すなわち１００：９５ にな
る。逆に、抵抗ＶＲ，が開放されれば、コレクタ負荷抵
抗Ｒ７とＲ６に流れる電流は、差動トランジスタＱ３．
とＱ４Ｂとによって決った比率、すなわち９５：１００
になる。すなわち、差動トランジスタＱ３ＡないしＱ
４Ａが上記のような構成にされていると、コレクタ負荷
抵抗Ｒ１とＲ２に流れる電流、言いかえると出力端子０
ＵＴ１と０ＵＴ２の出方電圧レベルは±５％の範囲で調
整できる。
図示の構成において差動トランジスタＱ３Ａ Ｉ Ｑ４
ＡとＱ３Ｂ Ｉ Ｑ４Ｂのオフセット調整範囲をα、〜
α３％に設定し、抵抗ＶＲ，とＶＲ，のオフセット調整
精度をβとすれば最終的なオフセット調整精度ｒは次式
で表わされる。
ＡとＱ３Ｂ Ｉ Ｑ４Ｂのオフセット調整範囲をα、〜
α３％に設定し、抵抗ＶＲ，とＶＲ，のオフセット調整
精度をβとすれば最終的なオフセット調整精度ｒは次式
で表わされる。
ｒ＝ｌα、−α１１・β
今差動トランジスタＱ３Ａ Ｑ４ＡとＱ３ＢＱ４Ｂにあ
らかじめ与えるオフセットを上記のように±５％とし抵
抗ＶＲ，とＶＲ，のオフセット調整精度を５％とすると
、上式より最終的に得られるオフセット調整精度は０１
５％となる。この抵抗ＶＲ，とＶＲ，に要求されるトリ
ミング精度は、コレクタ負荷抵抗Ｒ０とＲ１をトリミン
グする場合に必要とされるトリミング精度に対して１／
１０でよいことを示している。
らかじめ与えるオフセットを上記のように±５％とし抵
抗ＶＲ，とＶＲ，のオフセット調整精度を５％とすると
、上式より最終的に得られるオフセット調整精度は０１
５％となる。この抵抗ＶＲ，とＶＲ，に要求されるトリ
ミング精度は、コレクタ負荷抵抗Ｒ０とＲ１をトリミン
グする場合に必要とされるトリミング精度に対して１／
１０でよいことを示している。
６、効果
本発明によれば、２組の差動トランジスタＱ３ＡＩＱ４
ＡとＱ３Ｂ Ｉ Ｑ４Ｂにあらかじめ製造時に互いに逆
方向のオフセットをもたせておき、上記２組の差動トラ
ンジスタＱ３Ａ Ｉ Ｑ４ＡとＱ３Ｂ Ｉ Ｑ４Ｂをト
リミング抵抗ＶＲ，、ＶＲ，により制御する方法により
低い精度のトリミング抵抗を使用しても高い精度でオフ
セット調整ができる効果がある。コレクタ負荷抵抗Ｒ，
，Ｒ，をトリミングによって変更する場合、トリミング
精度に起因する制約上、必要以上に高い抵抗値を使用し
なければならない等、回路特性に不所望の制約を受ける
。
ＡとＱ３Ｂ Ｉ Ｑ４Ｂにあらかじめ製造時に互いに逆
方向のオフセットをもたせておき、上記２組の差動トラ
ンジスタＱ３Ａ Ｉ Ｑ４ＡとＱ３Ｂ Ｉ Ｑ４Ｂをト
リミング抵抗ＶＲ，、ＶＲ，により制御する方法により
低い精度のトリミング抵抗を使用しても高い精度でオフ
セット調整ができる効果がある。コレクタ負荷抵抗Ｒ，
，Ｒ，をトリミングによって変更する場合、トリミング
精度に起因する制約上、必要以上に高い抵抗値を使用し
なければならない等、回路特性に不所望の制約を受ける
。
この実施例ではコレクタ負荷抵抗に対する制約はなく１
周波数特性＋Ｇａ１ｎ等に対してトリミングに起因する
限定を受けない。以上本発明者によってなされた発明を
具体的に説明したが、本発明は、上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば上記２組の
差動トランジスタＱ３Ａ Ｑ４ＡとＱ３ＢＱ４Ｂのオフ
セット調整範囲を制御可能な範囲で小さくすることによ
り微調整効果を発揮できる。
周波数特性＋Ｇａ１ｎ等に対してトリミングに起因する
限定を受けない。以上本発明者によってなされた発明を
具体的に説明したが、本発明は、上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば上記２組の
差動トランジスタＱ３Ａ Ｑ４ＡとＱ３ＢＱ４Ｂのオフ
セット調整範囲を制御可能な範囲で小さくすることによ
り微調整効果を発揮できる。
図示のように定電流源ｉを設ける場合、トリミング抵抗
ＶＲ，及びＶＲ，の値に関係なく図示の回路の動作電流
をこの定電流源ｌによって決まった一定の値にすること
ができる。この場合、出力ＯＵＴ １と０ＵＴ２の出力
レベルが実質的に一定に維持されるので、図示の回路の
出力を受ける図示しない次段の回路の動作点は、トリミ
ング抵抗ＶＲ，，ＶＲ。
ＶＲ，及びＶＲ，の値に関係なく図示の回路の動作電流
をこの定電流源ｌによって決まった一定の値にすること
ができる。この場合、出力ＯＵＴ １と０ＵＴ２の出力
レベルが実質的に一定に維持されるので、図示の回路の
出力を受ける図示しない次段の回路の動作点は、トリミ
ング抵抗ＶＲ，，ＶＲ。
の変化によっても実質的に変化されない。
しかしながら、出力０ＵＴ１及び０ＵＴ２の動作点の若
干の変化が許される場合は、定電流源１を除去し、トリ
ミング抵抗ＶＲ，とＶＲ，のそれぞれの一端を回路の基
準電位点ＧＮＤに直接接続しても良い、トランジスタＱ
、とＱ、は、省略可能である。
干の変化が許される場合は、定電流源１を除去し、トリ
ミング抵抗ＶＲ，とＶＲ，のそれぞれの一端を回路の基
準電位点ＧＮＤに直接接続しても良い、トランジスタＱ
、とＱ、は、省略可能である。
この場合、トランジスタＱ３ＡとＱ４Ａの共通エミッタ
と定電流源ｉとの間もしくは基準電位点ＧＮＤとの間に
１つのトリミング抵抗を設け、トランジスタＱ３．とＱ
４Ｂの共通エミッタと定電流源ｉとの間もしくは基準電
位点ＧＮＤとの間に他の１つのトリミング抵抗を設けて
も良い。
と定電流源ｉとの間もしくは基準電位点ＧＮＤとの間に
１つのトリミング抵抗を設け、トランジスタＱ３．とＱ
４Ｂの共通エミッタと定電流源ｉとの間もしくは基準電
位点ＧＮＤとの間に他の１つのトリミング抵抗を設けて
も良い。
図示の抵抗ＶＲ，とＶＲ，のうちの一方を予め強制的に
オフセットが生ずるように偏よった抵抗値の固定抵抗と
することができる。この場合は、トリミングすべき抵抗
は１個で良い。
オフセットが生ずるように偏よった抵抗値の固定抵抗と
することができる。この場合は、トリミングすべき抵抗
は１個で良い。
トランジスタＱ、と抵抗ＶＲ，は、マルチエミッタトラ
ンジスタのようなトランジスタに置きがえることができ
る。トランジスタＱ、と抵抗も同様なトランジスタに置
きかえることができる。この場合、１つのマルチエミッ
タトランジスタの複数のエミッタを例えば予め共通接続
しておき、その後のトリミングにおいて所望のエミッタ
への配線を切断することによって差動トランジスタの動
作電流を変更させることができる。
ンジスタのようなトランジスタに置きがえることができ
る。トランジスタＱ、と抵抗も同様なトランジスタに置
きかえることができる。この場合、１つのマルチエミッ
タトランジスタの複数のエミッタを例えば予め共通接続
しておき、その後のトリミングにおいて所望のエミッタ
への配線を切断することによって差動トランジスタの動
作電流を変更させることができる。
図示の回路は、バイポーラトランジスタから構成されて
いるが、電界効果トランジスタ（ＦＥＴ）や絶縁ゲート
型電界効果トランジスタから構成されても良い。
いるが、電界効果トランジスタ（ＦＥＴ）や絶縁ゲート
型電界効果トランジスタから構成されても良い。
７、利用分野
以上のことから明らかなように本発明によれば従来のオ
ペアンプに比して低精度のトリミング抵抗でも高精度の
オフセット調整が可能になる。
ペアンプに比して低精度のトリミング抵抗でも高精度の
オフセット調整が可能になる。
第１図は本発明の一実施例を示す回路図である。
１・・・２組の差動トランジスタ、２・・・電流分配回
路、３・・・トリミング抵抗、４及び５・・・互いに逆
方向のオフセットをもたせた差動トランジスタ。 〆′へ 代理人 弁理士 高 橋 明 夫 ′、 ２７第
１ 図
路、３・・・トリミング抵抗、４及び５・・・互いに逆
方向のオフセットをもたせた差動トランジスタ。 〆′へ 代理人 弁理士 高 橋 明 夫 ′、 ２７第
１ 図
Claims (1)
- 共通の入出力をもち互いに逆のオフセットを有する２組
の差動トランジスタと、上記２組の差動トランジスタの
それぞれの共通エミッタに流すべき電流を変化させるた
めのトリミング可能な素子をもつことを特徴とするオペ
アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072876A JPS59200511A (ja) | 1983-04-27 | 1983-04-27 | オペアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072876A JPS59200511A (ja) | 1983-04-27 | 1983-04-27 | オペアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200511A true JPS59200511A (ja) | 1984-11-13 |
Family
ID=13501968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072876A Pending JPS59200511A (ja) | 1983-04-27 | 1983-04-27 | オペアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200511A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108808A (ja) * | 1986-10-24 | 1988-05-13 | Mitsubishi Electric Corp | 光検知器内蔵プリアンプ |
| JP2020150401A (ja) * | 2019-03-13 | 2020-09-17 | 新日本無線株式会社 | 差動増幅器のオフセット調整方法 |
-
1983
- 1983-04-27 JP JP58072876A patent/JPS59200511A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108808A (ja) * | 1986-10-24 | 1988-05-13 | Mitsubishi Electric Corp | 光検知器内蔵プリアンプ |
| JP2020150401A (ja) * | 2019-03-13 | 2020-09-17 | 新日本無線株式会社 | 差動増幅器のオフセット調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516081A (en) | Voltage controlled variable gain circuit | |
| US5091701A (en) | High efficiency cross-coupled folded cascode circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US5132559A (en) | Circuit for trimming input offset voltage utilizing variable resistors | |
| JPS59200511A (ja) | オペアンプ | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| JPS6154286B2 (ja) | ||
| JPH0527139B2 (ja) | ||
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPS58141012A (ja) | バイアス回路 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH0399505A (ja) | 電圧制御可変利得増幅器 | |
| JPH05291844A (ja) | レベルシフト回路 | |
| JPH0616572B2 (ja) | 半導体回路装置 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0358603A (ja) | 利得制御回路 | |
| JPS6322150B2 (ja) | ||
| JPS6272213A (ja) | ゲイン調整回路 | |
| JPS58213517A (ja) | 利得制御形差動増幅器 | |
| JP2001156564A (ja) | 可変利得増幅回路 | |
| JP2000004135A (ja) | 可変利得増幅回路 | |
| JPS635606A (ja) | 制御回路 | |
| JPS6030206A (ja) | 差動増幅回路 | |
| JPH0344689B2 (ja) | ||
| JPS6190505A (ja) | 差動増幅回路 |