JPH0358603A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH0358603A JPH0358603A JP19546489A JP19546489A JPH0358603A JP H0358603 A JPH0358603 A JP H0358603A JP 19546489 A JP19546489 A JP 19546489A JP 19546489 A JP19546489 A JP 19546489A JP H0358603 A JPH0358603 A JP H0358603A
- Authority
- JP
- Japan
- Prior art keywords
- series circuit
- terminals
- input
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は利得制御回路に係り、秘に半必体集積回路に供
される利得制御回路に関する。
される利得制御回路に関する。
従来、この種の利得制御同路は、第2図に示される構成
となっていた。
となっていた。
第2図において、n p n t・ランジスタ1,2は
差動増幅器を構成し、入力端子6,γがベース入力とな
り、共通のエミッタが定電流源5に接続されている。n
pn トランシスタ2のコレクタに流れた出力信号電流
は、差動対を構成するトランジスタ3,4で端子8,9
に入力された利得制御人力に応じて、分配され、差動増
幅器の出力端子11に出力される。ここで、端子10は
電源端子を示す。
差動増幅器を構成し、入力端子6,γがベース入力とな
り、共通のエミッタが定電流源5に接続されている。n
pn トランシスタ2のコレクタに流れた出力信号電流
は、差動対を構成するトランジスタ3,4で端子8,9
に入力された利得制御人力に応じて、分配され、差動増
幅器の出力端子11に出力される。ここで、端子10は
電源端子を示す。
〔発明が解決し5ようとする課題〕
通常、第2図において、利得制御は、入力端子6,7の
入力信号レベルの増大に応じて、トランジスタ3のトラ
ンジスタ4に対する信号電流の分流比を抑制する様に、
端子8,9に制御入力を印加するが、この場合以下の欠
点があった。
入力信号レベルの増大に応じて、トランジスタ3のトラ
ンジスタ4に対する信号電流の分流比を抑制する様に、
端子8,9に制御入力を印加するが、この場合以下の欠
点があった。
第]に、前記制御入力に応じて、出力端子1]に供出さ
れる出力電流のうち、直流電流も変化してしまい、端子
11に負荷抵抗を接続した場合、端子11の出力電位が
、制御入力に応じて変動してしまうという欠点がある。
れる出力電流のうち、直流電流も変化してしまい、端子
11に負荷抵抗を接続した場合、端子11の出力電位が
、制御入力に応じて変動してしまうという欠点がある。
第2に、差動増幅器の入力信号に刻する出力のりニアリ
ティに限界(犬体5 0 m V p −p )があり
、大入力信号に則する入力のダイナミックレンジが狭い
という欠点がある。
ティに限界(犬体5 0 m V p −p )があり
、大入力信号に則する入力のダイナミックレンジが狭い
という欠点がある。
本発明の目的は、前記欠点が解決され、出力端子の電位
が制御入力に応じて変動せず、ダイナミックレンジを狭
くすることのないように1−た利得制御回路を提供する
ことにある。
が制御入力に応じて変動せず、ダイナミックレンジを狭
くすることのないように1−た利得制御回路を提供する
ことにある。
本発明の利得制御回路の構成は、それぞれコレクタを出
力とし、ベースを入力とする第1,第2のトランジスタ
を有する第1の差動苅と、第1,第2の抵抗からなる第
1の直列回路と、第3の抵抗と第1の順方向ダイオード
とからなる第2の直列回路と、第4の抵抗と第2の順方
向ダイオードとからなる第3の直列回路とを備え、前記
第1のトランジスタのエミッタに前記第1の直列回路の
一端、及び第2の直列回路の一端を接続し、前記第2の
トランジスタのエミッタに前記第1の直列回路の他端、
及び第3の直列回路の一端を接続し、前記第2の直列回
路の他端、及び第3の直列回路の他端を第2の差動対を
構成する第3,第4の1・ランジスタのうち第3のトラ
ンジスタのコレクタに接続し、前記第4のトランジスタ
のコレクタを前記第1の直列回路を構成する第1,第2
の抵抗の共通接続点に接続し、前記第3,第4のトラン
ジスタのエミッタは、直接又は抵抗を介して、定電流源
に接続され、前記第3,第4のトランジスタのベースを
それぞれ制御入力としたことを特徴とする。
力とし、ベースを入力とする第1,第2のトランジスタ
を有する第1の差動苅と、第1,第2の抵抗からなる第
1の直列回路と、第3の抵抗と第1の順方向ダイオード
とからなる第2の直列回路と、第4の抵抗と第2の順方
向ダイオードとからなる第3の直列回路とを備え、前記
第1のトランジスタのエミッタに前記第1の直列回路の
一端、及び第2の直列回路の一端を接続し、前記第2の
トランジスタのエミッタに前記第1の直列回路の他端、
及び第3の直列回路の一端を接続し、前記第2の直列回
路の他端、及び第3の直列回路の他端を第2の差動対を
構成する第3,第4の1・ランジスタのうち第3のトラ
ンジスタのコレクタに接続し、前記第4のトランジスタ
のコレクタを前記第1の直列回路を構成する第1,第2
の抵抗の共通接続点に接続し、前記第3,第4のトラン
ジスタのエミッタは、直接又は抵抗を介して、定電流源
に接続され、前記第3,第4のトランジスタのベースを
それぞれ制御入力としたことを特徴とする。
次に、図面を参照しながら本発明を説明する。
弟1図は本発明の一実施例の利得制御回路を示す回路図
である。第1図において、本実施例の利得制御回路は、
n p n. }ランジスタ13,14,15.16と
、ダイオード17.18と、入力端子6,7,8.9と
、抵抗19,20,2]..,22と、定電流源12と
、端子10.11とを含み、構成される。ここで、np
nトランジスタ15,16は、差動増幅器を構戒するト
ランジスタであり、端子6,7が入力端子、端子10.
11が出力端子である。npn}ランジスタ1.3.1
4は差動対を構威し、端子8,9より、利得制御入力が
入力される。抵抗値Rl.R2を有する抵抗19,20
は、第1の直列回路を構威し、前記差動増幅器の電圧・
電流変換利得(以下利得と略す)を決5一 定する第1の手段を担う。ここで、利得は、端子6,7
の入力電圧に対する端子1.0.11の出力電流の比で
ある。抵抗値R3を有する抵抗21とダイオード17と
は、第2の直列回路を、抵抗値R4を有する抵抗22と
ダイオード18とは、第3の直列回路をそれぞれ構成し
、それぞれ第2,第3の直列回路は、電流レベルに応じ
て変化する可変抵抗器の役割を呈し、前記利得を決定す
る第2の手段を担う。前記、第2,第3の直列回路の可
変抵抗器としての働きは、差動刻の1・ランジスタ13
のコレクタ電流によって達威される。
である。第1図において、本実施例の利得制御回路は、
n p n. }ランジスタ13,14,15.16と
、ダイオード17.18と、入力端子6,7,8.9と
、抵抗19,20,2]..,22と、定電流源12と
、端子10.11とを含み、構成される。ここで、np
nトランジスタ15,16は、差動増幅器を構戒するト
ランジスタであり、端子6,7が入力端子、端子10.
11が出力端子である。npn}ランジスタ1.3.1
4は差動対を構威し、端子8,9より、利得制御入力が
入力される。抵抗値Rl.R2を有する抵抗19,20
は、第1の直列回路を構威し、前記差動増幅器の電圧・
電流変換利得(以下利得と略す)を決5一 定する第1の手段を担う。ここで、利得は、端子6,7
の入力電圧に対する端子1.0.11の出力電流の比で
ある。抵抗値R3を有する抵抗21とダイオード17と
は、第2の直列回路を、抵抗値R4を有する抵抗22と
ダイオード18とは、第3の直列回路をそれぞれ構成し
、それぞれ第2,第3の直列回路は、電流レベルに応じ
て変化する可変抵抗器の役割を呈し、前記利得を決定す
る第2の手段を担う。前記、第2,第3の直列回路の可
変抵抗器としての働きは、差動刻の1・ランジスタ13
のコレクタ電流によって達威される。
今、入力端子6,7間の入力電圧に対する端子11に流
れる出力電流の割合を表わす利得を、gmとすると、こ
のgmは次の第1式で与えられる。
れる出力電流の割合を表わす利得を、gmとすると、こ
のgmは次の第1式で与えられる。
但し、微小入力信号時と仮定した場合である。
前記(1)式で、gm’は次の(2)式で表わされる。
−6
?こで、g;単位電荷 K;ボルッマン定数、T;絶対
温度、■o;定電流源12の電流値。
温度、■o;定電流源12の電流値。
又、前記(1)式でBEぱ、第1の直列回路の抵抗値R
x■と、第2,第3の直列回路の直列抵抗(:RX2
+ RX3)との並列合或抵抗値の半分の値である。
x■と、第2,第3の直列回路の直列抵抗(:RX2
+ RX3)との並列合或抵抗値の半分の値である。
ここで、次式が得られる。
RX1−R1+R2 ・・・・・・
(3)R1;抵抗l9の抵抗値,R2;抵抗20の抵抗
値。
(3)R1;抵抗l9の抵抗値,R2;抵抗20の抵抗
値。
?3;抵抗21の抵抗値,R4;抵抗22の抵抗値、■
、、;ダイオード17の順方向電流、■8■;ダイオー
ド18の順方向電流 前記(3)乃至(5)式により、REは次式となる。
、、;ダイオード17の順方向電流、■8■;ダイオー
ド18の順方向電流 前記(3)乃至(5)式により、REは次式となる。
前記第1式中のgm’は、
第(2)式より定電流源
の電流値■を所定の値に選定することで一義的に決定さ
れ、第(1)式のgmはR6の値によって、可変するこ
とができる。又、REは前記(6)式で与えられ、ダイ
オード17.18に流す電流値で可変できる。しかも、
ダイオード17.18の電流I x+ + I X2
の和が、トランジスタ13のコレクタ電流と一致するの
で、結局R8は利得制御入力(端子8,9に印加される
)によって、可変することができる。
れ、第(1)式のgmはR6の値によって、可変するこ
とができる。又、REは前記(6)式で与えられ、ダイ
オード17.18に流す電流値で可変できる。しかも、
ダイオード17.18の電流I x+ + I X2
の和が、トランジスタ13のコレクタ電流と一致するの
で、結局R8は利得制御入力(端子8,9に印加される
)によって、可変することができる。
本実施例では、出力端子10.11の出力電流(直流電
流と交流電流との和)は、定電流源12の電流値で決定
されており、ここで各々抵抗値RとR2、抵抗値R3と
R4、ダイオード17と]8の抵抗値、及び形状等を同
一とすれば、端子8,9の利得制御入力に関係なく、一
定となる。
流と交流電流との和)は、定電流源12の電流値で決定
されており、ここで各々抵抗値RとR2、抵抗値R3と
R4、ダイオード17と]8の抵抗値、及び形状等を同
一とすれば、端子8,9の利得制御入力に関係なく、一
定となる。
即ち、従来例の第1の欠点であった利得制御入力による
出力電位の変動が改善できる。
出力電位の変動が改善できる。
次に、人力端子6,7の入力信号レベルが大きい場合、
トランジスタ13のコレクタ電流を小さくし、利得を下
げる様に、端子8,9の利得制御電圧を印加するが、こ
の場合トランジスター4のコレクタ電流が増大し、従っ
て抵抗R 1, R 2の電圧降下も増大し、その結果
入力端子6,7の信号入力振幅レベルに対する端子10
.11の出力電流の変換利得の直線性の範囲が前記抵抗
値Rl,R2の電圧降下分だけ、増加する。
トランジスタ13のコレクタ電流を小さくし、利得を下
げる様に、端子8,9の利得制御電圧を印加するが、こ
の場合トランジスター4のコレクタ電流が増大し、従っ
て抵抗R 1, R 2の電圧降下も増大し、その結果
入力端子6,7の信号入力振幅レベルに対する端子10
.11の出力電流の変換利得の直線性の範囲が前記抵抗
値Rl,R2の電圧降下分だけ、増加する。
従って、従来例の第2の欠点であった入力ダイナミック
レンジが狭いと云う点が大幅に改善できる。
レンジが狭いと云う点が大幅に改善できる。
この様にして、第1図における実施例の差動増幅器の利
得は、端子8,9の利得制御入力により、前記R.2,
Rx3の抵抗値変化を利用して、制御することか可能と
なる。
得は、端子8,9の利得制御入力により、前記R.2,
Rx3の抵抗値変化を利用して、制御することか可能と
なる。
尚、第1図の実施例で、タイオード17.18は、この
代りにトランジスタのコレクタ・ベースショート接続し
たものでもよい。
代りにトランジスタのコレクタ・ベースショート接続し
たものでもよい。
以上説明したように、本発明は、出力電流は制御入力に
無関係に、一定となり、ダイナミックレンジも大幅に設
定できる効果がある。
無関係に、一定となり、ダイナミックレンジも大幅に設
定できる効果がある。
9
第1図は本発明の一実施例の利得制御回路を示す回路図
、第2図は従来の利得制御川路を示す同路図である。 1,2,3,4,13,14,l.,5.16・・・・
・npnトランジスタ、5.12・・・・・・定電流源
、6,7,8.9・・・・・・入力端子、10,11・
・・・・端子、19, 20, 21. 22・・・・
・・抵抗、17.18・・・・・・ダイオード。
、第2図は従来の利得制御川路を示す同路図である。 1,2,3,4,13,14,l.,5.16・・・・
・npnトランジスタ、5.12・・・・・・定電流源
、6,7,8.9・・・・・・入力端子、10,11・
・・・・端子、19, 20, 21. 22・・・・
・・抵抗、17.18・・・・・・ダイオード。
Claims (1)
- それぞれコレクタを出力とし、ベースを入力とする第1
、第2のトランジスタを有する第1の差動対と、第1、
第2の抵抗からなる第1の直列回路と、第3の抵抗と第
1の順方向ダイオードとからなる第2の直列回路と、第
4の抵抗と第2の順方向ダイオードとからなる第3の直
列回路とを備え、前記第1のトランジスタのエミッタに
前記第1の直列回路の一端、及び第2の直列回路の一端
を接続し、前記第2のトランジスタのエミッタに前記第
1の直列回路の他端、及び第3の直列回路の一端を接続
し、前記第2の直列回路の他端、及び第3の直列回路の
他端を第2の差動対を構成する第3、第4のトランジス
タのうち第3のトランジスタのコレクタに接続し、前記
第4のトランジスタのコレクタを前記第1の直列回路を
構成する第1、第2の抵抗の共通接続点に接続し、前記
第3、第4のトランジスタのエミッタは、直接又は抵抗
を介して、定電流源に接続され、前記第3、第4のトラ
ンジスタのベースをそれぞれ制御入力としたことを特徴
とする利得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19546489A JPH0358603A (ja) | 1989-07-27 | 1989-07-27 | 利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19546489A JPH0358603A (ja) | 1989-07-27 | 1989-07-27 | 利得制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0358603A true JPH0358603A (ja) | 1991-03-13 |
Family
ID=16341515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19546489A Pending JPH0358603A (ja) | 1989-07-27 | 1989-07-27 | 利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0358603A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258888A (ja) * | 2006-03-22 | 2007-10-04 | Toshiba Corp | 増幅回路 |
JP2008135909A (ja) * | 2006-11-28 | 2008-06-12 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5441053A (en) * | 1977-09-07 | 1979-03-31 | Matsushita Electric Ind Co Ltd | Gain control amplifier |
JPS588209B2 (ja) * | 1978-11-20 | 1983-02-15 | 矢崎総業株式会社 | 電線端末部の被覆除去切断方法及びその装置 |
JPS6167310A (ja) * | 1984-09-11 | 1986-04-07 | Nec Corp | Agc増幅回路 |
-
1989
- 1989-07-27 JP JP19546489A patent/JPH0358603A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5441053A (en) * | 1977-09-07 | 1979-03-31 | Matsushita Electric Ind Co Ltd | Gain control amplifier |
JPS588209B2 (ja) * | 1978-11-20 | 1983-02-15 | 矢崎総業株式会社 | 電線端末部の被覆除去切断方法及びその装置 |
JPS6167310A (ja) * | 1984-09-11 | 1986-04-07 | Nec Corp | Agc増幅回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258888A (ja) * | 2006-03-22 | 2007-10-04 | Toshiba Corp | 増幅回路 |
JP4719044B2 (ja) * | 2006-03-22 | 2011-07-06 | 株式会社東芝 | 増幅回路 |
JP2008135909A (ja) * | 2006-11-28 | 2008-06-12 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
JPS63136712A (ja) | 差動比較回路 | |
JPH0449287B2 (ja) | ||
US4463319A (en) | Operational amplifier circuit | |
JP2869664B2 (ja) | 電流増幅器 | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JP2533201B2 (ja) | Am検波回路 | |
JPH0358603A (ja) | 利得制御回路 | |
JPH03112214A (ja) | 電圧比較回路 | |
JPH066607Y2 (ja) | 利得制御回路 | |
JPS593608Y2 (ja) | 差動増幅器 | |
JPH066612Y2 (ja) | 可変利得回路 | |
JP2996551B2 (ja) | カレントミラー回路装置 | |
JP2781850B2 (ja) | 利得可変増幅回路 | |
JPH0326670Y2 (ja) | ||
JPH0682309B2 (ja) | 基準電圧発生回路 | |
JPS5829621Y2 (ja) | 信号変換回路 | |
JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
JPH0342535A (ja) | 温度センサ回路 | |
JPS635605A (ja) | バイアス回路 | |
JPH0564486B2 (ja) | ||
JP2001358536A (ja) | 全波整流回路 | |
JPH02162837A (ja) | D/a変換器 | |
JPS6040737B2 (ja) | トランジスタ回路 | |
JPH03192922A (ja) | 3値論理回路 |