JPS635605A - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPS635605A JPS635605A JP14873186A JP14873186A JPS635605A JP S635605 A JPS635605 A JP S635605A JP 14873186 A JP14873186 A JP 14873186A JP 14873186 A JP14873186 A JP 14873186A JP S635605 A JPS635605 A JP S635605A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- resistor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、利得制御回路に利用される制御電圧を発生さ
せるバイアス回路に関するものである。
せるバイアス回路に関するものである。
従来の技術
従来、この種のバイアス回路は、第２図に示す様な構成
であった。第２図において、１４は回路電源端子、１５
．１６は差動対を構成するトランジスタ、１９は定電流
源、２０．２１は抵抗である。
であった。第２図において、１４は回路電源端子、１５
．１６は差動対を構成するトランジスタ、１９は定電流
源、２０．２１は抵抗である。
かかる回路において、トランジスタ１６のコレクタに流
れる電流をＩ、回路電源端子１４の電源電圧をＶＣＣ１
抵抗２０．２１の抵抗値をそれぞれＲ１，Ｒ２、出力端
子２２．２３の電圧をそれぞれＶＯＩ、 ＶＯ２とすれ
ば、 Ｖｏ、 ＝ ｖｃｃ−Ｉ Ｒ，・−・・・−（１）ＶＯ
２＝ＶＣＣＩ（Ｒ１＋Ｒ２） −（２）とな
り、Ｒ１，Ｒ２の抵抗比により、出力電圧が決定される
。
れる電流をＩ、回路電源端子１４の電源電圧をＶＣＣ１
抵抗２０．２１の抵抗値をそれぞれＲ１，Ｒ２、出力端
子２２．２３の電圧をそれぞれＶＯＩ、 ＶＯ２とすれ
ば、 Ｖｏ、 ＝ ｖｃｃ−Ｉ Ｒ，・−・・・−（１）ＶＯ
２＝ＶＣＣＩ（Ｒ１＋Ｒ２） −（２）とな
り、Ｒ１，Ｒ２の抵抗比により、出力電圧が決定される
。
発明が解決しようとする問題点
このような従来の構成では、出力電圧を決定する抵抗が
直列になっているうえ、これに、電流源１６および差動
対の二つの能動回路が直列になっているため、出力ダイ
ナミックレンジが大きく制限されるという問題があった
。すなわち、第２図を用いて説明すると、出力ダイナミ
ックレンジが、入力端子１８の電圧から決まるトランジ
スタ１６のエミッタ電圧ｖＥに前記トランジスタ１６の
コレクタ・エミッタ間飽和電圧を加えた電圧と前記ＶＣ
Ｃとの間に制限され、しかも、前記ｖＥは、定電流源１
９の動作を可能とする電圧に、また、前記ＶＯ２は、前
記ＶＯＩより低い電圧に制限される。
直列になっているうえ、これに、電流源１６および差動
対の二つの能動回路が直列になっているため、出力ダイ
ナミックレンジが大きく制限されるという問題があった
。すなわち、第２図を用いて説明すると、出力ダイナミ
ックレンジが、入力端子１８の電圧から決まるトランジ
スタ１６のエミッタ電圧ｖＥに前記トランジスタ１６の
コレクタ・エミッタ間飽和電圧を加えた電圧と前記ＶＣ
Ｃとの間に制限され、しかも、前記ｖＥは、定電流源１
９の動作を可能とする電圧に、また、前記ＶＯ２は、前
記ＶＯＩより低い電圧に制限される。
本発明は、このような問題点を解決するもので、出力電
圧を抵抗比で決定するという特性は変えずに、出力ダイ
ナミックレンジを広げることを目的とするものである。
圧を抵抗比で決定するという特性は変えずに、出力ダイ
ナミックレンジを広げることを目的とするものである。
問題点を解決するための手段
この問題点を解決するために、本発明は、エミッタが共
通接続されるとともに、各ベースが入力端子に接続され
、差動増幅回路を構成する第１及び第２のトランジスタ
の少なくとも一方のコレクタにカレントミラー回路を接
続し、このカレントミラー回路の出力端に抵抗を接続し
、この抵抗の他端を基準電源に接続した構成となってい
る。
通接続されるとともに、各ベースが入力端子に接続され
、差動増幅回路を構成する第１及び第２のトランジスタ
の少なくとも一方のコレクタにカレントミラー回路を接
続し、このカレントミラー回路の出力端に抵抗を接続し
、この抵抗の他端を基準電源に接続した構成となってい
る。
作用
この回路構成により、抵抗値の選択によって出力電圧を
可変でき、しかも出力ダイナミックレンジを拡大した回
路動作が可能となる。
可変でき、しかも出力ダイナミックレンジを拡大した回
路動作が可能となる。
実施例
第１図は、本発明の一実施例によるバイアス回路の構成
図であり、第１図において、１．２は差動増幅回路を構
成するトランジスタ、６，７．８はカレントミラー回路
を構成するトランジスタ、９．１０は出力電圧を決定す
る抵抗、１３は基準電圧端子、１４は第２図と同様の回
路電源端子である。
図であり、第１図において、１．２は差動増幅回路を構
成するトランジスタ、６，７．８はカレントミラー回路
を構成するトランジスタ、９．１０は出力電圧を決定す
る抵抗、１３は基準電圧端子、１４は第２図と同様の回
路電源端子である。
第１図の回路において、トランジスタ２のコレクタに流
れる電流を■゛、回路電源端子１４の電圧をＶＣＣｚ基
準電圧端子１３の電圧をｖＲＥ Ｆ Ｘ抵抗９゜１０の
抵抗値をＲＩ’、Ｒ２’、出力端子１１．１２の電圧を
それぞれＶ ＯＩ ’ ｐ Ｖ Ｑ ２゛とすれば、カ
レントミラー効果により、トランジスタ７．８のコレク
タに流れる電流は、前記トランジスタ２のコレクタ電流
と同じ＜Ｉ゛となるため、 ＶＯ１’＝ ＶＲＥＦ＋ Ｉ ’Ｒ＋’
−（３）ｖ０２’７ｖＲＥＦ＋ Ｉ’Ｒ２’
−°＝（４）となる。
れる電流を■゛、回路電源端子１４の電圧をＶＣＣｚ基
準電圧端子１３の電圧をｖＲＥ Ｆ Ｘ抵抗９゜１０の
抵抗値をＲＩ’、Ｒ２’、出力端子１１．１２の電圧を
それぞれＶ ＯＩ ’ ｐ Ｖ Ｑ ２゛とすれば、カ
レントミラー効果により、トランジスタ７．８のコレク
タに流れる電流は、前記トランジスタ２のコレクタ電流
と同じ＜Ｉ゛となるため、 ＶＯ１’＝ ＶＲＥＦ＋ Ｉ ’Ｒ＋’
−（３）ｖ０２’７ｖＲＥＦ＋ Ｉ’Ｒ２’
−°＝（４）となる。
このように、出力電圧は、各抵抗値で決定されるが、出
力電圧を決定する抵抗が並列になっているうえ、カレン
トミラー回路−段だけで構成されているので、出力ダイ
ナミックレンジが拡大されている。すなわち、第１図を
用いて説明すると、出力ダイナミックレンジは、前記Ｖ
ＣＣからトランジスタ７もしくは８のコレクタ・エミッ
タ間飽和電圧を差し引いた電圧と任意に設定可能な前記
ＶＲＥＰとの間となる。また、前記Ｖ ＯＩ ’ ＋
Ｖ Ｏ２°は、単独で設定できる。
力電圧を決定する抵抗が並列になっているうえ、カレン
トミラー回路−段だけで構成されているので、出力ダイ
ナミックレンジが拡大されている。すなわち、第１図を
用いて説明すると、出力ダイナミックレンジは、前記Ｖ
ＣＣからトランジスタ７もしくは８のコレクタ・エミッ
タ間飽和電圧を差し引いた電圧と任意に設定可能な前記
ＶＲＥＰとの間となる。また、前記Ｖ ＯＩ ’ ＋
Ｖ Ｏ２°は、単独で設定できる。
なお、第１図の実施例では、差動増幅回路をＮＰＮトラ
ンジスタで構成し、カレントミラー回路をＰＮＰ ）ラ
ンジスタで構成した例を示したが、本発明はこの構成に
限定されるものではなく、他の極性のトランジスタで構
成してもよい。
ンジスタで構成し、カレントミラー回路をＰＮＰ ）ラ
ンジスタで構成した例を示したが、本発明はこの構成に
限定されるものではなく、他の極性のトランジスタで構
成してもよい。
発明の効果
以上の様に、本発明は、抵抗によって出力電圧を可変に
でき、しかも、出力ダイナミックレンジを拡大したバイ
アス回路を実現させたもので、特に低電源電圧で用いる
際に有効である。
でき、しかも、出力ダイナミックレンジを拡大したバイ
アス回路を実現させたもので、特に低電源電圧で用いる
際に有効である。
第１図は本発明の一実施例によるバイアス回路を示す回
路図、第２図は従来のバイアス回路を示す回路図である
。 １．２．１５．１６・・・・・・差動増幅回路構成用ト
ランジスタ、５，１９・・・・・・定電流源、６．７．
８・・・・・・カレントミラー回路構成用トランジスタ
、９゜１０．２０．２１・・・・・・バイアス抵抗、３
．４，１７゜１８・・・・・・入力端子、１３・・・・
・・基準電圧端子、１１゜１２．２２．２３・・・・・
・出力端子、１４・・・・・・電源端子。
路図、第２図は従来のバイアス回路を示す回路図である
。 １．２．１５．１６・・・・・・差動増幅回路構成用ト
ランジスタ、５，１９・・・・・・定電流源、６．７．
８・・・・・・カレントミラー回路構成用トランジスタ
、９゜１０．２０．２１・・・・・・バイアス抵抗、３
．４，１７゜１８・・・・・・入力端子、１３・・・・
・・基準電圧端子、１１゜１２．２２．２３・・・・・
・出力端子、１４・・・・・・電源端子。
Claims (1)
- 共通エミッタを電流源に結合した差動トランジスタ対の
一方のコレクタに、電流ミラー結合の第１電路を負荷接
続し、前記電流ミラー結合の第２電路に抵抗を介して基
準電圧を与え、前記抵抗の接続部から出力するバイアス
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14873186A JPS635605A (ja) | 1986-06-25 | 1986-06-25 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14873186A JPS635605A (ja) | 1986-06-25 | 1986-06-25 | バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS635605A true JPS635605A (ja) | 1988-01-11 |
Family
ID=15459344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14873186A Pending JPS635605A (ja) | 1986-06-25 | 1986-06-25 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635605A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5829722A (en) * | 1995-08-21 | 1998-11-03 | Nikko Kogyo Kabushiki Kaisha | Electric component holder and mechanism of securing the same |
-
1986
- 1986-06-25 JP JP14873186A patent/JPS635605A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5829722A (en) * | 1995-08-21 | 1998-11-03 | Nikko Kogyo Kabushiki Kaisha | Electric component holder and mechanism of securing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPH05121973A (ja) | 増幅器 | |
| JPS6155288B2 (ja) | ||
| KR980010682A (ko) | 전압-전류 변환 회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4928073A (en) | DC amplifier | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| JP3643389B2 (ja) | 定電圧回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS635605A (ja) | バイアス回路 | |
| US6559706B2 (en) | Mixer circuitry | |
| JP2578886B2 (ja) | シュミット・トリガ回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JPH0358603A (ja) | 利得制御回路 | |
| JPH0326670Y2 (ja) | ||
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH0115224Y2 (ja) | ||
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 |