TW201444216A - 具有補償製造和環境變動量的驅動電路 - Google Patents

具有補償製造和環境變動量的驅動電路 Download PDF

Info

Publication number
TW201444216A
TW201444216A TW102148314A TW102148314A TW201444216A TW 201444216 A TW201444216 A TW 201444216A TW 102148314 A TW102148314 A TW 102148314A TW 102148314 A TW102148314 A TW 102148314A TW 201444216 A TW201444216 A TW 201444216A
Authority
TW
Taiwan
Prior art keywords
current
voltage
driver
output
drivers
Prior art date
Application number
TW102148314A
Other languages
English (en)
Other versions
TWI497857B (zh
Inventor
Shang-Chi Yang
Ken-Hui Chen
Su-Chueh Lo
Kuen-Lung Chang
Chun-Hsiung Hung
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201444216A publication Critical patent/TW201444216A/zh
Application granted granted Critical
Publication of TWI497857B publication Critical patent/TWI497857B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches

Landscapes

  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

電流驅動器和偏壓電路至少部分地相互補償製造和環境變動量，例如隨供給電壓、溫度和製造程序的差異所產生之變動量。

Description

具有補償製造和環境變動量的驅動電路
本發明係有關一種驅動電路，特別指一種具有補償製造和環境變動量的驅動電路。
僅管不同積體電路上之電流驅動器具有共同之設計，製造程序和環境的差異所產生之變動量仍會造成不同積體電路上之電流驅動器的電流輸出不一致。僅管存在製造和環境的變動量，將多個電流驅動器的電流輸出保持固定且一致仍是一個極欲達成的目標。在面對製造和環境的變動量的前提下，如何設計電流驅動器和偏壓電路使得多個電流驅動器能夠維持一致的電流輸出仍是一大挑戰。
本發明之一面向為包含一第一複數個電流驅動器的一積體電路。多個電流驅動器具有多個電流輸出；該多個電流驅動器具有一第一組依附於電壓、溫度和製造程序的變動量。該多個電流輸出對於該第一組依附於電壓、溫度和製造程序的變動量作至少部分地相互補償。
在一個實施例中，該第一複數個電流驅動器包含一第一電流驅動器和一第二電流驅動器。該第一電流驅動器具有一第一n型電晶體，其中該第一n型電晶體具有由一第一供給參考電壓(例如Vdd)所偏壓的一閘極。該第二電流驅動器具有一第二n型電晶體，其中該第二n型電晶體具有由一第一電壓電路輸出所偏壓的一閘極，其中該第一電壓電路輸出係依據至少一固定電壓基準，例如一能隙參考(bandgap reference)電壓或一電池電壓)。第一電流驅動器和第二電流驅動器的多個電流輸出對於該第一組依附於電壓、溫度和製造程序的變動量作至少部分地相互補償。
在一個實施例中，該第一複數個電流驅動器包含與不同上述的一第一電流驅動器和一第二電流驅動器，其中該第一電流驅動器具有一第一p型電晶體且該第一p型電晶體具有一由第一供給參考電壓(例如接地電壓)所偏壓的一閘極；以及該第二電流驅動器具有一第二p型電晶體且該第二p型電晶體具有一由第一電壓電路輸出所偏壓的一閘極，其中該第一電壓電路輸出係依據至少一固定電壓基準。該第一電流驅動器和該第二電流驅動器的多個電流輸出對於該第一組依附於電壓、溫度和製造程序的變動量作至少部分地相互補償。
在另一個實施例中，除了上述之該第一複數個電流驅動器的多個電流輸出具有該第一組依附於電壓、溫度和製造程序的變動量之外，所述的積體電路進一步包含用以提供相互耦接之多個電流輸出的一第二複數個電流驅動器。該第二複數個電流驅動器的多個電流輸出具有一第二組依附於電壓、溫度和製造程序的變動量且該多個電流輸出中之不同的電流輸出對於該第二組依附 於電壓、溫度和製造程序的變動量作至少部分地相互補償。該第一複數個電流驅動器包含前述的n型電晶體組合；該第二複數個電流驅動器包含前述的p型電晶體組合。
在一個實施例中，該至少一固定電壓基準之電壓隨跨接於一電晶體源極和汲極的一電阻值做比例性調整(scaled proportionally)。在另一個實施例中，該至少一固定電壓基準包含至少一能隙參考電路(bandgap reference circuit)，其中該電晶體電阻值(該電晶體電阻值=跨接於該電晶體的電壓/流經該電晶體的電流)和一固定電阻值的比值隨製造程序、供給電壓和電阻值之變化而比例性地調整(scale)一能隙電壓。
在具有該第一複數個電流驅動器和該第二複數個電流驅動器一個實施例中，包括多個電流鏡用以複製多個流經該至少一能隙參考電路(bandgap reference circuit)之一電流，其中用於該第一複數個電流驅動器和該第二複數個電流驅動器的該至少一固定電壓基準之電壓隨跨接於多個電晶體源極和汲極的多個電阻值做比例性地調整(scaled proportionally)。
本發明之另一面向為具有一偏壓電路的一積體電路，該偏壓電路包含依據至少一固定電壓基準的一第一電壓電路輸出。如本文所述，該第一電壓電路輸出提供偏壓於一第一複數個電流驅動器中之至少一個電流驅動器。
在一個實施例中，該偏壓電路進一步包含依據至少一固定電壓基準的一第二電壓電路輸出。如本文所述，該第二電壓電路輸出係偏壓於一第二複數個電流驅動器中至少一個電流驅動器。
本發明之另一面向為一方法，該方法包含了下列步驟：產生多個電流輸出，其中該多個電流輸出來自於一積體電路上之一第一複數個電流驅動器且相互耦接並具有一第一組依附於電壓、溫度和製造程序的變動量，其中該多個電流輸出對於該第一組依附於電壓、溫度和製造程序的變動量作至少部分地相互補償。
本發明之又一面向為一方法，該方法包含了下列步驟：產生一第一電壓電路輸出，其中該第一電壓電路輸出設置於一積體電路上且依據至少一固定電壓基準以提供偏壓於一第一複數個電流驅動器中至少一個電流驅動器，其中該第一複數個電流驅動器提供相互耦接的多個電流輸出，其中該多個電流輸出具有一第一組依附於電壓、溫度和製造程序的變動量，其中該多個電流輸出中之不同的電流輸出對於該第一組依附於電壓、溫度和製造程序的變動量作至少部分地相互補償。
12‧‧‧驅動器偏壓
14‧‧‧驅動器1
16‧‧‧驅動器2
22‧‧‧n型電晶體
24‧‧‧n型電晶體
26‧‧‧VDD
28‧‧‧NBIAS
29‧‧‧放電節點(node to dischafge)
32‧‧‧p型電晶體
34‧‧‧p型電晶體
36‧‧‧接地
38‧‧‧PBIAS
39‧‧‧充電節點(node to charge)
42‧‧‧第一組變動量之電導的電路
44‧‧‧電流源Icc
46‧‧‧供給電壓VDD
48‧‧‧NBIAS節點
52‧‧‧第一組變動量之電導的電路
54‧‧‧電流源Icc
56‧‧‧接地
58‧‧‧PBIAS節點
64‧‧‧能隙參考電壓(bandgap reference voltage)VBGREF
66‧‧‧輸出
68‧‧‧n型電晶體
70‧‧‧供給電壓VDD
72‧‧‧p型電晶體
74‧‧‧p型電晶體MP1
76‧‧‧p型電晶體MP0
78‧‧‧電阻R2
80‧‧‧n型電晶體MNR
82‧‧‧NBIAS節點
84‧‧‧n型電晶體MN1
86‧‧‧n型電晶體MN0
88‧‧‧電阻R3
90‧‧‧p型電晶體MPR
92‧‧‧PBIAS節點
94‧‧‧VSS
96‧‧‧電阻R1
98‧‧‧Iref
102‧‧‧曲線(trace)
104‧‧‧曲線(trace)
106‧‧‧積體電路
108‧‧‧驅動器電路
110‧‧‧任務功能電路(mission function circuit)
112‧‧‧N型金氧半導體驅動器
114‧‧‧驅動器偏壓電路
116‧‧‧P型金氧半導體驅動器
118‧‧‧放電節點(nodes to discharge)
120‧‧‧充電放電節點(nodes to charge and discharge)
122‧‧‧充電節點(nodes to charge)
圖一係依附於不同組電壓、溫度和製造程序的變動量之多個驅動器的電路方塊圖。
圖二係不同驅動器輸出隨供給電壓差異所產生之變動量做相互補償，以使其合併的驅動器輸出保持固定或實質上固定之一簡化圖。
圖三係不同驅動器輸出隨溫度差異所產生之變動量做相互補償，以使其合併的驅動器輸出保持固定或實質上固定之一簡化圖。
圖四係不同驅動器之輸出隨製造程序差異所產生之變動量做相互補償，以使其合併的驅動器之輸出保持固定或實質上固定之一簡化圖。
圖五係具有n型電晶體且至少部分地相互補償彼此輸出之多個驅動器的電路圖。
圖六係具有p型電晶體且至少部分地相互補償彼此輸出之多個驅動器的電路圖。
圖七與圖八係分別為提供偏壓於至少部分地相互補償彼此輸出之不同驅動器的部分偏壓電路圖。
圖九係提供偏壓於至少部分地相互補償彼此輸出之不同驅動器的偏壓電路之一舉例，其中一偏壓用於一組具有多個n型電晶體的驅動器，另一偏壓用於另一組具有多個p型電晶體的驅動器。
圖十係導出圖九中偏壓電路之一對偏壓公式，其中一偏壓用於一組具有多個n型電晶體的驅動器，另一偏壓用於另一組具有多個p型電晶體的驅動器。
圖十一係顯示成功相互補償之多個驅動輸出與失敗相互補償之多個驅動輸出之輸出設置時間的相對一致性之圖表。
圖十二係一具有任務功能電路和相對應之隨製造程序與環境之變動做相互補償的驅動電路之積體電路的簡化方塊圖。
圖十三係依附於不同組電壓、溫度和製造程序的變動量之多個驅動器的電路方塊圖，和圖一的差異在於具有多個驅動器偏壓。
圖一係依附於不同組電壓、溫度和製造程序的變動量之多個驅動器的電路方塊圖。
驅動器偏壓12提供多個偏壓信號，例如提供偏壓於驅動器1、14和驅動器2、16的多個電壓。驅動器1、14和驅動器2、16分別具有不同組的第一組輸出變動量和第二組輸出變動量。產生輸出變動量的原因有多種，例如驅動器1、14和驅動器2、16在製造時的製程條件、操作時的溫度以及供給電壓的差異等。圖二至圖四對輸出變動量提供進一步討論。
圖二係不同驅動器輸出隨供給電壓差異所產生之變動量做相互補償，以使其合併的驅動器輸出保持固定或實質上固定之一簡化圖。
驅動器1和驅動器2的多個輸出電流皆隨著供給電壓Vcc變化。當Vcc增加時，驅動器1的輸出電流增加且驅動器2的輸出電流減少。因此驅動器1和驅動器2的多個輸出電流變動量互相補償，以使驅動器1和驅動器2的總輸出電流隨著供給電壓改變仍然保持固定或實質上固定(例如等於或低於20微伏特/伏特)。
圖三係不同驅動器輸出隨溫度差異所產生之變動量做相互補償，以使其合併的驅動器輸出保持固定或實質上固定之一簡化圖。
驅動器1和驅動器2的多個輸出電流皆隨著溫度變化。當溫度增加時，驅動器1的輸出電流減少且驅動器2的輸出電流增加。因此驅動器1和驅動器2的多個輸出電流變動量互相補償，以使驅動器1和驅動器2的總輸出電流隨著溫度改變仍保持固定或實質上固定(例如0.048%/℃)。在一個實施例中，溫度在-40-125℃時，輸出電流範圍為500-540微安培。
圖四係不同驅動器輸出隨製造程序差異所產生之變動量做相互補償，以使其合併的驅動器輸出保持固定或實質上固定之一簡化圖。
快的製程導致驅動器之實際驅動電流比所設計的驅動電流高；慢的製程導致驅動器之實際驅動電流比所設計的驅動電流低。
驅動器1和驅動器2的多個輸出電流皆隨著溫度而變化。當溫度增加時，驅動器1的輸出電流減少且驅動器2的輸出電流增加。因此驅動器1和驅動器2的多個輸出電流變動量相互補償，以使驅動器1和驅動器2的總輸出電流隨著溫度的改變仍保持固定或實質上固定(例如0.048%/℃)。在一個實施例中，溫度在-40-125℃時，輸出電流範圍為500-540微安培。
如圖二至圖四所示，驅動器1和驅動器2之多個輸出電流皆具有一組依附於不同組電壓、溫度和製造程序的變動量，例如隨著電壓、溫度和製造程序的差異所產生之變動量。驅動器1具有隨著供給電壓、溫度和製造程序的差異所產生之多個輸出電流變動量，驅動器2具有隨著供給電壓、溫度和製造程序的差異所產生之多個輸出電流變動量，驅動器1的多個輸出電流變動量和驅動器2的多個輸出電流變動量至少部分地互相補償。因此，雖然驅動器1和驅動器2各別的輸出電流隨著供給電壓、溫度和製造程序變化，驅動器1和驅動器2的總輸出電流仍然保持固定或實質上固定。本實施例證實在經歷充放電的節點上具有固定dV/dt變化率(slew rate)。圖十一提供隨著供給電壓、溫度和製造程序變化的進一步討論。
驅動器1的一範例包含一n型電晶體(例如N型金氧半導體)，該n型電晶體具有一偏壓在閘極的VDD供給電壓。驅動器1的另一範例包含一p型電晶體(例如P型金氧半導體)，該p型電晶體具有一偏壓在閘極的接地電壓。
驅動器2的一範例包含一n型電晶體(例如N型金氧半導體)，該n型電晶體具有一偏壓在閘極的NBIAS。驅動器2的另一範例包含一p型電晶體(例如P型金氧半導體)，該p型電晶體具有一偏壓在閘極的PBIAS。圖七至圖九提供NBIAS和PBIAS的進一步討論。
圖五係具有n型電晶體且至少部分地相互補償彼此輸出之多個驅動器的電路圖。
在圖五中，多個n型電晶體22、24為顯示在圖一中的多個驅動器1和驅動器2的一範例。n型電晶體22具有耦接於VDD26的一閘極、耦接於接地的一源極以及耦接於放電節點(node to discharge)29的一汲極。n型電晶體24具有耦接於NBIAS28的一閘極、耦接於接地的一源極以及耦接於放電節點(node to discharge)29的一汲極。圖七至圖九提供NBIAS的進一步討論。多個n型電晶體22、24將節點29放電至接地參考電壓。隨著供給電壓、溫度和製造程序的變化，多個n型電晶體22、24自節點29流出的合併放電電流仍保持固定或實質上固定。
圖六係具有p型電晶體且至少部分地相互補償彼此輸出之多個驅動器的電路圖。
在圖六中，多個p型電晶體32、34為顯示在圖一中之驅動器1和驅動器2的範例。p型電晶體32具有耦接於接地36的一閘極、耦接於充電節點(node to charge)39的一汲極以及耦接於VDD的一源極。p型電晶體34具有耦接於PBIAS 38的一閘極、耦接於充電節點(node to charge)39的一汲極32以及耦接於VDD的一源極。圖八至圖九提供PBIAS的進一步討論。多個p型電晶體32,34將節點39充電至VDD。隨著供給電壓、溫度和製造程序的變化，多個p型電晶體32、34流入節點99的合併充電電流仍保持固定或實質上固定。
圖七與圖八係分別為提供偏壓於至少部分地相互補償彼此輸出之不同驅動器的部分偏壓電路圖。
對於先前討論的驅動器2案例，圖七顯示產生NBIAS 48的一部分電路。該電路包含一由供給電壓VDD 46、電流源Icc 44、NBIAS節點48、一具有依附於第一組變動量之電導的電路42和接地的串聯通路。變動量組1提及在圖二至圖四之中將驅動器1特徵化的變動量組，或是隨著供給電壓、溫度和製造程序差異所產生的多個輸出電流變動量。在另一個實施例中，一電流源耦接在NBIAS節點48和接地之間，以及一電路耦接在VDD 46和具有依附於第二組變動量之電導的NBIAS節點48之間。變動量組2提及在圖二至圖四之中將驅動器2特徵化的變動量組，或是隨著供給電壓、溫度和製造程序差異所產生的多個輸出電流變動量。
圖八顯示於先前討論的驅動器2案例中用以產生PBIAS 58的一部分電路。該電路包含一由供給電壓VDD、具有依附於第一組變動量之電導的電路52、PBIAS節點58、電流源Icc 54和接地56的串聯通路。變動量組1提及在圖二至圖四之中將驅動器1特徵化的變動量組，或是隨著供給電壓、溫度和製造程序差異所產生的多個輸出電流變動量。在另一個實施例中，一電流源耦接在VDD和PBIAS節點58之間；以及一電路耦接在PBIAS節點58和具有依附於第二組變動量之電導的接地56之間。變動量組2提及在圖二至圖四之中將驅動器2特徵化的變動量組，或是隨著供給電壓、溫度和製造程序差異所產生的多個輸出電流變動量。
圖九係提供偏壓於至少部分地相互補償彼此輸出之不同的多個驅動器的偏壓電路之一舉例，其中一偏壓用於一組具有多個n型電晶體的驅動器，另一偏壓用於另一組具有多個p型電晶體的驅動器。
運算放大器OPA耦接能隙參考電壓(bandgap reference voltage)VBGREF 64至偏壓電路。運算放大器OPA的非反向輸入端接收能隙參考電壓(bandgap reference voltage)VBGREF 64。運算放大器OPA的輸出端66耦接於n型電晶體68的閘極；運算放大器OPA的反向輸入端耦接於n型電晶體68的源極。
電阻R1 96耦接在n型電晶體68的源極和接地VSS 94之間。流經電阻R1 96的電流為Iref 98。Iref 98=VBGREF/R(本案例為R1)。
p型電晶體72的源極耦接於供給電壓VDD 70；p型電晶體72的閘極和汲極相互耦接且耦接於n型電晶體68的汲極。Iref 98流經p型電晶體72。
p型電晶體MP1 74執行電流鏡的功能且鏡射(mirror)流經p型電晶體72的電流。p型電晶體MP0 76也執行電流鏡的功能且鏡射(mirror)流經p型電晶體72的電流。
具有p型電晶體MP0 76的偏壓電路分支為圖七中用以產生NBIAS的電路範例。p型電晶體MP0 76和NBIAS節點82串聯且NBIAS節點82耦接於p型電晶體MP0 76的汲極、電阻R2 78以及n型電晶體MNR 80。n型電晶體MNR 80具有一等於跨接於n型電晶體MNR 80源極和汲極的電壓除以流經n型電晶體MNR 80之鏡射(mirrored)電流的有效電阻值。
n型電晶體MN1 84的源極耦接於接地VSS 94；n型電晶體MN1 84的閘極和汲極相互耦接且耦接於p型電晶體MP1 74的汲極。一相同電流流經串聯耦接的p型電晶體MP1 74和n型電晶體MN1 84。
n型電晶體MN0 86執行電流鏡的功能且鏡射(mirror)流過n型電晶體MN1 84的電流。
具有n型電晶體MN0 86的偏壓電路分支為圖八中用以產生PBIAS的電路範例。n型電晶體MN0 86和PBIAS節點92串聯且PBIAS節點92耦接於n型電晶體MN0 86的源極、電阻R3 88以及p型電晶體MPR 90。p型電晶體MPR 90具有一等於跨接於p型電晶體MPR 90源極和汲極的電壓除以流經p型電晶體MPR 90的鏡射(mirrored)電流的有效電阻值。
圖十係導出圖九中偏壓電路之一對偏壓公式，其中一偏壓用於一組具有多個n型電晶體的驅動器，另一偏壓用於另一組具有多個p型電晶體的驅動器。
由於快的製程導致驅動器之實際驅動電流比所設計的驅動電流高，在此條件下，電晶體MNR和MPR的電阻值減少。由於慢的製程導致驅動器之實 際驅動電流比所設計的驅動電流低，在此條件下，電晶體MNR和MPR的電阻值(Rmn和Rmp)增加。電阻值R為一固定值。比值Rmn/R和比值Rmp/R隨慢的製程增加。
當供給電壓VDD增加時，比值Rmn/R和比值Rmp/R減少，反之亦然。當溫度增加時，比值Rmn/R和比值Rmp/R增加，反之亦然。
圖十一係顯示成功相互補償之多個驅動輸出與失敗相互補償之多個驅動輸出之輸出設置時間的相對一致性之圖表。
輸出設置時間包含輸出電壓從0上升至0.5VDD所需的時間或是從VDD下降至0.5VDD所需的時間。
曲線102顯示一未具有補償製造和環境變化之一驅動電路在45個不同組的製造和環境條件下的輸出設置時間的變化走勢。在45個不同組的製造和環境條件下，曲線102顯示輸出設置時間在大於6a.u.至小於3a.u之間有相對寬的變化性，其中時間單位可為微秒或十億分之一秒。另外，圖表要強調的是輸出設置時間的相對差異而非輸出設置時間之絕對值。
曲線104顯示一具有補償製造和環境變化之一驅動電路在45個不同組的製造和環境條件下的輸出設置時間的變化走勢。在45個不同組的製造和環境條件下，曲線104顯示輸出設置時間在6a.u.至小於4.5a.u之間有相對窄的變 化性，其中時間單位可為微秒或十億分之一秒。另外，圖表要強調的是輸出設置時間的相對差異值而非輸出設置時間之絕對值。
45個不同組的條件如下所述，其中第一數字顯示供給電壓伏特數，中間標記顯示製造程序條件，而最後數字顯示攝氏溫度。在本實施例中，製造程度條件為：SS：具有小驅動電流的N型金氧半導體以及具有小驅動電流的P型金氧半導體；TT：具有正常驅動電流的N型金氧半導體以及具有正常驅動電流的P型金氧半導體；FF：具有大驅動電流的N型金氧半導體以及具有大驅動電流的P型金氧半導體；SF：具有小驅動電流的N型金氧半導體以及具有大驅動電流的P型；FS：具有大驅動電流的N型金氧半導體以及具有小驅動電流的P型金氧半導體；其中小表示低於正常情況的20%。大表示高於正常情況的20%。
2.7/SS/25
2.7/TT/25
2.7/FF/25
2.7/SF/25
2.7/FS/25
2.7/SS/-40
2.7/TT/-40
2.7/FF/-40
2.7/SF/-40
2.7/FS/-40
2.7/SS/125
2.7/TT/125
2.7/FF/125
2.7/SF/125
2.7/FS/125
3/SS/25
3/TT/25
3/FF/25
3/SF/25
3/FS/25
3/SS/-40
3/TT/-40
3/FF/-40
3/SF/-40
3/FS/-40
3/SS/125
3/TT/125
3/FF/125
3/SF/125
3/FS/125
3.6/SS/25
3.6/TT/25
3.6/FF/25
3.6/SF/25
3.6/FS/25
3.6/SS/-40
3.6/TT/-40
3.6/FF/-40
3.6/SF/-40
3.6/FS/-40
3.6/SS/125
3.6/TT/125
3.6/FF/125
3.6/SF/125
3.6/FS/125
曲線104變化性約為曲線102變化性的一半。
圖十二係一具有任務功能電路和相對應之隨製造程序與環境之變動做相互補償的驅動電路之積體電路的簡化方塊圖。
積體電路106包含一驅動器電路108和一任務功能電路(mission function circuit)110。驅動器電路108包含一驅動器偏壓電路114，其中該驅動器偏壓電路114各別對補償製造和環境變動量的多個N型金氧半導體驅動器112和對補償製造和環境變動量的多個P型金氧半導體驅動器116提供偏壓。任務功能電路(mission function circuit)110包含多個放電節點(nodes to discharge)118、多個充電放電節點(nodes to charge and discharge)120以及多個充電節點(nodes to charge)122，其中該多個N型金氧半導體驅動器112耦接於該多個放電節點118與 該多個充電放電節點120；以及該多個P型金氧半導體驅動器116耦接於該多個充電節點122與該多個充電放電節點120。
圖十三係依附於不同組電壓、溫度和製造程序的變動量之多個驅動器的電路方塊圖，和圖一的差異在於具有多個驅動器偏壓。
在圖一中，單一驅動器偏壓12提供多個偏壓信號(例如多個電壓)於驅動器1、14和驅動器2、16。在圖十三中，多個驅動器偏壓提供多個偏壓信號(例如多個電壓)於驅動器1、14和驅動器2、16的多個電壓。驅動器偏壓124提供一偏壓信號(例如電壓)於驅動器1、14。驅動器偏壓126提供另一偏壓信號(例如電壓)於驅動器2、16。圖十三其它部分之描述和圖一之描述相同。
雖然本發明以前述之較佳實施例和範例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
12‧‧‧驅動器偏壓
14‧‧‧驅動器1
16‧‧‧驅動器2

Claims (10)

  1. 一積體電路，包含：一第一複數個電流驅動器，用以提供多個電流輸出，其中該多個電流輸出具有一第一組依附於電壓、溫度和製造程序的變動量，其中該多個電流輸出對於該第一組依附於電壓、溫度和製造程序的變動量作至少部分地相互補償。
  2. 如申請專利範圍第1項所述之積體電路，進一步包含一第二複數個電流驅動器，用以提供相互耦接的多個電流輸出，其中該多個電流輸出具有一第二組依附於電壓、溫度和製造程序的變動量，其中該第二複數個電流驅動器的該多個電流輸出中至少兩個對於該第二組依附於電壓、溫度和製造程序的變動量作至少部分地相互補償，其中該第一複數個電流驅動器包含：一第一電流驅動器，具有一第一n型電晶體，其中該第一n型電晶體具有一由第一供給參考電壓所偏壓的一閘極；以及一第二電流驅動器，具有一第二n型電晶體，其中該第二n型電晶體具有一由第一電壓電路輸出所偏壓的一閘極，其中該第一電壓電路輸出係依據至少一固定電壓基準；以及該第二複數個電流驅動器包含：一第三電流驅動器，具有一第一p型電晶體，其中該第一p型電晶體具有一由第二供給參考電壓所偏壓的一閘極；以及一第四電流驅動器，具有一第二p型電晶體，其中該第二p型電晶體具有一由第二電壓電路輸出所偏壓的一閘極，其中該第二電壓電路輸出係依據該至少一固定電壓基準。
  3. 如申請專利範圍第2項所述之積體電路，其中該至少一固定電壓基準之電壓隨跨接於一電晶體源極和汲極的一電阻值做比例性調整(scaled proportionally)。
  4. 如申請專利範圍第2項所述之積體電路，其中該至少一固定電壓基準包含至少一能隙參考電路(bandgap reference circuit)以及多個電流鏡以複製多個流經該至少一能隙參考電路之一電流，以及用於該第一複數個電流驅動器和該第二複數個電流驅動器的該至少一固定電壓基準之電壓隨跨接於多個電晶體源極和汲極的多個電阻值做比例性調整(scaled proportionally)。
  5. 一方法，該方法包含了下列步驟：提供具有一第一偏壓源輸出電流的一第一電流驅動器；提供具有一第二偏壓源輸出電流的一第二電流驅動器；以及結合該第一偏壓源輸出電流和該第二偏壓源輸出電流以提供一具有不依附於電壓、溫度和製造程序之輸出電流的節點。
  6. 如申請專利範圍第5項所述之方法，其中該第一電流驅動器係依據多個p型電晶體，以及該第二電流驅動器係依據多個n型電晶體。
  7. 如申請專利範圍第5項所述之方法，其中，至少一個所述之p型電晶體以及至少一個所述之n型電晶體具有由至少一固定電壓基準所偏壓的多個閘極，其中該至少一固定電壓基準之電壓隨跨接於電晶體源極和汲極的電阻值做比例性調整(scaled proportionally)。
  8. 一方法，該方法包含了下列步驟：提供一第一電流驅動器，其中該第一電流驅動器由第一參考電壓所供電且具有一第一偏壓源輸出電流；提供一第二電流驅動器，其中該第二電流驅動器由第二參考電壓所供電且具有一第二偏壓源輸出電流；以及經由結合該第一偏壓源輸出電流和該第二偏壓源輸出電流至一節點以提供一合併輸出電流，其中該第一參考電壓和該第二參考電壓係具有不同的非零電壓值。
  9. 如申請專利範圍第8項所述之方法，其中該第一電流驅動器係依據多個p型電晶體，以及該第二電流驅動器係依據多個n型電晶體。
  10. 如申請專利範圍第9項所述之方法，其中，至少一個所述之p型電晶體以及至少一個所述之n型電晶體具有由至少一固定電壓基準所偏壓的多個閘極，其中該至少一固定電壓基準之電壓隨跨接於電晶體源極和汲極的電阻值做比例性調整(scaled proportionally)。
TW102148314A 2013-01-29 2013-12-26 具有補償製造變動量和環境變動量的驅動電路及其方法 TWI497857B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361757732P 2013-01-29 2013-01-29
US13/913,139 US8922254B2 (en) 2013-01-29 2013-06-07 Drive circuitry compensated for manufacturing and environmental variation

Publications (2)

Publication Number Publication Date
TW201444216A true TW201444216A (zh) 2014-11-16
TWI497857B TWI497857B (zh) 2015-08-21

Family

ID=51222236

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148314A TWI497857B (zh) 2013-01-29 2013-12-26 具有補償製造變動量和環境變動量的驅動電路及其方法

Country Status (3)

Country Link
US (1) US8922254B2 (zh)
CN (1) CN103970177B (zh)
TW (1) TWI497857B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922254B2 (en) * 2013-01-29 2014-12-30 Macronix International Co., Ltd. Drive circuitry compensated for manufacturing and environmental variation
US9444462B2 (en) 2014-08-13 2016-09-13 Macronix International Co., Ltd. Stabilization of output timing delay
US9419596B2 (en) 2014-09-05 2016-08-16 Macronix International Co., Ltd. Sense amplifier with improved margin

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234920A (en) 1978-11-24 1980-11-18 Engineered Systems, Inc. Power failure detection and restart system
JPS59123320A (ja) 1982-12-29 1984-07-17 Fujitsu Ltd タイマ回路
DE58908782D1 (de) 1989-09-22 1995-01-26 Itt Ind Gmbh Deutsche Zweiphasentaktgenerator.
US5021684A (en) * 1989-11-09 1991-06-04 Intel Corporation Process, supply, temperature compensating CMOS output buffer
JP2570471B2 (ja) 1990-06-25 1997-01-08 日本電気株式会社 クロックドライバー回路
US5498987A (en) 1994-06-20 1996-03-12 Beacon Light Products, Inc. Integratable solid state reset circuit operable over a wide temperature range
JP3302193B2 (ja) * 1994-10-06 2002-07-15 株式会社東芝 電流検出回路
FR2757283B1 (fr) 1996-12-17 1999-04-16 Sgs Thomson Microelectronics Regulateur de tension parallele
JP3109456B2 (ja) * 1997-07-04 2000-11-13 日本電気株式会社 半導体集積回路
JP3839148B2 (ja) * 1997-11-18 2006-11-01 沖電気工業株式会社 電界効果トランジスタのゲートバイアス電圧印加回路と電界効果トランジスタのゲートバイアス電圧印加回路が搭載されている半導体装置
CA2302887A1 (en) * 2000-03-29 2001-09-29 Stepan Iliasevitch Low voltage bipolar drive circuits
US6535020B1 (en) * 2001-12-18 2003-03-18 Sun Microsystems, Inc. Output buffer with compensated slew rate and delay control
JP2005049970A (ja) 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
US7142005B1 (en) 2003-11-26 2006-11-28 Xilinx, Inc. Method and apparatus for a reference clock buffer system
US7138841B1 (en) 2003-12-23 2006-11-21 Cypress Semiconductor Corp. Programmable phase shift and duty cycle correction circuit and method
US7075353B1 (en) 2004-01-05 2006-07-11 National Semiconductor Corporation Clock generator circuit stabilized over temperature, process and power supply variations
JP2005208241A (ja) * 2004-01-21 2005-08-04 Nec Electronics Corp 発光素子駆動回路
US7038530B2 (en) * 2004-04-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same
US7894174B2 (en) * 2004-08-23 2011-02-22 Monolithic Power Systems, Inc. Method and apparatus for fault detection scheme for cold cathode fluorescent lamp (CCFL) integrated circuits
US7521975B2 (en) * 2005-01-20 2009-04-21 Advanced Micro Devices, Inc. Output buffer with slew rate control utilizing an inverse process dependent current reference
FR2887710B1 (fr) * 2005-06-28 2007-09-07 Atmel Grenoble Soc Par Actions Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc
JP2007110495A (ja) 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd クロック信号発生回路
JP2007280458A (ja) 2006-04-04 2007-10-25 Toshiba Corp 基準電圧発生回路
JP4495695B2 (ja) 2006-06-09 2010-07-07 ザインエレクトロニクス株式会社 発振回路
US7573323B2 (en) * 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique
DE102007031411A1 (de) 2007-07-05 2009-01-08 Qimonda Ag Integrierte Schaltung und Verfahren zum Umladen eines Schaltungsteils der integrierten Schaltung
JP4380761B2 (ja) * 2007-12-10 2009-12-09 サンケン電気株式会社 発光素子駆動装置及び電子機器
US7760019B2 (en) * 2008-03-04 2010-07-20 Micron Technology, Inc. Adaptive operational transconductance amplifier load compensation
US7880533B2 (en) * 2008-03-25 2011-02-01 Analog Devices, Inc. Bandgap voltage reference circuit
EP2139113A1 (en) 2008-06-23 2009-12-30 Dialog Semiconductor GmbH Glitch-free clock suspend and resume circuit
GB2462646B (en) * 2008-08-15 2011-05-11 Cambridge Display Tech Ltd Active matrix displays
TW201040690A (en) 2009-05-13 2010-11-16 Novatek Microelectronics Corp Frequency generator for generating signals with variable frequencies
US7940549B2 (en) 2009-10-05 2011-05-10 Nanya Technology Corp. DRAM positive wordline voltage compensation device for array device threshold voltage and voltage compensating method thereof
US7961027B1 (en) 2009-12-04 2011-06-14 Macronix International Co., Ltd. Clock integrated circuit
US8581659B2 (en) * 2010-01-25 2013-11-12 Dongbu Hitek Co., Ltd. Current controlled current source, and methods of controlling a current source and/or regulating a circuit
TWI400884B (zh) 2010-05-28 2013-07-01 Macronix Int Co Ltd 時鐘積體電路
TWI463600B (zh) * 2011-03-02 2014-12-01 Global Unichip Corp 二級式後端驅動器
US9411750B2 (en) * 2012-07-30 2016-08-09 International Business Machines Corporation Efficient calibration of a low power parallel data communications channel
KR20140021781A (ko) * 2012-08-10 2014-02-20 삼성전자주식회사 가변 저항 메모리를 포함하는 반도체 메모리 장치
US8922254B2 (en) * 2013-01-29 2014-12-30 Macronix International Co., Ltd. Drive circuitry compensated for manufacturing and environmental variation

Also Published As

Publication number Publication date
US20140210522A1 (en) 2014-07-31
TWI497857B (zh) 2015-08-21
US8922254B2 (en) 2014-12-30
CN103970177B (zh) 2016-08-10
CN103970177A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
US7586371B2 (en) Regulator circuit
KR101241378B1 (ko) 기준 바이어스 발생 회로
US10459466B2 (en) Apparatuses and methods for providing constant current
CN108536207B (zh) 电流产生电路和包括其的带隙基准电路及半导体器件
CN102622031B (zh) 一种低压高精度带隙基准电压源
JP2008015925A (ja) 基準電圧発生回路
CN108369428B (zh) 跨电阻器施加受控电压的温度补偿参考电压生成器
JP2008108009A (ja) 基準電圧発生回路
US7977985B2 (en) Bias generator providing for low power, self-biased delay element and delay line
KR20160038665A (ko) 밴드갭 회로 및 관련 방법
US20120326768A1 (en) Hybrid Impedance Compensation in a Buffer Circuit
US7633330B2 (en) Reference voltage generation circuit
JP2005173905A (ja) 基準電源回路
US20200081477A1 (en) Bandgap reference circuit
EP1908168A4 (en) AMPLIFIER HAVING TEMPERATURE INDEPENDENT PHASE DETECTION CORRECTION CIRCUIT
TWI497857B (zh) 具有補償製造變動量和環境變動量的驅動電路及其方法
KR102498571B1 (ko) 기준 전압 생성회로 및 그의 구동 방법
KR20190071590A (ko) 전류 생성 회로
US9568928B2 (en) Compensated voltage reference generation circuit and method
JP4878164B2 (ja) 定電流回路
US20090058390A1 (en) Semiconductor device with compensation current
JP6868349B2 (ja) 基準電圧生成回路及び半導体装置
KR101397818B1 (ko) 신호 출력 장치 및 방법
JP7360968B2 (ja) Ｄｃ電圧生成回路
JP7232156B2 (ja) 発振装置