JP3109456B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3109456B2 JP3109456B2 JP09195070A JP19507097A JP3109456B2 JP 3109456 B2 JP3109456 B2 JP 3109456B2 JP 09195070 A JP09195070 A JP 09195070A JP 19507097 A JP19507097 A JP 19507097A JP 3109456 B2 JP3109456 B2 JP 3109456B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- drain
- gate
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
関し、特に製造バラツキに関わりなく動作電流が一定に
なるような電源回路を有する半導体集積回路に関する。
が一定となるようなゲートバイアス回路を有する従来の
半導体集積回路として、例えば特開平6−334445
号公報には、図5に示すような構成が提案されている。
図5を参照すると、増幅動作を行う第1のFET(電界
効果トランジスタ)1と同一プロセスで作製し、同一構
造で総ゲート幅の小さい第2のFET4を同一チップ内
のゲートバイアス回路に配置し、第2のFET4のドレ
イン電流Id22と、第2のFET4のソース端に接続
する抵抗値から決定される電圧値を、第1のFET1の
ゲートバイアス端子に印加するようにゲートバイアス回
路を構成している。
造された場合は、抵抗R2に多くの電流が流れることに
より、大きな電圧降下Vg1を生じ、この電圧降下を第
1のFET1に負帰還することで、電流Id1が一定に
なるように制御する。
たゲートバイアス回路は、下記記載の問題点を有してい
る。
いるため製造バラツキを低減できない、ということであ
る。
は抵抗を作ったとき、抵抗の絶対値を精度よく製造する
ことができないからである。
での電流値を一定にすることができない、ということで
ある。
あるためである。
てなされたものであって、その目的は、製造バラツキに
かかわりなく動作電流が常に一定となる電源回路を有す
る半導体集積回路を提供することにある。
め、本発明の半導体集積回路は、ソースを低位側電源端
子に接続しゲートを第1の制御端子に接続したnMOS
トランジスタと、前記nMOSトランジスタに流れる電
流を折り返す第1のカレントミラー回路と、ソースを高
位側電源端子に接続しゲートを第2の制御端子に接続し
たpMOSトランジスタと、前記pMOSトランジスタ
に流れる電流を折り返す第2のカレントミラー回路と、
を備え、負荷となる回路の高位側及び低位側電源端子を
前記第1、第2のカレントミラー回路の出力端に接続し
て構成されている。
に接続しゲートを第1の制御端子に接続した第1のnM
OSトランジスタと、ソースを高位側電源端子に接続
し、ゲート及びドレインを前記第1のnMOSトランジ
スタのドレインに接続した第1のpMOSトランジスタ
と、ソースを高位側電源端子に接続し、ゲートを前記第
1のnMOSトランジスタのドレインに接続した第2の
pMOSトランジスタと、ソースを高位側電源端子に接
続しゲートを第2の制御端子に接続した第3のpMOS
トランジスタと、ソースを低位側電源端子に接続し、ゲ
ート及びドレインを前記第3のpMOSトランジスタの
ドレインに接続した第2のnMOSトランジスタと、ソ
ースを低位側電源端子に接続し、ゲートを前記第3のp
MOSトランジスタのドレインに接続した第3のnMO
Sトランジスタと、前記第2のpMOSトランジスタの
ドレインを負荷回路の高位側電源に接続し、前記第3の
nMOSトランジスタのドレインを前記負荷回路の低位
側電源に接続したものであり、前記第1のnMOSトラ
ンジスタと前記第3のpMOSトランジスタを第1の半
導体基板上に集積し、前記第1のpMOSトランジスタ
と前記第2のpMOSトランジスタと前記第2のnMO
Sトランジスタと前記第3のnMOSトランジスタを前
記第1の半導体基板上以外の同じ半導体基板上に集積す
る。あるいは高位側電源端子と低位側電源端子の間に直
列に第1乃至第3の抵抗を接続し、前記第1、第2の抵
抗の接続点を前記第1の制御端子に接続し、前記第2、
第3の抵抗の接続点を前記第2の制御端子に接続してい
る。
に説明する。本発明の半導体集積回路は、その好ましい
実施の形態において、基準となる電流源(図1の1、
4)と、この電流値(図1のip、in)と同じになる
ようカレントミラー回路(図1の2、3および5、6)
と、を有する。電流源は、MOSトランジスタの飽和領
域を用いることで、負荷となるMOSトランジスタの特
性にバラツキがあっても、常に一定の電流を供給するこ
とができる。また、カレントミラー回路によって電流源
と同じ電流値を負荷へ供給する。
は、その好ましい実施の形態において、ソースを低位側
電源端子に接続しゲートを第1の制御端子(図1の1
2)に接続した第1のnMOSトランジスタ(図1の
1)と、ソースを高位側電源端子に接続し、ゲート及び
ドレインを前記第1のnMOSトランジスタのドレイン
に接続した第1のpMOSトランジスタ(図1の2)
と、ソースを高位側電源端子に接続し、ゲートを前記第
1のnMOSトランジスタのドレインに接続した第2の
pMOSトランジスタ(図1の3)と、ソースを高位側
電源端子に接続しゲートを第2の制御端子(図1の1
3)に接続した第3のpMOSトランジスタ(図1の
4)と、ソースを低位側電源端子に接続し、ゲート及び
ドレインを前記第3のpMOSトランジスタのドレイン
に接続した第2のnMOSトランジスタ(図1の5)
と、ソースを低位側電源端子に接続し、ゲートを前記第
3のpMOSトランジスタのドレインに接続した第3の
nMOSトランジスタ(図1の6)と、前記第2のpM
OSトランジスタのドレインを負荷回路(図1の9)の
高位側電源に接続し、前記第3のnMOSトランジスタ
のドレインを負荷回路の低位側電源に接続する構成とし
ている。
に説明する。
を示す図である。制御端子12に一定の電圧V1を印加
することで、nMOSトランジスタ1は飽和領域におい
てほぼ一定の電流inを流し、この電流と同じ電流が流
れるように、pMOSトランジスタ2のゲート電圧を自
己バイアスするとともに、pMOSトランジスタ3にも
同じ電圧でバイアスされる。
で動作するならば、電流値ipを流すことになる。
印加することで、pMOSトランジスタ4は飽和領域に
おいてほぼ一定の電流ipを流し、この電流と同じ電流
が流れるようにnMOSトランジスタ5のゲート電圧を
自己バイアスするとともにnMOSトランジスタ6にも
同じ電圧でバイアスされる。よってnMOSトランジス
タ6が飽和領域で動作するならば電流値inを流すこと
になる。
nMOSトランジスタ6の負荷としてインバータ9を接
続しているが、一般的なMOSトランジスタで構成され
る回路を接続することができる。
nが、グランドVSSへ電流ipで電流を流すので、イ
ンバータ9を構成するpMOSトランジスタ7およびn
MOSトランジスタ8の電流特性バラツキがあっても、
pMOSトランジスタ3およびnMOSトランジスタ6
によって制限され一定の電流を流すことになる。
ジスタ4を同一の半導体基板10に作り、pMOSトラ
ンジスタ2とpMOSトランジスタ3とnMOSトラン
ジスタ5とnMOSトランジスタ6とインバータ9を半
導体基板10以外の半導体基板11に作り、nMOSト
ランジスタ1とpMOSトランジスタ4と同じ回路を別
に半導体基板10に作り、pMOSトランジスタ2とp
MOSトランジスタ3とnMOSトランジスタ5とnM
OSトランジスタ6とインバータ9と同じ回路を半導体
基板10、半導体基板11以外の半導体基板に作る。
板10を共通にすることで、異なるチップにおいても、
製造バラツキによらず一定の電流を得ることができるこ
とは明白である。
作を説明するための図である。図2(A)は、図1のn
MOSトランジスタ1に関係する直流的電流経路の等価
回路を示す図である。この等価回路は、図1のpMOS
トランジスタ4に関係する直流的電流経路の等価回路と
相補的に等価である。
ジスタ2が直列に電源VDD、グランドGND間に接続
され、nMOSトランジスタのゲートは制御端子12か
ら一定の制御電圧V1が印可されており、pMOSトラ
ンジスタ2のゲート電圧はnMOSトランジスタ1とp
MOSトランジスタ2の分圧された電圧Vpによって自
己バイアスされている。
作を説明する特性図である。図2(B)は、図2(A)
のI−V特性図であり、inはnMOSトランジスタ1
のゲート電圧V1におけるドレイン・ソース間電圧対ド
レイン電流特性である。
圧にドレイン・ソース間電圧を印可したときのドレイン
・ソース間電圧対ドレイン電流特性である。なお、i2
のid=0の時のVpはVDD−VT′(VT′はしき
い値電圧)となる。inとi2の交点Qが、図2(A)
の回路に流れる電流Idである。製造バラツキによっ
て、i2がばらついたときの特性をi2max、i2m
inとすると、それぞれのi2との交点Qmax、Qm
inにおけるIdはほぼ同じとなることがわかる。
領域で動作するならば、製造バラツキによらず一定の電
流を得ることができる。
す図である。図1の制御端子12および制御端子13に
印加する一定制御電圧V1、V2を得るために、本発明
の第2の実施例においては、VDD、GND間に抵抗1
6、17、18によって分圧して供給する。一般に抵抗
の絶対値は大きくばらつくのに対し抵抗比は非常に精度
良く製造できることが知られている。これにより製造バ
ラツキによらず制御電圧V1、V2を生成することがで
きる。
するための特性図である。図4の横紬は、トランジスタ
の電流値であり製造バラツキにより平均値TYP、最大
値MAX、最小値MINをとり、これに対する回路(イ
ンバータ9)の伝搬遅延時間(tpd)を縦軸に取る
と、本発明の第1の実施の形態の回路を用いれば、実線
で示すように、バラツキの影響を受けないが、従来の回
路(図の波線)では大きくばらついてしまうことがわか
る。
製造バラツキにかかわらず常に一定の電流を供給するこ
とができる、という効果を奏する。これにより、伝播遅
延時間を一定にすることができる。
の負荷は容量性の場合が多く、この容量を充放電する時
間が伝播遅延時間となり、容量に充放電される電荷は、
電流と充放電時間の積であり、電荷と電流が一定なら
ば、充放電時間すなわち伝播遅延時間も一定となる。本
発明においては、電流源はMOSトランジスタの飽和領
域を用いることで負荷となるMOSトランジスタの特性
にバラツキがあっても常に一定の電流を供給することが
できるためである。
である。
めの図であり、(A)は、基本回路構成を示す図を示
し、(B)は、上記(A)の基本回路のIV特性を示
す。
である。
に対する伝播遅延時間の変化を示す図である。
図である。
Claims (3)
- 【請求項1】ソースを低位側電源端子に接続しゲートを
第1の制御端子に接続した第1のnMOSトランジスタ
と、 ソースを高位側電源端子に接続し、ゲート及びドレイン
を前記第1のnMOSトランジスタのドレインに接続し
た第1のpMOSトランジスタと、 ソースを高位側電源端子に接続し、ゲートを前記第1の
nMOSトランジスタのドレインに接続した第2のpM
OSトランジスタと、 ソースを高位側電源端子に接続しゲートを第2の制御端
子に接続した第3のpMOSトランジスタと、 ソースを低位側電源端子に接続し、ゲート及びドレイン
を前記第3のpMOSトランジスタのドレインに接続し
た第2のnMOSトランジスタと、 ソースを低位側電源端子に接続し、ゲートを前記第3の
pMOSトランジスタのドレインに接続した第3のnM
OSトランジスタと、 前記第2のpMOSトランジスタのドレインを負荷回路
の高位側電源に接続し、前記第3のnMOSトランジス
タのドレインを前記負荷回路の低位側電源に接続し、前記第1のnMOSトランジスタと前記第3のpMOS
トランジスタを第1の半導体基板上に集積し、前記第1
のpMOSトランジスタと前記第2のpMOSトランジ
スタと前記第2のnMOSトランジスタと前記第3のn
MOSトランジスタを前記第1の半導体基板上以外の同
じ半導体基板上に集積する、 ことを特徴とする半導体集
積回路。 - 【請求項2】ソースを低位側電源端子に接続しゲートを
第1の制御端子に接続した第1のnMOSトランジスタ
と、ソースを高位側電源端子に接続し、ゲート及びドレイン
を前記第1のnMOSトランジスタのドレインに接続し
た第1のpMOSトランジスタと 、ソースを高位側電源端子に接続し、ゲートを前記第1の
nMOSトランジスタのドレインに接続した第2のpM
OSトランジスタと 、ソースを高位側電源端子に接続しゲートを第2の制御端
子に接続した第3のpMOSトランジスタと 、ソースを低位側電源端子に接続し、ゲート及びドレイン
を前記第3のpMOSトランジスタのドレインに接続し
た第2のnMOSトランジスタと、 ソースを低位側電源端子に接続し、ゲートを前記第3の
pMOSトランジスタのドレインに接続した第3のnM
OSトランジスタと 、前記第2のpMOSトランジスタのドレインを負荷回路
の高位側電源に接続し、前記第3のnMOSトランジス
タのドレインを前記負荷回路の低位側電源に接続し、 高位側電源端子と低位側電源端子の間に直列に第1乃至
第3の抵抗を接続し、 前記第1、第2の抵抗の接続点を前記第1の制御端子に
接続し、前記第2、第3の抵抗の接続点を前記第2の制
御端子に接続した ことを特徴とする半導体集積回路。 - 【請求項3】高位側電源端子と低位側電源端子の間に直
列に第1乃至第3の抵抗を接続し、 前記第1、第2の抵抗の接続点を前記第1の制御端子に
接続し、前記第2、第3の抵抗の接続点を前記第2の制
御端子に接続したことを特徴とする請求項1記載の半導
体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09195070A JP3109456B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体集積回路 |
US09/110,398 US6114900A (en) | 1997-07-04 | 1998-07-06 | Manufacturing independent constant current power source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09195070A JP3109456B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1127057A JPH1127057A (ja) | 1999-01-29 |
JP3109456B2 true JP3109456B2 (ja) | 2000-11-13 |
Family
ID=16335065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09195070A Expired - Fee Related JP3109456B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6114900A (ja) |
JP (1) | JP3109456B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW486806B (en) | 1998-10-30 | 2002-05-11 | Hitachi Ltd | Semiconductor integrated circuit apparatus and IC card |
US7075356B2 (en) * | 2003-02-14 | 2006-07-11 | Autonetworks Technologies, Ltd. | Charge pump circuit |
US6963191B1 (en) * | 2003-10-10 | 2005-11-08 | Micrel Inc. | Self-starting reference circuit |
JP2010178094A (ja) * | 2009-01-30 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体集積回路装置 |
JP6027806B2 (ja) * | 2012-07-25 | 2016-11-16 | ラピスセミコンダクタ株式会社 | 出力バッファ及び半導体装置 |
US8922254B2 (en) * | 2013-01-29 | 2014-12-30 | Macronix International Co., Ltd. | Drive circuitry compensated for manufacturing and environmental variation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4446444A (en) * | 1981-02-05 | 1984-05-01 | Harris Corporation | CMOS Amplifier |
JPS5974714A (ja) * | 1982-10-22 | 1984-04-27 | Hitachi Ltd | Mos増幅器 |
US4791326A (en) * | 1987-01-22 | 1988-12-13 | Intel Corporation | Current controlled solid state switch |
JPH0677804A (ja) * | 1992-04-27 | 1994-03-18 | Nec Corp | 出力回路 |
US5300837A (en) * | 1992-09-17 | 1994-04-05 | At&T Bell Laboratories | Delay compensation technique for buffers |
JPH06334445A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | 半導体集積回路 |
US5793247A (en) * | 1994-12-16 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Constant current source with reduced sensitivity to supply voltage and process variation |
US5598122A (en) * | 1994-12-20 | 1997-01-28 | Sgs-Thomson Microelectronics, Inc. | Voltage reference circuit having a threshold voltage shift |
-
1997
- 1997-07-04 JP JP09195070A patent/JP3109456B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-06 US US09/110,398 patent/US6114900A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6114900A (en) | 2000-09-05 |
JPH1127057A (ja) | 1999-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4071783A (en) | Enhancement/depletion mode field effect transistor driver | |
JP2592234B2 (ja) | 半導体装置 | |
US20020149392A1 (en) | Level adjustment circuit and data output circuit thereof | |
US5668483A (en) | CMOS buffer having stable threshold voltage | |
US6683445B2 (en) | Internal power voltage generator | |
JPH06204838A (ja) | 基準電圧発生器及び基準電圧の発生方法 | |
US5057722A (en) | Delay circuit having stable delay time | |
JPS603249B2 (ja) | 低消費電力の相補型比較器/インバータ回路 | |
JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
JPH06204820A (ja) | 1対の入力信号を比較するための比較器回路およびそのための方法 | |
JPH0679262B2 (ja) | 参照電圧回路 | |
US6008667A (en) | Emitter-coupled logic to CMOS logic converter and method of operation | |
US6586975B2 (en) | Semiconductor device | |
JP3109456B2 (ja) | 半導体集積回路 | |
US6621329B2 (en) | Semiconductor device | |
US5864245A (en) | Output circuit with overvoltage protection | |
JP2543285B2 (ja) | BiCMOS論理回路 | |
US5021685A (en) | Input buffer circuit having a resistor for reducing through-current and a capacitor for preventing delay | |
JP3152340B2 (ja) | アナログスイッチ回路 | |
US7218174B2 (en) | Delay circuit and method therefor | |
US5574391A (en) | ECL integrated circuit allowing fast operation | |
JPH0795045A (ja) | 半導体集積回路 | |
JPH11112247A (ja) | 出力バッファ回路 | |
JP2647208B2 (ja) | A級プッシュプル出力回路 | |
JP2004072681A (ja) | コンパレータ回路およびこの回路を有する半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |