JPH1127057A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH1127057A JPH1127057A JP9195070A JP19507097A JPH1127057A JP H1127057 A JPH1127057 A JP H1127057A JP 9195070 A JP9195070 A JP 9195070A JP 19507097 A JP19507097 A JP 19507097A JP H1127057 A JPH1127057 A JP H1127057A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- current
- nmos transistor
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】製造バラツキにかかわりなく動作電流を常に一
定とする電源回路を有する半導体集積回路の提供。 【解決手段】基準となる電流源としてＭＯＳトランジス
タ１（４）の飽和領域を用い、この電流値ｉｎ（ｉｐ）
と同じになるようカレントミラー回路２、３（５、６）
にて電流を負荷９へ供給する。
定とする電源回路を有する半導体集積回路の提供。 【解決手段】基準となる電流源としてＭＯＳトランジス
タ１（４）の飽和領域を用い、この電流値ｉｎ（ｉｐ）
と同じになるようカレントミラー回路２、３（５、６）
にて電流を負荷９へ供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に製造バラツキに関わりなく動作電流が一定に
なるような電源回路を有する半導体集積回路に関する。
関し、特に製造バラツキに関わりなく動作電流が一定に
なるような電源回路を有する半導体集積回路に関する。
【０００２】
【従来の技術】製造バラツキにかかわりなく、動作電流
が一定となるようなゲートバイアス回路を有する従来の
半導体集積回路として、例えば特開平６−３３４４４５
号公報には、図５に示すような構成が提案されている。
図５を参照すると、増幅動作を行う第１のＦＥＴ（電界
効果トランジスタ）１と同一プロセスで作製し、同一構
造で総ゲート幅の小さい第２のＦＥＴ４を同一チップ内
のゲートバイアス回路に配置し、第２のＦＥＴ４のドレ
イン電流Ｉｄ２２と、第２のＦＥＴ４のソース端に接続
する抵抗値から決定される電圧値を、第１のＦＥＴ１の
ゲートバイアス端子に印加するようにゲートバイアス回
路を構成している。
が一定となるようなゲートバイアス回路を有する従来の
半導体集積回路として、例えば特開平６−３３４４４５
号公報には、図５に示すような構成が提案されている。
図５を参照すると、増幅動作を行う第１のＦＥＴ（電界
効果トランジスタ）１と同一プロセスで作製し、同一構
造で総ゲート幅の小さい第２のＦＥＴ４を同一チップ内
のゲートバイアス回路に配置し、第２のＦＥＴ４のドレ
イン電流Ｉｄ２２と、第２のＦＥＴ４のソース端に接続
する抵抗値から決定される電圧値を、第１のＦＥＴ１の
ゲートバイアス端子に印加するようにゲートバイアス回
路を構成している。
【０００３】次に動作について説明する。
【０００４】電流Ｉｄ２が多く流れるトランジスタが製
造された場合は、抵抗Ｒ２に多くの電流が流れることに
より、大きな電圧降下Ｖｇ１を生じ、この電圧降下を第
１のＦＥＴ１に負帰還することで、電流Ｉｄ１が一定に
なるように制御する。
造された場合は、抵抗Ｒ２に多くの電流が流れることに
より、大きな電圧降下Ｖｇ１を生じ、この電圧降下を第
１のＦＥＴ１に負帰還することで、電流Ｉｄ１が一定に
なるように制御する。
【０００５】
【発明が解決しようとする課題】ところで、図５に示し
たゲートバイアス回路は、下記記載の問題点を有してい
る。
たゲートバイアス回路は、下記記載の問題点を有してい
る。
【０００６】（１）第１の問題点は、抵抗の絶対値を用
いるため製造バラツキを低減できない、ということであ
る。
いるため製造バラツキを低減できない、ということであ
る。
【０００７】その理由は、半導体製造プロセスにおいて
は抵抗を作ったとき、抵抗の絶対値を精度よく製造する
ことができないからである。
は抵抗を作ったとき、抵抗の絶対値を精度よく製造する
ことができないからである。
【０００８】（２）第２の問題点は、複数のチップの間
での電流値を一定にすることができない、ということで
ある。
での電流値を一定にすることができない、ということで
ある。
【０００９】その理由は、チップ間での製造バラツキが
あるためである。
あるためである。
【００１０】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、製造バラツキに
かかわりなく動作電流が常に一定となる電源回路を有す
る半導体集積回路を提供することにある。
てなされたものであって、その目的は、製造バラツキに
かかわりなく動作電流が常に一定となる電源回路を有す
る半導体集積回路を提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体集積回路は、ソースを低位側電源端
子に接続しゲートを第１の制御端子に接続したｎＭＯＳ
トランジスタと、前記ｎＭＯＳトランジスタに流れる電
流を折り返す第１のカレントミラー回路と、ソースを高
位側電源端子に接続しゲートを第２の制御端子に接続し
たｐＭＯＳトランジスタと、前記ｐＭＯＳトランジスタ
に流れる電流を折り返す第２のカレントミラー回路と、
を備え、負荷となる回路の高位側及び低位側電源端子を
前記第１、第２のカレントミラー回路の出力端に接続し
てなることを特徴とする。
め、本発明の半導体集積回路は、ソースを低位側電源端
子に接続しゲートを第１の制御端子に接続したｎＭＯＳ
トランジスタと、前記ｎＭＯＳトランジスタに流れる電
流を折り返す第１のカレントミラー回路と、ソースを高
位側電源端子に接続しゲートを第２の制御端子に接続し
たｐＭＯＳトランジスタと、前記ｐＭＯＳトランジスタ
に流れる電流を折り返す第２のカレントミラー回路と、
を備え、負荷となる回路の高位側及び低位側電源端子を
前記第１、第２のカレントミラー回路の出力端に接続し
てなることを特徴とする。
【００１２】また、本発明は、ソースを低位側電源端子
に接続しゲートを第１の制御端子に接続した第１のｎＭ
ＯＳトランジスタと、ソースを高位側電源端子に接続
し、ゲート及びドレインを前記第１のｎＭＯＳトランジ
スタのドレインに接続した第１のｐＭＯＳトランジスタ
と、ソースを高位側電源端子に接続し、ゲートを前記第
１のｎＭＯＳトランジスタのドレインに接続した第２の
ｐＭＯＳトランジスタと、ソースを高位側電源端子に接
続しゲートを第２の制御端子に接続した第３のｎＭＯＳ
トランジスタと、ソースを低位側電源端子に接続し、ゲ
ート及びドレインを前記第３のｎＭＯＳトランジスタの
ドレインに接続した第２のｎＭＯＳトランジスタと、ソ
ースを低位側電源端子に接続し、ゲートを前記第３のｎ
ＭＯＳトランジスタのドレインに接続した第３のｎＭＯ
Ｓトランジスタと、前記第２のｐＭＯＳトランジスタの
ドレインを負荷回路の高位側電源に接続し、前記第３の
ｎＭＯＳトランジスタのドレインを低位側電源に接続し
たことを特徴とする。
に接続しゲートを第１の制御端子に接続した第１のｎＭ
ＯＳトランジスタと、ソースを高位側電源端子に接続
し、ゲート及びドレインを前記第１のｎＭＯＳトランジ
スタのドレインに接続した第１のｐＭＯＳトランジスタ
と、ソースを高位側電源端子に接続し、ゲートを前記第
１のｎＭＯＳトランジスタのドレインに接続した第２の
ｐＭＯＳトランジスタと、ソースを高位側電源端子に接
続しゲートを第２の制御端子に接続した第３のｎＭＯＳ
トランジスタと、ソースを低位側電源端子に接続し、ゲ
ート及びドレインを前記第３のｎＭＯＳトランジスタの
ドレインに接続した第２のｎＭＯＳトランジスタと、ソ
ースを低位側電源端子に接続し、ゲートを前記第３のｎ
ＭＯＳトランジスタのドレインに接続した第３のｎＭＯ
Ｓトランジスタと、前記第２のｐＭＯＳトランジスタの
ドレインを負荷回路の高位側電源に接続し、前記第３の
ｎＭＯＳトランジスタのドレインを低位側電源に接続し
たことを特徴とする。
【００１３】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の半導体集積回路は、その好ましい
実施の形態において、基準となる電流源（図１の１、
４）と、この電流値（図１のｉｐ、ｉｎ）と同じになる
ようカレントミラー回路（図１の２、３および５、６）
と、を有する。電流源は、ＭＯＳトランジスタの飽和領
域を用いることで、負荷となるＭＯＳトランジスタの特
性にバラツキがあっても、常に一定の電流を供給するこ
とができる。また、カレントミラー回路によって電流源
と同じ電流値を負荷へ供給する。
に説明する。本発明の半導体集積回路は、その好ましい
実施の形態において、基準となる電流源（図１の１、
４）と、この電流値（図１のｉｐ、ｉｎ）と同じになる
ようカレントミラー回路（図１の２、３および５、６）
と、を有する。電流源は、ＭＯＳトランジスタの飽和領
域を用いることで、負荷となるＭＯＳトランジスタの特
性にバラツキがあっても、常に一定の電流を供給するこ
とができる。また、カレントミラー回路によって電流源
と同じ電流値を負荷へ供給する。
【００１４】より詳細には、本発明の半導体集積回路
は、その好ましい実施の形態において、ソースを低位側
電源端子に接続しゲートを第１の制御端子（図１の１
２）に接続した第１のｎＭＯＳトランジスタ（図１の
１）と、ソースを高位側電源端子に接続し、ゲート及び
ドレインを前記第１のｎＭＯＳトランジスタのドレイン
に接続した第１のｐＭＯＳトランジスタ（図１の２）
と、ソースを高位側電源端子に接続し、ゲートを前記第
１のｎＭＯＳトランジスタのドレインに接続した第２の
ｐＭＯＳトランジスタ（図１の３）と、ソースを高位側
電源端子に接続しゲートを第２の制御端子（図１の１
３）に接続した第３のｎＭＯＳトランジスタ（図１の
４）と、ソースを低位側電源端子に接続し、ゲート及び
ドレインを前記第３のｎＭＯＳトランジスタのドレイン
に接続した第２のｎＭＯＳトランジスタ（図１の５）
と、ソースを低位側電源端子に接続し、ゲートを前記第
３のｎＭＯＳトランジスタのドレインに接続した第３の
ｎＭＯＳトランジスタ（図１の６）と、前記第２のｐＭ
ＯＳトランジスタのドレインを負荷回路（図１の９）の
高位側電源に接続し、前記第３のｎＭＯＳトランジスタ
のドレインを負荷回路の低位側電源に接続する構成とし
ている。
は、その好ましい実施の形態において、ソースを低位側
電源端子に接続しゲートを第１の制御端子（図１の１
２）に接続した第１のｎＭＯＳトランジスタ（図１の
１）と、ソースを高位側電源端子に接続し、ゲート及び
ドレインを前記第１のｎＭＯＳトランジスタのドレイン
に接続した第１のｐＭＯＳトランジスタ（図１の２）
と、ソースを高位側電源端子に接続し、ゲートを前記第
１のｎＭＯＳトランジスタのドレインに接続した第２の
ｐＭＯＳトランジスタ（図１の３）と、ソースを高位側
電源端子に接続しゲートを第２の制御端子（図１の１
３）に接続した第３のｎＭＯＳトランジスタ（図１の
４）と、ソースを低位側電源端子に接続し、ゲート及び
ドレインを前記第３のｎＭＯＳトランジスタのドレイン
に接続した第２のｎＭＯＳトランジスタ（図１の５）
と、ソースを低位側電源端子に接続し、ゲートを前記第
３のｎＭＯＳトランジスタのドレインに接続した第３の
ｎＭＯＳトランジスタ（図１の６）と、前記第２のｐＭ
ＯＳトランジスタのドレインを負荷回路（図１の９）の
高位側電源に接続し、前記第３のｎＭＯＳトランジスタ
のドレインを負荷回路の低位側電源に接続する構成とし
ている。
【００１５】
【実施例】本発明の実施例について図面を参照して以下
に説明する。
に説明する。
【００１６】図１は、本発明の第１の実施例の回路構成
を示す図である。制御端子１２に一定の電圧Ｖ１を印加
することで、ｎＭＯＳトランジスタ１は飽和領域におい
てほぼ一定の電流ｉｎを流し、この電流と同じ電流が流
れるように、ｐＭＯＳトランジスタ２のゲート電圧を自
己バイアスするとともに、ｐＭＯＳトランジスタ３にも
同じ電圧でバイアスされる。
を示す図である。制御端子１２に一定の電圧Ｖ１を印加
することで、ｎＭＯＳトランジスタ１は飽和領域におい
てほぼ一定の電流ｉｎを流し、この電流と同じ電流が流
れるように、ｐＭＯＳトランジスタ２のゲート電圧を自
己バイアスするとともに、ｐＭＯＳトランジスタ３にも
同じ電圧でバイアスされる。
【００１７】よってｐＭＯＳトランジスタ３が飽和領域
で動作するならば、電流値ｉｐを流すことになる。
で動作するならば、電流値ｉｐを流すことになる。
【００１８】同様に、制御端子１３に一定の電圧Ｖ２を
印加することで、ｐＭＯＳトランジスタ４は飽和領域に
おいてほぼ一定の電流ｉｐを流し、この電流と同じ電流
が流れるようにｎＭＯＳトランジスタ５のゲート電圧を
自己バイアスするとともにｎＭＯＳトランジスタ６にも
同じ電圧でバイアスされる。よってｎＭＯＳトランジス
タ６が飽和領域で動作するならば電流値ｉｎを流すこと
になる。
印加することで、ｐＭＯＳトランジスタ４は飽和領域に
おいてほぼ一定の電流ｉｐを流し、この電流と同じ電流
が流れるようにｎＭＯＳトランジスタ５のゲート電圧を
自己バイアスするとともにｎＭＯＳトランジスタ６にも
同じ電圧でバイアスされる。よってｎＭＯＳトランジス
タ６が飽和領域で動作するならば電流値ｉｎを流すこと
になる。
【００１９】図１では、ｐＭＯＳトランジスタ３および
ｎＭＯＳトランジスタ６の負荷としてインバータ９を接
続しているが、一般的なＭＯＳトランジスタで構成され
る回路を接続することができる。
ｎＭＯＳトランジスタ６の負荷としてインバータ９を接
続しているが、一般的なＭＯＳトランジスタで構成され
る回路を接続することができる。
【００２０】このインバータ９は電源ＶＣＣから電流ｉ
ｎが、グランドＶＳＳへ電流ｉｐで電流を流すので、イ
ンバータ９を構成するｐＭＯＳトランジスタ７およびｎ
ＭＯＳトランジスタ８の電流特性バラツキがあっても、
ｐＭＯＳトランジスタ３およびｎＭＯＳトランジスタ６
によって制限され一定の電流を流すことになる。
ｎが、グランドＶＳＳへ電流ｉｐで電流を流すので、イ
ンバータ９を構成するｐＭＯＳトランジスタ７およびｎ
ＭＯＳトランジスタ８の電流特性バラツキがあっても、
ｐＭＯＳトランジスタ３およびｎＭＯＳトランジスタ６
によって制限され一定の電流を流すことになる。
【００２１】ｎＭＯＳトランジスタ１とｐＭＯＳトラン
ジスタ４を同一の半導体基板１０に作り、ｐＭＯＳトラ
ンジスタ２とｐＭＯＳトランジスタ３とｎＭＯＳトラン
ジスタ５とｎＭＯＳトランジスタ６とインバータ９を半
導体基板１０以外の半導体基板１１に作り、ｎＭＯＳト
ランジスタ１とｐＭＯＳトランジスタ４と同じ回路を別
に半導体基板１０に作り、ｐＭＯＳトランジスタ２とｐ
ＭＯＳトランジスタ３とｎＭＯＳトランジスタ５とｎＭ
ＯＳトランジスタ６とインバータ９と同じ回路を半導体
基板１０、半導体基板１１以外の半導体基板に作る。
ジスタ４を同一の半導体基板１０に作り、ｐＭＯＳトラ
ンジスタ２とｐＭＯＳトランジスタ３とｎＭＯＳトラン
ジスタ５とｎＭＯＳトランジスタ６とインバータ９を半
導体基板１０以外の半導体基板１１に作り、ｎＭＯＳト
ランジスタ１とｐＭＯＳトランジスタ４と同じ回路を別
に半導体基板１０に作り、ｐＭＯＳトランジスタ２とｐ
ＭＯＳトランジスタ３とｎＭＯＳトランジスタ５とｎＭ
ＯＳトランジスタ６とインバータ９と同じ回路を半導体
基板１０、半導体基板１１以外の半導体基板に作る。
【００２２】つまり、別のチップに製造しても半導体基
板１０を共通にすることで、異なるチップにおいても、
製造バラツキによらず一定の電流を得ることができるこ
とは明白である。
板１０を共通にすることで、異なるチップにおいても、
製造バラツキによらず一定の電流を得ることができるこ
とは明白である。
【００２３】図２（Ａ）は、本発明の第１の実施例の動
作を説明するための図である。図２（Ａ）は、図１のｎ
ＭＯＳトランジスタ１に関係する直流的電流経路の等価
回路を示す図である。この等価回路は、図１のｐＭＯＳ
トランジスタ４に関係する直流的電流経路の等価回路と
相補的に等価である。
作を説明するための図である。図２（Ａ）は、図１のｎ
ＭＯＳトランジスタ１に関係する直流的電流経路の等価
回路を示す図である。この等価回路は、図１のｐＭＯＳ
トランジスタ４に関係する直流的電流経路の等価回路と
相補的に等価である。
【００２４】ｎＭＯＳトランジスタ１とｐＭＯＳトラン
ジスタ２が直列に電源ＶＤＤ、グランドＧＮＤ間に接続
され、ｎＭＯＳトランジスタのゲートは制御端子１２か
ら一定の制御電圧Ｖ１が印可されており、ｐＭＯＳトラ
ンジスタ２のゲート電圧はｎＭＯＳトランジスタ１とｐ
ＭＯＳトランジスタ２の分圧された電圧Ｖｐによって自
己バイアスされている。
ジスタ２が直列に電源ＶＤＤ、グランドＧＮＤ間に接続
され、ｎＭＯＳトランジスタのゲートは制御端子１２か
ら一定の制御電圧Ｖ１が印可されており、ｐＭＯＳトラ
ンジスタ２のゲート電圧はｎＭＯＳトランジスタ１とｐ
ＭＯＳトランジスタ２の分圧された電圧Ｖｐによって自
己バイアスされている。
【００２５】図２（Ｂ）は、本発明の第１の実施例の動
作を説明する特性図である。図２（Ｂ）は、図２（Ａ）
のＩ−Ｖ特性図であり、ｉｎはｎＭＯＳトランジスタ１
のゲート電圧Ｖ１におけるドレイン・ソース間電圧対ド
レイン電流特性である。
作を説明する特性図である。図２（Ｂ）は、図２（Ａ）
のＩ−Ｖ特性図であり、ｉｎはｎＭＯＳトランジスタ１
のゲート電圧Ｖ１におけるドレイン・ソース間電圧対ド
レイン電流特性である。
【００２６】ｉ２はｐＭＯＳトランジスタ２のゲート電
圧にドレイン・ソース間電圧を印可したときのドレイン
・ソース間電圧対ドレイン電流特性である。なお、ｉ２
のｉｄ＝０の時のＶｐはＶＤＤ−ＶＴ′（ＶＴ′はしき
い値電圧）となる。ｉｎとｉ２の交点Ｑが、図２（Ａ）
の回路に流れる電流Ｉｄである。製造バラツキによっ
て、ｉ２がばらついたときの特性をｉ２ｍａｘ、ｉ２ｍ
ｉｎとすると、それぞれのｉ２との交点Ｑｍａｘ、Ｑｍ
ｉｎにおけるＩｄはほぼ同じとなることがわかる。
圧にドレイン・ソース間電圧を印可したときのドレイン
・ソース間電圧対ドレイン電流特性である。なお、ｉ２
のｉｄ＝０の時のＶｐはＶＤＤ−ＶＴ′（ＶＴ′はしき
い値電圧）となる。ｉｎとｉ２の交点Ｑが、図２（Ａ）
の回路に流れる電流Ｉｄである。製造バラツキによっ
て、ｉ２がばらついたときの特性をｉ２ｍａｘ、ｉ２ｍ
ｉｎとすると、それぞれのｉ２との交点Ｑｍａｘ、Ｑｍ
ｉｎにおけるＩｄはほぼ同じとなることがわかる。
【００２７】すなわち、ｎＭＯＳトランジスタ１が飽和
領域で動作するならば、製造バラツキによらず一定の電
流を得ることができる。
領域で動作するならば、製造バラツキによらず一定の電
流を得ることができる。
【００２８】図３は、本発明の第２の実施の形態例を示
す図である。図１の制御端子１２および制御端子１３に
印加する一定制御電圧Ｖ１、Ｖ２を得るために、本発明
の第２の実施例においては、ＶＤＤ、ＧＮＤ間に抵抗１
６、１７、１８によって分圧して供給する。一般に抵抗
の絶対値は大きくばらつくのに対し抵抗比は非常に精度
良く製造できることが知られている。これにより製造バ
ラツキによらず制御電圧Ｖ１、Ｖ２を生成することがで
きる。
す図である。図１の制御端子１２および制御端子１３に
印加する一定制御電圧Ｖ１、Ｖ２を得るために、本発明
の第２の実施例においては、ＶＤＤ、ＧＮＤ間に抵抗１
６、１７、１８によって分圧して供給する。一般に抵抗
の絶対値は大きくばらつくのに対し抵抗比は非常に精度
良く製造できることが知られている。これにより製造バ
ラツキによらず制御電圧Ｖ１、Ｖ２を生成することがで
きる。
【００２９】図４は、本発明の実施例の作用効果を説明
するための特性図である。図４の横紬は、トランジスタ
の電流値であり製造バラツキにより平均値ＴＹＰ、最大
値ＭＡＸ、最小値ＭＩＮをとり、これに対する回路（イ
ンバータ９）の伝搬遅延時間（ｔｐｄ）を縦軸に取る
と、本発明の第１の実施の形態の回路を用いれば、実線
で示すように、バラツキの影響を受けないが、従来の回
路（図の波線）では大きくばらついてしまうことがわか
る。
するための特性図である。図４の横紬は、トランジスタ
の電流値であり製造バラツキにより平均値ＴＹＰ、最大
値ＭＡＸ、最小値ＭＩＮをとり、これに対する回路（イ
ンバータ９）の伝搬遅延時間（ｔｐｄ）を縦軸に取る
と、本発明の第１の実施の形態の回路を用いれば、実線
で示すように、バラツキの影響を受けないが、従来の回
路（図の波線）では大きくばらついてしまうことがわか
る。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
製造バラツキにかかわらず常に一定の電流を供給するこ
とができる、という効果を奏する。これにより、伝播遅
延時間を一定にすることができる。
製造バラツキにかかわらず常に一定の電流を供給するこ
とができる、という効果を奏する。これにより、伝播遅
延時間を一定にすることができる。
【００３１】その理由は次の通りである。一般にＭＯＳ
の負荷は容量性の場合が多く、この容量を充放電する時
間が伝播遅延時間となり、容量に充放電される電荷は、
電流と充放電時間の積であり、電荷と電流が一定なら
ば、充放電時間すなわち伝播遅延時間も一定となる。本
発明においては、電流源はＭＯＳトランジスタの飽和領
域を用いることで負荷となるＭＯＳトランジスタの特性
にバラツキがあっても常に一定の電流を供給することが
できるためである。
の負荷は容量性の場合が多く、この容量を充放電する時
間が伝播遅延時間となり、容量に充放電される電荷は、
電流と充放電時間の積であり、電荷と電流が一定なら
ば、充放電時間すなわち伝播遅延時間も一定となる。本
発明においては、電流源はＭＯＳトランジスタの飽和領
域を用いることで負荷となるＭＯＳトランジスタの特性
にバラツキがあっても常に一定の電流を供給することが
できるためである。
【図１】本発明の第１の実施の形態の回路構成を示す図
である。
である。
【図２】本発明の第１の実施の形態の動作を説明するた
めの図であり、（Ａ）は、基本回路構成を示す図を示
し、（Ｂ）は、上記（Ａ）の基本回路のＩＶ特性を示
す。
めの図であり、（Ａ）は、基本回路構成を示す図を示
し、（Ｂ）は、上記（Ａ）の基本回路のＩＶ特性を示
す。
【図３】本発明の第２の実施の形態の回路構成を示す図
である。
である。
【図４】本発明の実施例の作用効果を示す電流バラツキ
に対する伝播遅延時間の変化を示す図である。
に対する伝播遅延時間の変化を示す図である。
【図５】従来のゲートバイアス回路の構成の一例を示す
図である。
図である。
１ 第１のｎＭＯＳトランジスタ ２ 第１のｐＭＯＳトランジスタ ３ 第２のｐＭＯＳトランジスタ ４ 第３のｐＭＯＳトランジスタ ５ 第２のｎＭＯＳトランジスタ ６ 第３のｎＭＯＳトランジスタ ７ 第４のｐＭＯＳトランジスタ ８ 第４のｎＭＯＳトランジスタ ９ インバータ １０ 第１の半導体基板 １１ 第１の半導体基板以外の半導体基板 １２ 第１の制御端子 １３ 第２の制御端子 １４ インバータの入力端子 １５ インバータの出力端子 １６ 第１の抵抗 １７ 第２の抵抗 １８ 第３の抵抗
Claims (5)
- 【請求項１】ソースを低位側電源端子に接続しゲートを
第１の制御端子に接続したｎＭＯＳトランジスタと、 前記ｎＭＯＳトランジスタに流れる電流を折り返す第１
のカレントミラー回路と、 ソースを高位側電源端子に接続しゲートを第２の制御端
子に接続したｐＭＯＳトランジスタと、 前記ｐＭＯＳトランジスタに流れる電流を折り返す第２
のカレントミラー回路 と、を備え、 負荷となる回路の高位側及び低位側電源端子を前記第
１、第２のカレントミラー回路の出力端にそれぞれ接続
してなる、ことを特徴とする半導体集積回路。 - 【請求項２】前記ｐＭＯＳトランジスタ及び前記ｎＭＯ
Ｓトランジスタが飽和領域で動作する、ことを特徴とす
る請求項１記載の半導体集積回路。 - 【請求項３】ソースを低位側電源端子に接続しゲートを
第１の制御端子に接続した第１のｎＭＯＳトランジスタ
と、 ソースを高位側電源端子に接続し、ゲート及びドレイン
を前記第１のｎＭＯＳトランジスタのドレインに接続し
た第１のｐＭＯＳトランジスタと、 ソースを高位側電源端子に接続し、ゲートを前記第１の
ｎＭＯＳトランジスタのドレインに接続した第２のｐＭ
ＯＳトランジスタと、 ソースを高位側電源端子に接続しゲートを第２の制御端
子に接続した第３のｎＭＯＳトランジスタと、 ソースを低位側電源端子に接続し、ゲート及びドレイン
を前記第３のｎＭＯＳトランジスタのドレインに接続し
た第２のｎＭＯＳトランジスタと、 ソースを低位側電源端子に接続し、ゲートを前記第３の
ｎＭＯＳトランジスタのドレインに接続した第３のｎＭ
ＯＳトランジスタと、 前記第２のｐＭＯＳトランジスタのドレインを負荷回路
の高位側電源に接続し、前記第３のｎＭＯＳトランジス
タのドレインを前記負荷回路の低位側電源に接続したこ
とを特徴とする半導体集積回路。 - 【請求項４】前記第１のｎＭＯＳトランジスタと前記第
３のｐＭＯＳトランジスタを第１の半導体基板上に集積
し、前記第１のｐＭＯＳトランジスタと前記第２のｐＭ
ＯＳトランジスタと前記第２のｎＭＯＳトランジスタと
前記第３のｎＭＯＳトランジスタを前記第１の半導体基
板上以外の同じ半導体基板上に集積することを特徴とす
る請求項３記載の半導体集積回路。 - 【請求項５】高位側電源端子と低位側電源端子の間に直
列に第１乃至第３の抵抗を接続し、 前記第１、第２の抵抗の接続点を前記第１の制御端子に
接続し、前記第２、第３の抵抗の接続点を前記第２の制
御端子に接続したことを特徴とする請求項３又は４記載
の半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09195070A JP3109456B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体集積回路 |
| US09/110,398 US6114900A (en) | 1997-07-04 | 1998-07-06 | Manufacturing independent constant current power source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09195070A JP3109456B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1127057A true JPH1127057A (ja) | 1999-01-29 |
| JP3109456B2 JP3109456B2 (ja) | 2000-11-13 |
Family
ID=16335065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09195070A Expired - Fee Related JP3109456B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6114900A (ja) |
| JP (1) | JP3109456B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010178094A (ja) * | 2009-01-30 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体集積回路装置 |
| JP2014027401A (ja) * | 2012-07-25 | 2014-02-06 | Lapis Semiconductor Co Ltd | 出力バッファ及び半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW486806B (en) * | 1998-10-30 | 2002-05-11 | Hitachi Ltd | Semiconductor integrated circuit apparatus and IC card |
| DE102004007182B4 (de) * | 2003-02-14 | 2014-01-09 | Autonetworks Technologies, Ltd. | Ladungspumpschaltung |
| US6963191B1 (en) * | 2003-10-10 | 2005-11-08 | Micrel Inc. | Self-starting reference circuit |
| US8922254B2 (en) * | 2013-01-29 | 2014-12-30 | Macronix International Co., Ltd. | Drive circuitry compensated for manufacturing and environmental variation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446444A (en) * | 1981-02-05 | 1984-05-01 | Harris Corporation | CMOS Amplifier |
| JPS5974714A (ja) * | 1982-10-22 | 1984-04-27 | Hitachi Ltd | Ｍｏｓ増幅器 |
| US4791326A (en) * | 1987-01-22 | 1988-12-13 | Intel Corporation | Current controlled solid state switch |
| JPH0677804A (ja) * | 1992-04-27 | 1994-03-18 | Nec Corp | 出力回路 |
| US5300837A (en) * | 1992-09-17 | 1994-04-05 | At&T Bell Laboratories | Delay compensation technique for buffers |
| JPH06334445A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5793247A (en) * | 1994-12-16 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Constant current source with reduced sensitivity to supply voltage and process variation |
| US5598122A (en) * | 1994-12-20 | 1997-01-28 | Sgs-Thomson Microelectronics, Inc. | Voltage reference circuit having a threshold voltage shift |
-
1997
- 1997-07-04 JP JP09195070A patent/JP3109456B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-06 US US09/110,398 patent/US6114900A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010178094A (ja) * | 2009-01-30 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体集積回路装置 |
| JP2014027401A (ja) * | 2012-07-25 | 2014-02-06 | Lapis Semiconductor Co Ltd | 出力バッファ及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6114900A (en) | 2000-09-05 |
| JP3109456B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4071783A (en) | Enhancement/depletion mode field effect transistor driver | |
| US5640122A (en) | Circuit for providing a bias voltage compensated for p-channel transistor variations | |
| US6683445B2 (en) | Internal power voltage generator | |
| US5900741A (en) | CMOS buffer having stable threshold voltage | |
| US20020149392A1 (en) | Level adjustment circuit and data output circuit thereof | |
| JP3318365B2 (ja) | 定電圧回路 | |
| US5191233A (en) | Flip-flop type level-shift circuit | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| JPH08272467A (ja) | 基板電位発生回路 | |
| US6586975B2 (en) | Semiconductor device | |
| US6621329B2 (en) | Semiconductor device | |
| JP3109456B2 (ja) | 半導体集積回路 | |
| EP0768762B1 (en) | Output circuit | |
| JPH03171309A (ja) | 基準電位発生回路 | |
| JPH06232646A (ja) | 電流制限回路 | |
| US6720818B1 (en) | Method and apparatus for maximizing an amplitude of an output signal of a differential multiplexer | |
| JP2543285B2 (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPS6070822A (ja) | 半導体集積回路 | |
| US5574391A (en) | ECL integrated circuit allowing fast operation | |
| JP2699828B2 (ja) | 半導体装置の入出力回路 | |
| US7218174B2 (en) | Delay circuit and method therefor | |
| JPH0795045A (ja) | 半導体集積回路 | |
| JPH0358620A (ja) | ＢｉＭＯＳ型半導体集積回路 | |
| JP2004072681A (ja) | コンパレータ回路およびこの回路を有する半導体集積回路 | |
| JPH11112247A (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |