CN103970177B - 具有补偿制造和环境变动量的集成电路及其方法 - Google Patents

具有补偿制造和环境变动量的集成电路及其方法 Download PDF

Info

Publication number
CN103970177B
CN103970177B CN201310308588.2A CN201310308588A CN103970177B CN 103970177 B CN103970177 B CN 103970177B CN 201310308588 A CN201310308588 A CN 201310308588A CN 103970177 B CN103970177 B CN 103970177B
Authority
CN
China
Prior art keywords
current
driver
voltage
type transistor
current driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310308588.2A
Other languages
English (en)
Other versions
CN103970177A (zh
Inventor
杨尚辑
陈耕晖
罗思觉
张坤龙
洪俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN103970177A publication Critical patent/CN103970177A/zh
Application granted granted Critical
Publication of CN103970177B publication Critical patent/CN103970177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches

Abstract

本发明公开了一种具有补偿制造和环境变动量的集成电路及其方法，该集成电路包含：一第一多个电流驱动器，用以提供多个电流输出，其中该多个电流输出具有一第一组依附于电压、温度和制造程序的变动量，其中该多个电流输出对于该第一组依附于电压、温度和制造程序的变动量作至少部分地相互补偿。该电流驱动器和偏压电路至少部分地相互补偿制造和环境变动量，例如随供给电压、温度和制造程序的差异所产生的变动量。

Description

具有补偿制造和环境变动量的集成电路及其方法
技术领域
本发明是有关一种集成电路，特别指一种具有补偿制造和环境变动量的驱动电路。
背景技术
尽管不同集成电路上的电流驱动器具有共同的设计，制造程序和环境的差异所产生的变动量仍会造成不同集成电路上的电流驱动器的电流输出不一致。尽管存在制造和环境的变动量，将多个电流驱动器的电流输出保持固定且一致仍是一个极欲达成的目标。在面对制造和环境的变动量的前提下，如何设计电流驱动器和偏压电路使得多个电流驱动器能够维持一致的电流输出仍是一大挑战。
发明内容
本发明的一目的为提供包含一第一多个电流驱动器的一集成电路。多个电流驱动器具有多个电流输出；该多个电流驱动器具有一第一组依附于电压、温度和制造程序的变动量。该多个电流输出对于该第一组依附于电压、温度和制造程序的变动量作至少部分地相互补偿。
在一个实施例中，该第一多个电流驱动器包含一第一电流驱动器和一第二电流驱动器。该第一电流驱动器具有一第一n型晶体管，其中该第一n型晶体管具有由一第一供给参考电压(例如Vdd)所偏压的一栅极。该第二电流驱动器具有一第二n型晶体管，其中该第二n型晶体管具有由一第一电压电路输出所偏压的一栅极，其中该第一电压电路输出是依据至少一固定电压基准，例如一能隙参考(bandgap reference)电压或一电池电压)。第一电流驱动器和第二电流驱动器的多个电流输出对于该第一组依附于电压、温度和制造程序的变动量作至少部分地相互补偿。
在一个实施例中，该第一多个电流驱动器包含与不同上述的一第一电流驱动器和一第二电流驱动器，其中该第一电流驱动器具有一第一p型晶体管且该第一p型晶体管具有一由第一供给参考电压(例如接地电压)所偏压的一栅极；以及该第二电流驱动器具有一第二p型晶体管且该第二p型晶体管具有一由第一电压电路输出所偏压的一栅极，其中该第一电压电路输出是依据至少一固定电压基准。该第一电流驱动器和该第二电流驱动器的多个电流输出对于该第一组依附于电压、温度和制造程序的变动量作至少部分地相互补偿。
在另一个实施例中，除了上述的该第一多个电流驱动器的多个电流输出具有该第一组依附于电压、温度和制造程序的变动量之外，所述的集成电路进一步包含用以提供相互耦接的多个电流输出的一第二多个电流驱动器。该第二多个电流驱动器的多个电流输出具有一第二组依附于电压、温度和制造程序的变动量且该多个电流输出中的不同的电流输出对于该第二组依附于电压、温度和制造程序的变动量作至少部分地相互补偿。该第一多个电流驱动器包含前述的n型晶体管组合；该第二多个电流驱动器包含前述的p型晶体管组合。
在一个实施例中，该至少一固定电压基准的电压随跨接于一晶体管源极和漏极的一电阻值做比例性调整(scaled proportionally)。在另一个实施例中，该至少一固定电压基准包含至少一能隙参考电路(bandgap referencecircuit)，其中该晶体管电阻值(该晶体管电阻值＝跨接于该晶体管的电压/流经该晶体管的电流)和一固定电阻值的比值随制造程序、供给电压和电阻值的变化而比例性地调整(scale)一能隙电压。
在具有该第一多个电流驱动器和该第二多个电流驱动器一个
实施例中，包括多个电流镜用以复制多个流经该至少一能隙参考电路(bandgap reference circuit)的一电流，其中用于该第一多个电流驱动器和该第二多个电流驱动器的该至少一固定电压基准的电压随跨接于多个晶体管源极和漏极的多个电阻值做比例性地调整(scaled proportionally)。
本发明的另一面向为具有一偏压电路的一集成电路，该偏压电路包含依据至少一固定电压基准的一第一电压电路输出。如本文所述，该第一电压电路输出提供偏压于一第一多个电流驱动器中的至少一个电流驱动器。
在一个实施例中，该偏压电路进一步包含依据至少一固定电压基准的一第二电压电路输出。如本文所述，该第二电压电路输出是偏压于一第二多个电流驱动器中至少一个电流驱动器。
本发明的另一目的为提供一方法，该方法包含了下列步骤：产生多个电流输出，其中该多个电流输出来自于一集成电路上的一第一多个电流驱动器且相互耦接并具有一第一组依附于电压、温度和制造程序的变动量，其中该多个电流输出对于该第一组依附于电压、温度和制造程序的变动量作至少部分地相互补偿。
本发明的又一目的为提供一方法，该方法包含了下列步骤：产生一第一电压电路输出，其中该第一电压电路输出设置于一集成电路上且依据至少一固定电压基准以提供偏压于一第一多个电流驱动器中至少一个电流驱动器，其中该第一多个电流驱动器提供相互耦接的多个电流输出，其中该多个电流输出具有一第一组依附于电压、温度和制造程序的变动量，其中该多个电流输出中的不同的电流输出对于该第一组依附于电压、温度和制造程序的变动量作至少部分地相互补偿。
附图说明
图1是依附于不同组电压、温度和制造程序的变动量的多个驱动器的电路方块图。
图2是不同驱动器输出随供给电压差异所产生的变动量做相互补偿，以使其合并的驱动器输出保持固定或实质上固定的一简化图。
图3是不同驱动器输出随温度差异所产生的变动量做相互补偿，以使其合并的驱动器输出保持固定或实质上固定的一简化图。
图4是不同驱动器的输出随制造程序差异所产生的变动量做相互补偿，以使其合并的驱动器的输出保持固定或实质上固定的一简化图。
图5具有n型晶体管且至少部分地相互补偿彼此输出的多个驱动器的电路图。
图6具有p型晶体管且至少部分地相互补偿彼此输出的多个驱动器的电路图。
图7与图8是分别为提供偏压于至少部分地相互补偿彼此输出的不同驱动器的部分偏压电路图。
图9是提供偏压于至少部分地相互补偿彼此输出的不同驱动器的偏压电路的一举例，其中一偏压用于一组具有多个n型晶体管的驱动器，另一偏压用于另一组具有多个p型晶体管的驱动器。
图10是导出图9中偏压电路的一对偏压公式，其中一偏压用于一组具有多个n型晶体管的驱动器，另一偏压用于另一组具有多个p型晶体管的驱动器。
图11是显示成功相互补偿的多个驱动输出与失败相互补偿的多个驱动输出的输出设置时间的相对一致性的图表。
图12是一具有任务功能电路和相对应的随制造程序与环境的变动做相互补偿的驱动电路的集成电路的简化方块图。
图13是依附于不同组电压、温度和制造程序的变动量的多个驱动器的电路方块图，和图1的差异在于具有多个驱动器偏压。
【符号说明】
12 驱动器偏压
14 驱动器1
16 驱动器2
22 n型晶体管
24 n型晶体管
26 VDD
28 NBIAS
29 放电节点(node to discharge)
32 p型晶体管
34 p型晶体管
36 接地
38 PBIAS
39 充电节点(node to charge)
42 第一组变动量的电导的电路
44 电流源Icc
46 供给电压VDD
48 NBIAS节点
52 第一组变动量的电导的电路
54 电流源Icc
56 接地
58 PBIAS节点
64 能隙参考电压(bandgap reference voltage)VBGREF
66 输出
68 n型晶体管
70 供给电压VDD
72 p型晶体管
74 p型晶体管MP1
76 p型晶体管MP0
78 电阻R2
80 n型晶体管MNR
82 NBIAS节点
84 n型晶体管MN1
86 n型晶体管MN0
88 电阻R3
90 p型晶体管MPR
92 PBIAS节点
94 VSS
96 电阻R1
98 Iref
102 曲线(trace)
104 曲线(trace)
106 集成电路
108 驱动器电路
110 任务功能电路(mission function circuit)
112 N型金属氧化物半导体驱动器
114 驱动器偏压电路
116 P型金属氧化物半导体驱动器
118 放电节点(nodes to discharge)
120 充电放电节点(nodes to charge and discharge)
122 充电节点(nodes to charge)
具体实施方式
图1是依附于不同组电压、温度和制造程序的变动量的多个驱动器的电路方块图。
驱动器偏压12提供多个偏压信号，例如提供偏压于驱动器1、14和驱动器2、16的多个电压。驱动器1、14和驱动器2、16分别具有不同组的第一组输出变动量和第二组输出变动量。产生输出变动量的原因有多种，例如驱动器1、14和驱动器2、16在制造时的工艺条件、操作时的温度以及供给电压的差异等。图2至图4对输出变动量提供进一步讨论。
图2是不同驱动器输出随供给电压差异所产生的变动量做相互补偿，以使其合并的驱动器输出保持固定或实质上固定的一简化图。
驱动器1和驱动器2的多个输出电流皆随着供给电压Vcc变化。当Vcc增加时，驱动器1的输出电流增加且驱动器2的输出电流减少。因此驱动器1和驱动器2的多个输出电流变动量互相补偿，以使驱动器1和驱动器2的总输出电流随着供给电压改变仍然保持固定或实质上固定(例如等于或低于20微伏特/伏特)。
图3是不同驱动器输出随温度差异所产生的变动量做相互补偿，以使其合并的驱动器输出保持固定或实质上固定的一简化图。
驱动器1和驱动器2的多个输出电流皆随着温度变化。当温度增加时，驱动器1的输出电流减少且驱动器2的输出电流增加。因此驱动器1和驱动器2的多个输出电流变动量互相补偿，以使驱动器1和驱动器2的总输出电流随着温度改变仍保持固定或实质上固定(例如0.048％/℃)。在一个实施例中，温度在-40-125℃时，输出电流范围为500-540微安培。
图4是不同驱动器输出随制造程序差异所产生的变动量做相互补偿，以使其合并的驱动器输出保持固定或实质上固定的一简化图。
快的工艺导致驱动器的实际驱动电流比所设计的驱动电流高；慢的工艺导致驱动器的实际驱动电流比所设计的驱动电流低。
驱动器1和驱动器2的多个输出电流皆随着温度而变化。当温度增加时，驱动器1的输出电流减少且驱动器2的输出电流增加。因此驱动器1和驱动器2的多个输出电流变动量相互补偿，以使驱动器1和驱动器2的总输出电流随着温度的改变仍保持固定或实质上固定(例如0.048％/℃)。在一个实施例中，温度在-40-125℃时，输出电流范围为500-540微安培。
如图2至图4所示，驱动器1和驱动器2的多个输出电流皆具有一组依附于不同组电压、温度和制造程序的变动量，例如随着电压、温度和制造程序的差异所产生的变动量。驱动器1具有随着供给电压、温度和制造程序的差异所产生的多个输出电流变动量，驱动器2具有随着供给电压、温度和制造程序的差异所产生的多个输出电流变动量，驱动器1的多个输出电流变动量和驱动器2的多个输出电流变动量至少部分地互相补偿。因此，虽然驱动器1和驱动器2各别的输出电流随着供给电压、温度和制造程序变化，驱动器1和驱动器2的总输出电流仍然保持固定或实质上固定。本实施例证实在经历充放电的节点上具有固定dV/dt变化率(slew rate)。图11提供随着供给电压、温度和制造程序变化的进一步讨论。
驱动器1的一范例包含一n型晶体管(例如N型金属氧化物半导体)，该n型晶体管具有一偏压在栅极的VDD供给电压。驱动器1的另一范例包含一p型晶体管(例如P型金属氧化物半导体)，该p型晶体管具有一偏压在栅极的接地电压。
驱动器2的一范例包含一n型晶体管(例如N型金属氧化物半导体)，该n型晶体管具有一偏压在栅极的NBIAS。驱动器2的另一范例包含一p型晶体管(例如P型金属氧化物半导体)，该p型晶体管具有一偏压在栅极的PBIAS。图7至图9提供NBIAS和PBIAS的进一步讨论。
图5具有n型晶体管且至少部分地相互补偿彼此输出的多个驱动器的电路图。
在图5中，多个n型晶体管22、24为显示在图1中的多个驱动器1和驱动器2的一范例。n型晶体管22具有耦接于VDD26的一栅极、耦接于接地的一源极以及耦接于放电节点(node to discharge)29的一漏极。n型晶体管24具有耦接于NBIAS28的一栅极、耦接于接地的一源极以及耦接于放电节点(node to discharge)29的一漏极。图7至图9提供NBIAS的进一步讨论。多个n型晶体管22、24将节点29放电至接地参考电压。随着供给电压、温度和制造程序的变化，多个n型晶体管22、24自节点29流出的合并放电电流仍保持固定或实质上固定。
图6具有p型晶体管且至少部分地相互补偿彼此输出的多个驱动器的电路图。
在图6中，多个p型晶体管32、34为显示在图1中的驱动器1和驱动器2的范例。p型晶体管32具有耦接于接地36的一栅极、耦接于充电节点(node tocharge)39的一漏极以及耦接于VDD的一源极。p型晶体管34具有耦接于PBIAS38的一栅极、耦接于充电节点(node to charge)39的一漏极32以及耦接于VDD的一源极。图8至图9提供PBIAS的进一步讨论。多个p型晶体管32，34将节点39充电至VDD。随着供给电压、温度和制造程序的变化，多个p型晶体管32、34流入节点99的合并充电电流仍保持固定或实质上固定。
图7与图8是分别为提供偏压于至少部分地相互补偿彼此输出的不同驱动器的部分偏压电路图。
对于先前讨论的驱动器2案例，图7显示产生NBIAS48的一部分电路。该电路包含一由供给电压VDD46、电流源Icc44、NBIAS节点48、一具有依附于第一组变动量的电导的电路42和接地的串联通路。变动量组1提及在图2至图4的中将驱动器1特征化的变动量组，或是随着供给电压、温度和制造程序差异所产生的多个输出电流变动量。在另一个实施例中，一电流源耦接在NBIAS节点48和接地之间，以及一电路耦接在VDD46和具有依附于第二组变动量的电导的NBIAS节点48之间。变动量组2提及在图2至图4之中将驱动器2特征化的变动量组，或是随着供给电压、温度和制造程序差异所产生的多个输出电流变动量。
图8显示于先前讨论的驱动器2案例中用以产生PBIAS58的一部分电路。该电路包含一由供给电压VDD、具有依附于第一组变动量的电导的电路52、PBIAS节点58、电流源Icc54和接地56的串联通路。变动量组1提及在图2至图4之中将驱动器1特征化的变动量组，或是随着供给电压、温度和制造程序差异所产生的多个输出电流变动量。在另一个实施例中，一电流源耦接在VDD和PBIAS节点58之间；以及一电路耦接在PBIAS节点58和具有依附于第二组变动量的电导的接地56之间。变动量组2提及在图2至图4之中将驱动器2特征化的变动量组，或是随着供给电压、温度和制造程序差异所产生的多个输出电流变动量。
图9是提供偏压于至少部分地相互补偿彼此输出的不同的多个驱动器的偏压电路的一举例，其中一偏压用于一组具有多个n型晶体管的驱动器，另一偏压用于另一组具有多个p型晶体管的驱动器。
运算放大器OPA耦接能隙参考电压(bandgap reference voltage)VBGREF64至偏压电路。运算放大器OPA的非反向输入端接收能隙参考电压(bandgap reference voltage)VBGREF64。运算放大器OPA的输出端66耦接于n型晶体管68的栅极；运算放大器OPA的反向输入端耦接于n型晶体管68的源极。
电阻R196耦接在n型晶体管68的源极和接地VSS94之间。流经电阻R196的电流为Iref98。Iref98＝VBGREF/R(本案例为R1)。
p型晶体管72的源极耦接于供给电压VDD70；p型晶体管72的栅极和漏极相互耦接且耦接于n型晶体管68的漏极。Iref98流经p型晶体管72。
p型晶体管MP174执行电流镜的功能且镜射(mirror)流经p型晶体管72的电流。p型晶体管MP076也执行电流镜的功能且镜射(mirror)流经p型晶体管72的电流。
具有p型晶体管MP076的偏压电路分支为图7中用以产生NBIAS的电路范例。p型晶体管MP076和NBIAS节点82串联且NBIAS节点82耦接于p型晶体管MP076的漏极、电阻R278以及n型晶体管MNR80。n型晶体管MNR80具有一等于跨接于n型晶体管MNR80源极和漏极的电压除以流经n型晶体管MNR80的镜射(mirrored)电流的有效电阻值。
n型晶体管MN184的源极耦接于接地VSS94；n型晶体管MN184的栅极和漏极相互耦接且耦接于p型晶体管MP174的漏极。一相同电流流经串联耦接的p型晶体管MP174和n型晶体管MN184。
n型晶体管MN086执行电流镜的功能且镜射(mirror)流过n型晶体管MN184的电流。
具有n型晶体管MN086的偏压电路分支为图8中用以产生PBIAS的电路范例。n型晶体管MN086和PBIAS节点92串联且PBIAS节点92耦接于n型晶体管MN086的源极、电阻R388以及p型晶体管MPR90。p型晶体管MPR90具有一等于跨接于p型晶体管MPR90源极和漏极的电压除以流经p型晶体管MPR90的镜射(mirrored)电流的有效电阻值。
图10是导出图9中偏压电路的一对偏压公式，其中一偏压用于一组具有多个n型晶体管的驱动器，另一偏压用于另一组具有多个p型晶体管的驱动器。
由于快的工艺导致驱动器的实际驱动电流比所设计的驱动电流高，在此条件下，晶体管MNR和MPR的电阻值减少。由于慢的工艺导致驱动器的实际驱动电流比所设计的驱动电流低，在此条件下，晶体管MNR和MPR的电阻值(Rmn和Rmp)增加。电阻值R为一固定值。比值Rmn/R和比值Rmp/R随慢的工艺增加。
当供给电压VDD增加时，比值Rmn/R和比值Rmp/R减少，反之亦然。当温度增加时，比值Rmn/R和比值Rmp/R增加，反之亦然。
图11是显示成功相互补偿的多个驱动输出与失败相互补偿的多个驱动输出的输出设置时间的相对一致性的图表。
输出设置时间包含输出电压从0上升至0.5VDD所需的时间或是从VDD下降至0.5VDD所需的时间。
曲线102显示一未具有补偿制造和环境变化的一驱动电路在45个不同组的制造和环境条件下的输出设置时间的变化走势。在45个不同组的制造和环境条件下，曲线102显示输出设置时间在大于6a.u.至小于3a.u之间有相对宽的变化性，其中时间单位可为微秒或十亿分之一秒。另外，图表要强调的是输出设置时间的相对差异而非输出设置时间的绝对值。
曲线104显示一具有补偿制造和环境变化的一驱动电路在45个不同组的制造和环境条件下的输出设置时间的变化走势。在45个不同组的制造和环境条件下，曲线104显示输出设置时间在6a.u.至小于4.5a.u之间有相对窄的变化性，其中时间单位可为微秒或十亿分之一秒。另外，图表要强调的是输出设置时间的相对差异值而非输出设置时间的绝对值。
45个不同组的条件如下所述，其中第一数字显示供给电压伏特数，中间标记显示制造程序条件，而最后数字显示摄氏温度。在本实施例中，制造程度条件为：SS：具有小驱动电流的N型金属氧化物半导体以及具有小驱动电流的P型金属氧化物半导体；TT：具有正常驱动电流的N型金属氧化物半导体以及具有正常驱动电流的P型金属氧化物半导体；FF：具有大驱动电流的N型金属氧化物半导体以及具有大驱动电流的P型金属氧化物半导体；SF：具有小驱动电流的N型金属氧化物半导体以及具有大驱动电流的P型；FS：具有大驱动电流的N型金属氧化物半导体以及具有小驱动电流的P型金属氧化物半导体；其中小表示低于正常情况的20％。大表示高于正常情况的20％。
2.7/SS/25
2.7/TT/25
2.7/FF/25
2.7/SF/25
2.7/FS/25
2.7/SS/-40
2.7/TT/-40
2.7/FF/-40
2.7/SF/-40
2.7/FS/-40
2.7/SS/125
2.7/TT/125
2.7/FF/125
2.7/SF/125
2.7/FS/125
3/SS/25
3/TT/25
3/FF/25
3/SF/25
3/FS/25
3/S S/-40
3/TT/-40
3/FF/-40
3/SF/-40
3/FS/-40
3/SS/125
3/TT/125
3/FF/125
3/SF/125
3/FS/125
3.6/SS/25
3.6/TT/25
3.6/FF/25
3.6/SF/25
3.6/FS/25
3.6/SS/-40
3.6/TT/-40
3.6/FF/-40
3.6/SF/-40
3.6/FS/-40
3.6/SS/125
3.6/TT/125
3.6/FF/125
3.6/SF/125
3.6/FS/125
曲线104变化性约为曲线102变化性的一半。
图12是一具有任务功能电路和相对应的随制造程序与环境的变动做相互补偿的驱动电路的集成电路的简化方块图。
集成电路106包含一驱动器电路108和一任务功能电路(missionfunction circuit)110。驱动器电路108包含一驱动器偏压电路114，其中该驱动器偏压电路114各别对补偿制造和环境变动量的多个N型金属氧化物半导体驱动器112和对补偿制造和环境变动量的多个P型金属氧化物半导体驱动器116提供偏压。任务功能电路(mission function circuit)110包含多个放电节点(nodes to discharge)118、多个充电放电节点(nodes to charge anddischarge)120以及多个充电节点(nodes to charge)122，其中该多个N型金属氧化物半导体驱动器112耦接于该多个放电节点118与该多个充电放电节点120；以及该多个P型金属氧化物半导体驱动器116耦接于该多个充电节点122与该多个充电放电节点120。
图13是依附于不同组电压、温度和制造程序的变动量的多个驱动器的电路方块图，和图1的差异在于具有多个驱动器偏压。
在图1中，单一驱动器偏压12提供多个偏压信号(例如多个电压)于驱动器1、14和驱动器2、16。在图13中，多个驱动器偏压提供多个偏压信号(例如多个电压)于驱动器1、14和驱动器2、16的多个电压。驱动器偏压124提供一偏压信号(例如电压)于驱动器1、14。驱动器偏压126提供另一偏压信号(例如电压)于驱动器2、16。图13其它部分的描述和图1的描述相同。
虽然本发明以前述的较佳实施例和范例揭露如上，然其并非用以限定本发明，任何熟习相像技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求范围所界定的为准。

Claims (8)

1.一种具有补偿制造和环境变动量的集成电路，包含：
一第一多个电流驱动器，用以提供多个电流输出，该多个电流输出具有一第一组依附于电压、温度和制造程序的变动量，该多个电流输出对于该第一组依附于电压、温度和制造程序的变动量作至少部分地相互补偿；
其中该第一多个电流驱动器包含：一第一电流驱动器，具有一第一n型晶体管，其中该第一n型晶体管具有一由第一供给参考电压所偏压的一栅极；以及一第二电流驱动器，具有一第二n型晶体管，其中该第二n型晶体管具有一由第一电压电路输出所偏压的一栅极，其中该第一电压电路输出是依据至少一固定电压基准。
2.根据权利要求1所述的集成电路，进一步包含一第二多个电流驱动器，用以提供相互耦接的多个电流输出，该相互耦接的多个电流输出具有一第二组依附于电压、温度和制造程序的变动量，该第二多个电流驱动器的该多个电流输出中至少两个对于该第二组依附于电压、温度和制造程序的变动量作至少部分地相互补偿；
其中该第二多个电流驱动器包含：一第三电流驱动器，具有一第一p型晶体管，其中该第一p型晶体管具有一由第二供给参考电压所偏压的一栅极；以及一第四电流驱动器，具有一第二p型晶体管，其中该第二p型晶体管具有一由第二电压电路输出所偏压的一栅极，其中该第二电压电路输出是依据该至少一固定电压基准。
3.根据权利要求2所述的集成电路，其中该至少一固定电压基准的电压随跨接于一晶体管源极和漏极的一电阻值做比例性调整(scaledproportionally)。
4.根据权利要求2所述的集成电路，其中该至少一固定电压基准包含至少一能隙参考电路(bandgap reference circuit)以及多个电流镜以复制多个流经该至少一能隙参考电路的一电流，以及用于该第一多个电流驱动器和该第二多个电流驱动器的该至少一固定电压基准的电压随跨接于多个晶体管源极和漏极的多个电阻值做比例性调整(scaled proportionally)。
5.一种用以补偿制造和环境变动量的方法，该方法包含了下列步骤：
提供具有一第一偏压源输出电流的一第一电流驱动器；
提供具有一第二偏压源输出电流的一第二电流驱动器；以及
结合该第一偏压源输出电流和该第二偏压源输出电流以提供一具有不依附于电压、温度和制造程序的输出电流的节点；
其中，该第一电流驱动器和该第二电流驱动器同为p型晶体管，或者该第一电流驱动器和该第二电流驱动器同为n型晶体管。
6.根据权利要求5所述的方法，其中，至少一个所述的p型晶体管以及至少一个所述的n型晶体管均具有一个栅极，该栅极由至少一固定电压基准所偏压，其中该至少一固定电压基准的电压随跨接于晶体管源极和漏极的电阻值做比例性调整(scaled proportionally)。
7.一种用以补偿制造和环境变动量的方法，该方法包含了下列步骤：
提供一第一电流驱动器，其中该第一电流驱动器由第一参考电压所供电且具有一第一偏压源输出电流；
提供一第二电流驱动器，其中该第二电流驱动器由第二参考电压所供电且具有一第二偏压源输出电流；以及
经由结合该第一偏压源输出电流和该第二偏压源输出电流至一节点以提供一合并输出电流，其中该第一参考电压和该第二参考电压具有不同的非零电压值；
其中，该第一电流驱动器和该第二电流驱动器同为p型晶体管，或者该第一电流驱动器和该第二电流驱动器同为n型晶体管。
8.根据权利要求7所述的方法，其中，至少一个所述的p型晶体管以及至少一个所述的n型晶体管均具有一个栅极，该栅极由至少一固定电压基准所偏压，其中该至少一固定电压基准的电压随跨接于晶体管源极和漏极的电阻值做比例性调整(scaled proportionally)。
CN201310308588.2A 2013-01-29 2013-07-22 具有补偿制造和环境变动量的集成电路及其方法 Active CN103970177B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361757732P 2013-01-29 2013-01-29
US61/757,732 2013-01-29

Publications (2)

Publication Number Publication Date
CN103970177A CN103970177A (zh) 2014-08-06
CN103970177B true CN103970177B (zh) 2016-08-10

Family

ID=51222236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310308588.2A Active CN103970177B (zh) 2013-01-29 2013-07-22 具有补偿制造和环境变动量的集成电路及其方法

Country Status (3)

Country Link
US (1) US8922254B2 (zh)
CN (1) CN103970177B (zh)
TW (1) TWI497857B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922254B2 (en) * 2013-01-29 2014-12-30 Macronix International Co., Ltd. Drive circuitry compensated for manufacturing and environmental variation
US9444462B2 (en) 2014-08-13 2016-09-13 Macronix International Co., Ltd. Stabilization of output timing delay
US9419596B2 (en) 2014-09-05 2016-08-16 Macronix International Co., Ltd. Sense amplifier with improved margin

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021684A (en) * 1989-11-09 1991-06-04 Intel Corporation Process, supply, temperature compensating CMOS output buffer
US5635823A (en) * 1994-10-06 1997-06-03 Kabushiki Kaisha Toshiba Current detector circuit
US6087888A (en) * 1997-11-18 2000-07-11 Oki Electric Industry Co., Ltd. Field effect transistor gate bias voltage application circuit and semiconductor apparatus having field effect transistor gate bias voltage application circuit
US6114900A (en) * 1997-07-04 2000-09-05 Nec Corporation Manufacturing independent constant current power source
US6535020B1 (en) * 2001-12-18 2003-03-18 Sun Microsystems, Inc. Output buffer with compensated slew rate and delay control

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234920A (en) 1978-11-24 1980-11-18 Engineered Systems, Inc. Power failure detection and restart system
JPS59123320A (ja) 1982-12-29 1984-07-17 Fujitsu Ltd タイマ回路
DE58908782D1 (de) 1989-09-22 1995-01-26 Itt Ind Gmbh Deutsche Zweiphasentaktgenerator.
JP2570471B2 (ja) 1990-06-25 1997-01-08 日本電気株式会社 クロックドライバー回路
US5498987A (en) 1994-06-20 1996-03-12 Beacon Light Products, Inc. Integratable solid state reset circuit operable over a wide temperature range
FR2757283B1 (fr) 1996-12-17 1999-04-16 Sgs Thomson Microelectronics Regulateur de tension parallele
CA2302887A1 (en) * 2000-03-29 2001-09-29 Stepan Iliasevitch Low voltage bipolar drive circuits
JP2005049970A (ja) 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
US7142005B1 (en) 2003-11-26 2006-11-28 Xilinx, Inc. Method and apparatus for a reference clock buffer system
US7138841B1 (en) 2003-12-23 2006-11-21 Cypress Semiconductor Corp. Programmable phase shift and duty cycle correction circuit and method
US7075353B1 (en) 2004-01-05 2006-07-11 National Semiconductor Corporation Clock generator circuit stabilized over temperature, process and power supply variations
JP2005208241A (ja) * 2004-01-21 2005-08-04 Nec Electronics Corp 発光素子駆動回路
US7038530B2 (en) * 2004-04-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same
US7894174B2 (en) * 2004-08-23 2011-02-22 Monolithic Power Systems, Inc. Method and apparatus for fault detection scheme for cold cathode fluorescent lamp (CCFL) integrated circuits
US7521975B2 (en) * 2005-01-20 2009-04-21 Advanced Micro Devices, Inc. Output buffer with slew rate control utilizing an inverse process dependent current reference
FR2887710B1 (fr) * 2005-06-28 2007-09-07 Atmel Grenoble Soc Par Actions Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc
JP2007110495A (ja) 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd クロック信号発生回路
JP2007280458A (ja) 2006-04-04 2007-10-25 Toshiba Corp 基準電圧発生回路
JP4495695B2 (ja) 2006-06-09 2010-07-07 ザインエレクトロニクス株式会社 発振回路
US7573323B2 (en) * 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique
DE102007031411A1 (de) 2007-07-05 2009-01-08 Qimonda Ag Integrierte Schaltung und Verfahren zum Umladen eines Schaltungsteils der integrierten Schaltung
JP4380761B2 (ja) * 2007-12-10 2009-12-09 サンケン電気株式会社 発光素子駆動装置及び電子機器
US7760019B2 (en) * 2008-03-04 2010-07-20 Micron Technology, Inc. Adaptive operational transconductance amplifier load compensation
US7880533B2 (en) * 2008-03-25 2011-02-01 Analog Devices, Inc. Bandgap voltage reference circuit
EP2139113A1 (en) 2008-06-23 2009-12-30 Dialog Semiconductor GmbH Glitch-free clock suspend and resume circuit
GB2462646B (en) * 2008-08-15 2011-05-11 Cambridge Display Tech Ltd Active matrix displays
TW201040690A (en) 2009-05-13 2010-11-16 Novatek Microelectronics Corp Frequency generator for generating signals with variable frequencies
US7940549B2 (en) 2009-10-05 2011-05-10 Nanya Technology Corp. DRAM positive wordline voltage compensation device for array device threshold voltage and voltage compensating method thereof
US7961027B1 (en) 2009-12-04 2011-06-14 Macronix International Co., Ltd. Clock integrated circuit
US8581659B2 (en) * 2010-01-25 2013-11-12 Dongbu Hitek Co., Ltd. Current controlled current source, and methods of controlling a current source and/or regulating a circuit
TWI400884B (zh) 2010-05-28 2013-07-01 Macronix Int Co Ltd 時鐘積體電路
TWI463600B (zh) * 2011-03-02 2014-12-01 Global Unichip Corp 二級式後端驅動器
US9411750B2 (en) * 2012-07-30 2016-08-09 International Business Machines Corporation Efficient calibration of a low power parallel data communications channel
KR20140021781A (ko) * 2012-08-10 2014-02-20 삼성전자주식회사 가변 저항 메모리를 포함하는 반도체 메모리 장치
US8922254B2 (en) * 2013-01-29 2014-12-30 Macronix International Co., Ltd. Drive circuitry compensated for manufacturing and environmental variation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021684A (en) * 1989-11-09 1991-06-04 Intel Corporation Process, supply, temperature compensating CMOS output buffer
US5635823A (en) * 1994-10-06 1997-06-03 Kabushiki Kaisha Toshiba Current detector circuit
US6114900A (en) * 1997-07-04 2000-09-05 Nec Corporation Manufacturing independent constant current power source
US6087888A (en) * 1997-11-18 2000-07-11 Oki Electric Industry Co., Ltd. Field effect transistor gate bias voltage application circuit and semiconductor apparatus having field effect transistor gate bias voltage application circuit
US6535020B1 (en) * 2001-12-18 2003-03-18 Sun Microsystems, Inc. Output buffer with compensated slew rate and delay control

Also Published As

Publication number Publication date
CN103970177A (zh) 2014-08-06
TW201444216A (zh) 2014-11-16
US20140210522A1 (en) 2014-07-31
TWI497857B (zh) 2015-08-21
US8922254B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
CN101813957B (zh) 电压调节器
US9785176B2 (en) Small-circuit-scale reference voltage generating circuit
CN102622031B (zh) 一种低压高精度带隙基准电压源
US7521971B2 (en) Buffer circuit
CN101304169A (zh) 使用带隙基准电压发生电路的不规则电压检测和切断电路
CN105549673B (zh) 双模切换式ldo电路
US7977985B2 (en) Bias generator providing for low power, self-biased delay element and delay line
CN101825911B (zh) 基准电压生成器
CN103970177B (zh) 具有补偿制造和环境变动量的集成电路及其方法
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
CN102331806A (zh) 差动放大电路以及串联稳压器
CN107548202A (zh) 电压电流变换电路及负载驱动电路
CN102385411A (zh) 参考电流产生电路
CN104571239B (zh) 一种生成直流偏置的装置和方法
CN103677031A (zh) 一种提供零温度系数电压和电流的方法及电路
CN101655517B (zh) 电压检测电路与电压检测方法
KR101362474B1 (ko) Cmos 서브밴드갭 기준발생기
CN106125818B (zh) 一种电源供给电路及其控制方法
US9444458B2 (en) Semiconductor device including inverter gate circuit with connection configuration switch circuit switching real values of gate width and gate length
CN101825910B (zh) 一种可调电流大小的电流源装置
CN102890526B (zh) 一种cmos带隙基准电压源
CN106209029B (zh) 环形振荡器
CN103970170B (zh) 一种恒流环路
JP2004062329A (ja) 定電圧電源装置
CN108572687A (zh) 一种过温补偿电路及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant