CN102331806A - 差动放大电路以及串联稳压器 - Google Patents
差动放大电路以及串联稳压器 Download PDFInfo
- Publication number
- CN102331806A CN102331806A CN2011101910284A CN201110191028A CN102331806A CN 102331806 A CN102331806 A CN 102331806A CN 2011101910284 A CN2011101910284 A CN 2011101910284A CN 201110191028 A CN201110191028 A CN 201110191028A CN 102331806 A CN102331806 A CN 102331806A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- current
- constant current
- differential
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 abstract description 17
- 230000001052 transient effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
本发明提供差动放大电路以及串联稳压器，能够根据负载的变化使流过恒流源的电流变化来提高过渡响应特性。本发明的差动放大电路具备：具有第一恒流源(Mp0)的差动输入级、和具有在栅极端子上接受差动输入级的输出节点的电位的输出用MOS晶体管(Mn3)以及与其串联连接的第二恒流源(Mp3)的输出级的差动放大电路中设置了：与所述第一恒流源或第二恒流源并联设置的恒流用MOS晶体管；和在栅极端子上施加了所述输出用MOS晶体管和所述第二恒流源的连接节点的电位的升压电流控制用MOS晶体管，当差动输入级的一方的输入电压变化时，升压电流控制用MOS晶体管被导通，所述恒流用MOS晶体管的电流与所述第一恒流源或所述第二恒流源相加后，流入差动输入级或输出级。
Description
技术领域
本发明涉及改善了过渡响应特性的差动放大电路，例如涉及有效利用于构成串联稳压器那样的直流电源装置的电压控制用的差动放大电路以及使用该差动放大电路的串联稳压器的技术。
背景技术
作为直流电源装置，存在控制电压输入端子和输出端子之间连接的控制用晶体管的电阻值，输出恒定电压的直流电压的串联稳压器(series regulator)，在该串联稳压器中，作为根据反馈电压来生成在控制用晶体管的控制端子(栅极端子或基极端子)上施加的电压的电路，使用了例如图4所示的差动放大电路。图4所示的差动放大电路10由差动输入级11和输出级12组成。差动输入级11具备：将源极共同连接的一对差动MOS晶体管(绝缘栅型电场效应晶体管)Mp1、Mp2；在其漏极上分别连接的负载MOS晶体管Mn1、Mn2；在Mp1、Mp2的共同源极和电源电压VDD之间连接的恒流用MOS晶体管Mp0，构成为CMOS差动放大电路。
输出级12由差动输入级11的恒流用MOS晶体管Mp0和栅极共同连接的恒流用MOS晶体管Mp3、在电源电压VDD和接地点之间与恒流用MOS晶体管Mp3串联连接的MOS晶体管Mn3构成，在Mn3的栅极端子上连接差动输入级11的差动MOS晶体管Mp2的漏极，通过Mp3和Mn3的连接节点N1的电压控制由功率MOS晶体管构成的控制用MOS晶体管Mp4。
在恒流用MOS晶体管Mp0和Mp3的栅极端子上施加共同的偏置电压Vb，流过相同或成比例的恒定电流，在差动输入级11的同向输入侧的差动MOS晶体管Mp1的栅极端子上施加基准电压Vr，将通过在输出端子OUT和接地点之间串联连接的分压用的电阻R1、R2分压而得的电压作为反馈电压FB，施加在Mp2的栅极端子上，由此，差动放大电路10以对控制用MOS晶体管Mp4进行控制的方式工作，使得电压FB与基准电压Vr一致。
在图4所示的串联稳压器中，当在输出端子OUT上连接的负载轻时，不太成为问题，但是当负载加重时，在差动放大电路的过渡响应特性差时无法将输出电压保持恒定。另一方面，图4所示的差动放大电路的过渡响应特性取决于输入级11或输出级12的恒流用MOS晶体管Mp0和Mp3中流过的电流，Mp0、Mp3中流过的电流越大，过渡响应特性变得越好。
因此，在现有的串联稳压器的电压控制用差动放大电路中，设计成在高负载的系统中使用的情况下，恒流用MOS晶体管Mp0和Mp3中流过的电流多。但是这样一来，在被用于负载轻的系统中时，存在差动放大电路的消耗电流不必要地增多、功率效率降低的缺点。
因此，例如专利文献1中公开的发明那样，也提出了设置有根据负载的变化来使恒流源中流过的电流变化的偏置电流变更电路的发明，但是，在专利文献1中公开的发明中的偏置电流变更电路使用了近10个元件，因此，增加的电路面积较大，并且该偏置电流变更电路的消耗电流作为无用的电流而流过，因此存在无法实现功率效率充分降低的问题。
【专利文献1】日本特开2004-240646号公报
发明内容
本发明的目的在于，提供不增加无用的电流不大幅度增大电路规模就可以根据负载的变化使流过恒流源的电流变化来提高过渡响应特性的串联稳压器的电压控制用差动放大电路。
为了达成上述目的，本发明提供一种差动放大电路，其具备：差动输入级，其具有将源极共同连接的一对差动MOS晶体管、在该差动MOS晶体管的漏极端子上分别连接的一对负载元件、在所述一对差动晶体管的共同源极上连接的第一恒流源；输出级，其具有在栅极端子上接受所述差动输入级的输出节点的电位的输出用MOS晶体管、与该输出用MOS晶体管串联连接的第二恒流源。其中，设有与所述第一恒流源或所述第二恒流源并联设置的恒流用MOS晶体管；以及在栅极端子上被施加了所述输出用MOS晶体管和所述第二恒流源的连接节点的电位的升压电流控制用MOS晶体管。当在所述一对差动MOS晶体管之一的栅极端子上输入的电压变化时，所述升压电流控制用MOS晶体管被导通，所述恒流用MOS晶体管的电流与所述第一恒流源或所述第二恒流源相加后，流入所述差动输入级或所述输出级。
根据上述结构，可以实现能够根据负载的变化使流过恒流源的电流变化来提高过渡响应特性的差动放大电路。
在此，优选的是，所述第一恒流源或所述第二恒流源由在栅极端子上被施加了预定的偏置电压的MOS晶体管构成，在所述恒流用MOS晶体管的栅极端子上施加所述偏置电压，该恒流用MOS晶体管和所述升压电流控制用MOS晶体管以串联形态连接。由此，通过追加很少的元件，可以实现过渡响应特性良好的差动放大电路。
或者，提供一种差动放大电路，其具备：差动输入级，其具有将源极共同连接的一对差动MOS晶体管、在该差动MOS晶体管的漏极端子上分别连接的一对负载元件、在所述一对差动晶体管的共同源极上连接的第一恒流源；输出级，其具有在栅极端子上接受所述差动输入级的输出节点的电位的输出用MOS晶体管、与该输出用MOS晶体管串联连接的第二恒流源。其中，设有：与所述第一恒流源并联设置的第一恒流用MOS晶体管；与所述第二恒流源并联设置的第二恒流用MOS晶体管；以及在栅极端子上被施加了所述输出用MOS晶体管和所述第二恒流源的连接节点的电位的升压电流控制用MOS晶体管。当在所述一对差动MOS晶体管之一的栅极端子上输入的电压变化时，所述升压电流控制用MOS晶体管被导通，所述第一恒流用MOS晶体管和所述第二恒流用MOS晶体管的电流分别与所述第一恒流源和所述第二恒流源相加后，流入所述差动输入级和所述输出级。
如此构成的话，则可以实现能够根据负载的变化使流过差动输入级和输出级的恒流源的电流一起变化来提高过渡响应特性的差动放大电路。
在此，优选的是，所述第一恒流源以及所述第二恒流源分别由在栅极端子上被施加了预定的偏置电压的MOS晶体管构成，在所述第一以及第二恒流用MOS晶体管的栅极端子上共同施加了所述偏置电压，对应于所述第一恒流用MOS晶体管设有第一升压电流控制用MOS晶体管，对应于所述第二恒流用MOS晶体管设有第二升压电流控制用MOS晶体管，所述第一恒流用MOS晶体管和所述第一升压电流控制用MOS晶体管、所述第二恒流用MOS晶体管和所述第二升压电流控制用MOS晶体管分别以串联形态连接。由此，通过追加很少的元件，可以实现过渡响应特性良好的差动放大电路。
另外，优选的是，以与所述第二恒流用MOS晶体管成为串联形态的方式连接有在栅极端子上被施加了与所述输出用MOS晶体管相同的电压的电流引出用的MOS晶体管。由此，可以调节与第一恒流源或第二恒流源相加的升压电流，赋予与负载的大小相对应的过渡响应特性。
而且，优选的是，所述差动放大电路具备：与所述第二恒流用MOS晶体管成为串联形态地连接的第一电流-电压变换用MOS晶体管；与该第一电流-电压变换用MOS晶体管栅极共同连接，构成第一电流镜电路的MOS晶体管；与该MOS晶体管成为串联形态地连接的第二电流-电压变换用MOS晶体管；与该第二电流-电压变换用MOS晶体管栅极共同连接，构成第二电流镜电路的MOS晶体管，通过所述第一电流镜电路和所述第二电流镜电路反射后的电流，作为漏极电流流过所述输出用MOS晶体管。由此，可以使流入输出级的工作电流以及升压电流高效率地增加。
另外，可以与所述升压电流控制用MOS晶体管串联地连接被施加了预定的偏置电压的电流用MOS晶体管以及电流-电压变换用MOS晶体管，将所述第一恒流用MOS晶体管和所述第二恒流用MOS晶体管与该电流-电压变换用MOS晶体管栅极共同连接，构成电流镜电路。由此，即使在构成差动输入级的MOS晶体管和构成恒流源的MOS晶体管的导电类型不同的情况下，也可以实现过渡响应特性良好的差动放大电路。
进而，构成一种串联稳压器，其具备在电压输入端子和输出端子之间连接的控制用的晶体管和权利要求1～7中任一项所述的差动放大电路，在所述差动输入级的同向输入端子上施加基准电压，在所述差动输入级的反向输入端子上施加所述输出端子的电压或将其分压而得的电压，通过所述输出级的输出节点的电压控制所述控制用的晶体管。由此，可以实现过渡响应特性良好的串联稳压器。
根据本发明，具有以下效果：不增加无用的电流不大幅度增大电路规模，就可以实现能够根据负载的变化使流过恒流源的电流变化来提高过渡响应特性的串联稳压器的电压控制用差动放大电路。
附图说明
图1是表示本发明的电压控制用差动放大电路以及使用该差动放大电路的串联稳压器的一个实施例的电路图。
图2是表示图1的差动放大电路以及串联稳压器的第一变形例的电路图。
图3是表示图1的差动放大电路以及串联稳压器的第二变形例的电路图。
图4是表示现有的电压控制用差动放大电路以及使用该差动放大电路的串联稳压器的一例的电路图。
符号说明
10差动放大电路
11差动输入级
12输出级
Mp0、Mp3恒流用MOS晶体管(恒流源)
Mp1、Mp2差动MOS晶体管
Mn1、Mn2负载MOS晶体管
Mn3输出用MOS晶体管
Mp4电压控制用MOS晶体管
Mp6、Mp8升压电流控制用MOS晶体管
具体实施方式
(实施例)
以下，根据附图说明本发明的优选实施方式。图1表示本发明的电压控制用差动放大电路以及使用该差动放大电路的串联稳压器的一个实施例。
该实施例的CMOS差动放大电路由差动输入级11和输出级12构成。差动输入级11具备：将源极共同连接的一对差动MOS晶体管(绝缘栅型电场效应晶体管)Mp1、Mp2；在其漏极上分别连接的有源负载MOS晶体管Mn1、Mn2；在Mp1、Mp2的共同源极和电源电压VDD之间连接的恒流用MOS晶体管Mp0，构成为CMOS差动放大电路。负载MOS晶体管Mn1和Mn2彼此的栅极共同连接，构成了电流镜电路。也可以使用电阻来代替MOS晶体管Mn1、Mn2。此外，在本实施例中，MOS晶体管的元件符号中，赋予了向外的箭头的晶体管是P沟道MOS晶体管，赋予了向内的箭头的晶体管是N沟道MOS晶体管。
输出级12由与差动输入级11的恒流用MOS晶体管Mp0栅极共同连接的恒流用MOS晶体管Mp3、和在电源电压VDD与接地点之间与恒流用MOS晶体管Mp3串联连接的MOS晶体管Mn3构成，在Mn3的栅极端子上连接有差动输入级11的差动MOS晶体管Mp2的漏极，通过Mp3与Mn3的连接节点N1的电压控制由功率MOS晶体管构成的控制用MOS晶体管Mp4。
在恒流用MOS晶体管Mp0和Mp3的栅极端子上施加共同的偏置电压Vb，流过相同或成比例的恒定电流。另外，在差动输入级11的同向输入侧的差动MOS晶体管Mp1的栅极端子上施加基准电压Vr，将通过在输出端子OUT和接地点之间串联连接的分压用的电阻R1、R2分压而得的电压作为反馈电压FB施加在Mp2的栅极端子上，由此，差动放大电路10以对控制用MOS晶体管Mp4进行控制的方式来工作，以使电压FB与基准电压Vr一致。此外，生成偏置电压Vb的偏置电路可以由将栅极与漏极耦合的电流-电压变换用的MOS晶体管、以及与该晶体管串联连接的恒流源构成，通过将所述电流-电压变换用的MOS晶体管和图1的MOS晶体管Mp0、Mp3进行电流镜连接，可以在Mp0和Mp3中流过恒定电流。
而且，在该实施例的差动放大电路10中，在电源电压端子VDD和上述恒流用MOS晶体管Mp0的漏极端子之间连接有在栅极端子上被施加了与Mp0相同的偏置电压Vb的MOS晶体管Mp5、以及与Mp5串联的MOS晶体管Mp6。另外，在输出级12中也同样在电源电压端子VDD和上述恒流用MOS晶体管Mp3的漏极端子之间连接有在栅极端子上被施加了与Mp3相同的偏置电压Vb的MOS晶体管Mp7、以及与Mp7串联的MOS晶体管Mp8。并且，在MOS晶体管Mp6与Mp8的栅极端子上施加了对控制用MOS晶体管Mp4的栅极端子施加的、输出级12的MOS晶体管Mp3和Mn3的连接节点N1的电压。
接着，说明图1的实施例的差动放大电路10的动作。图1的差动放大电路10在正常状态下，即使将恒流用MOS晶体管Mp0、Mp3和控制用MOS晶体管Mp4导通，由于与Mp0、Mp3并联的Mp5、Mp6以及Mp7、Mp8分别为P沟道MOS晶体管的两级累加，因此Mp6和Mp8成为截止的状态。在这种状态下，当与输出端子OUT连接的负载急剧加重时，由于输出电压Vout下降，通过电阻R1、R2分压后得到的电压FB降低。于是，以如下方式进行反馈控制：在栅极端子上接受该电压FB的差动MOS晶体管Mp2的漏极电压升高，输出级12的MOS晶体管Mn3的电流增加，Mp3和Mn3的连接节点N1的电压下降，使得控制用MOS晶体管Mp4的电流增加。
在本实施例的差动放大电路10中，当负载急剧加重，Mp3和Mn3的连接节点N1的电压下降时，MOS晶体管Mp6、Mp8被导通，在栅极端子上被施加了与恒流用MOS晶体管Mp0、Mp3相同的偏置电压Vb的MOS晶体管Mp5、Mp7中流过电流，由此使输入级11以及输出级12的电流增加。其结果，可以提高差动放大电路10的过渡响应特性，使输出电压Vout迅速稳定在希望的电压(R1+R2)/Vr·R2。此外，在本说明书中将通过Mp6、Mp8增加的电流称为升压电流(boost current)。另一方面，当负载减轻，从输出端子OUT流向负载的电流减小时，连接节点N1的电压升高，MOS晶体管Mp6、Mp8被截止，不流过升压电流，返回低消耗电流状态。
(变形例1)
图2中表示了图1的差动放大电路以及串联稳压器的变形例。
图2的变形例，通过恒流用MOS晶体管Mp3、由与该Mp3串联连接的N沟道MOS晶体管Mn4以及与该Mn4栅极共同连接的Mn5构成的第一电流镜电路、由与Mn5串联连接的P沟道MOS晶体管Mp9以及与该Mp9栅极共同连接的Mp10构成的第二电流镜电路，来构成图1的实施例的差动放大电路中的输出级12的恒流源，在输出级12的MOS晶体管Mn3中流过在第一和第二电流镜电路中2次反射后的恒定电流。
另外，在该变形例中也与差动输入级11的恒流用MOS晶体管Mp0并联地连接有在栅极端子上被施加了与Mp0相同的偏置电压Vb的MOS晶体管Mp5、以及被施加了输出级12的MOS晶体管Mp3以及Mn3的连接节点N1的电压的MOS晶体管Mp6。在输出级12中也同样与恒流用MOS晶体管Mp3并联地连接有在栅极端子上被施加了与Mp3相同的偏置电压Vb的MOS晶体管Mp7、以及被施加了输出级12的MOS晶体管Mp3以及Mn3的连接节点N1的电压的MOS晶体管Mp8。
该变形例的差动放大电路与图1的实施例的差动放大电路同样，在重负载时可以通过流过升压电流来使过渡响应特性提高。另外，在轻负载时不流过升压电流，可以成为低消耗电流。这些动作在图1的实施例中进行了说明，因此省略重复的说明。此外，在该变形例中，具有通过第一和第二电流镜电路可以使输出级12的MOS晶体管Mn3中流过的工作电流以及升压电流同时增加的优点。本变形例在想要增大输出级12的工作电流和升压电流的双方的情况下有效。
而且，在图2的变形例的差动放大电路中，与构成输出级12的第一电流镜电路的MOS晶体管Mn4并联地设置了与输出级12的接地侧的N沟道MOS晶体管Mn3栅极共同连接的N沟道MOS晶体管Mn6。在图1的差动放大电路中仅可以控制是否流过输出级12的升压电流，而在图2的差动放大电路中，通过与MOS晶体管Mn3的栅极电压相同的电压控制晶体管Mn6，从电流镜电路中引出电流的一部分，由此可以调节在电流镜电路中流过的电流，从而具有可以流过与负载的大小相对应的升压电流的优点。
此外，在该变形例的差动放大电路中设置的N沟道MOS晶体管Mn4也可以应用于图1的差动放大电路中，由此可以得到同样的作用效果。
(变形例2)
图3中表示了图1的差动放大电路以及串联稳压器的第二变形例。
图1的实施例应用于在差动MOS晶体管Mp1、Mp2中使用了P沟道MOS晶体管的差动放大电路中，而图3的变形例将本发明应用于在差动MOS晶体管M1、M2中使用了N沟道MOS晶体管的差动放大电路。
在该变形例中，在差动输入级11的差动MOS晶体管M1、M2的漏极端子与电源电压端子VDD之间连接有由P沟道MOS晶体管构成的负载晶体管M3、M4，并且在差动MOS晶体管M1、M2的共同源极和接地点之间连接有由N沟道MOS晶体管构成的恒流用晶体管M0。输出级12中串联连接有在电源电压端子VDD和接地点之间串联连接的P沟道MOS晶体管M5和N沟道MOS晶体管M6。在MOS晶体管M0和M6的栅极端子上施加了作为恒定电压的基准电压Vr，分别作为恒流源而工作。在M0和M6的栅极端子上可以施加与电压Vr不同电位的偏置电压(＜Vr)。
而且，在电源电压端子VDD和接地点之间串联连接有将偏置电压Vb2以及M5和M6的连接节点N1的电压分别施加在栅极端子上，在重负载时生成升压电流的P沟道MOS晶体管Mp7以及Mp8。另外，还设置有与差动输入级11的恒流用MOS晶体管M0并联连接的MOS晶体管M7、与输出级12的恒流用MOS晶体管M6并联连接的MOS晶体管M8，为了在这些晶体管M7、M8中流过上述升压电流而设置了与Mp7以及Mp8串联连接、并且与M7、M8进行了电流镜连接的MOS晶体管M9。通过Mp7和Mp8生成的升压电流通过M9和M7的电流镜流入M7，通过M9和M8的电流镜流入M8。
在该变形例的差动放大电路中，在正常状态下，即使恒流用MOS晶体管M0、M3和控制用MOS晶体管M10被导通，Mp8也成为截止的状态。在此状态下，当与输出端子OUT连接的负载急剧加重时，由于输出电压Vout下降，通过电阻R1、R2分压而得的电压FB下降。于是，以如下方式进行反馈控制：在栅极端子上接受该电压FB的差动MOS晶体管M2的漏极电压升高，输出级12的MOS晶体管M5的电流减少，输出级的M5和M6的连接节点N1的电压下降，使得控制用MOS晶体管M10的电流增加。
另外，当负载急剧加重，M5和M6的连接节点N1的电压下降时，MOS晶体管Mp8被导通，升压电流流入M9以及与M9进行了电流镜连接的M7和M8，由此，输入级11以及输出级12的电流增加。因此，在该变形例的差动放大电路中也可以通过在重负载时流过升压电流来提高过渡响应特性。另外，在轻负载时不流过升压电流，可以成为低消耗电流。
以上，根据实施方式具体说明了本发明人所做出的发明，但是，本发明不限定于上述实施方式。例如在图3的差动放大电路中可以追加与在图2的差动放大电路中设置的第一电流镜电路(Mn4、Mn5)和第二电流镜电路(Mp9、Mp10)同样的电流镜电路，也可以设置与在图2的差动放大电路中设置的升压电流调节用的MOS晶体管Mn6具有相同功能的MOS晶体管。
另外，在所述实施例或变形例中表示了设置有在差动输入级11和输出级12的恒流源中分别流过升压电流的MOS晶体管的情况，但是也可以设置在差动输入级11或输出级12的恒流源的某一方中流过升压电流的MOS晶体管。而且，在上述实施例或变形例中表示了以MOS晶体管构成差动放大电路的情况，但是也可以使用双极性晶体管来代替MOS晶体管。
在以上的说明中，说明了将本发明应用于串联稳压器的电压控制用的差动放大电路的例子，但是本发明并不仅限于此，还可以广泛利用于在负载大幅度变化的系统中所使用的差动放大电路。
Claims (8)
1.一种差动放大电路，其特征在于，具备：
差动输入级，其具有将源极共同连接的一对差动MOS晶体管、在该差动MOS晶体管的漏极端子上分别连接的一对负载元件、在所述一对差动晶体管的共同源极上连接的第一恒流源；
输出级，其具有在栅极端子上接受所述差动输入级的输出节点的电位的输出用MOS晶体管、与该输出用MOS晶体管串联连接的第二恒流源；
与所述第一恒流源或所述第二恒流源并联设置的恒流用MOS晶体管；以及
在栅极端子上被施加了所述输出用MOS晶体管和所述第二恒流源的连接节点的电位的升压电流控制用MOS晶体管，
当在所述一对差动MOS晶体管之一的栅极端子上输入的电压变化时，所述升压电流控制用MOS晶体管被导通，所述恒流用MOS晶体管的电流与所述第一恒流源或所述第二恒流源相加后，流入所述差动输入级或所述输出级。
2.根据权利要求1所述的差动放大电路，其特征在于，
所述第一恒流源或所述第二恒流源由在栅极端子上被施加了预定的偏置电压的MOS晶体管构成，在所述恒流用MOS晶体管的栅极端子上施加所述偏置电压，该恒流用MOS晶体管和所述升压电流控制用MOS晶体管以串联形态连接。
3.一种差动放大电路，其特征在于，具备：
差动输入级，其具有将源极共同连接的一对差动MOS晶体管、在该差动MOS晶体管的漏极端子上分别连接的一对负载元件、在所述一对差动晶体管的共同源极上连接的第一恒流源；
输出级，其具有在栅极端子上接受所述差动输入级的输出节点的电位的输出用MOS晶体管、与该输出用MOS晶体管串联连接的第二恒流源；
与所述第一恒流源并联设置的第一恒流用MOS晶体管；
与所述第二恒流源并联设置的第二恒流用MOS晶体管；以及
在栅极端子上被施加了所述输出用MOS晶体管和所述第二恒流源的连接节点的电位的升压电流控制用MOS晶体管，
当在所述一对差动MOS晶体管之一的栅极端子上输入的电压变化时，所述升压电流控制用MOS晶体管被导通，所述第一恒流用MOS晶体管和所述第二恒流用MOS晶体管的电流分别与所述第一恒流源和所述第二恒流源相加后，流入所述差动输入级和所述输出级。
4.根据权利要求3所述的差动放大电路，其特征在于，
所述第一恒流源以及所述第二恒流源分别由在栅极端子上被施加了预定的偏置电压的MOS晶体管构成，在所述第一以及第二恒流用MOS晶体管的栅极端子上共同施加了所述偏置电压，
对应于所述第一恒流用MOS晶体管设有第一升压电流控制用MOS晶体管，对应于所述第二恒流用MOS晶体管设有第二升压电流控制用MOS晶体管，
所述第一恒流用MOS晶体管和所述第一升压电流控制用MOS晶体管、所述第二恒流用MOS晶体管和所述第二升压电流控制用MOS晶体管分别以串联形态连接。
5.根据权利要求4所述的差动放大电路，其特征在于，
以与所述第二恒流用MOS晶体管成为串联形态的方式连接有在栅极端子上被施加了与所述输出用MOS晶体管相同的电压的电流引出用的MOS晶体管。
6.根据权利要求5所述的差动放大电路，其特征在于，
所述差动放大电路具备：与所述第二恒流用MOS晶体管成为串联形态地连接的第一电流-电压变换用MOS晶体管；与该第一电流-电压变换用MOS晶体管栅极共同连接，构成第一电流镜电路的MOS晶体管；与该MOS晶体管成为串联形态地连接的第二电流-电压变换用MOS晶体管；与该第二电流-电压变换用MOS晶体管栅极共同连接，构成第二电流镜电路的MOS晶体管，
通过所述第一电流镜电路和所述第二电流镜电路反射后的电流，作为漏极电流流过所述输出用MOS晶体管。
7.根据权利要求3所述的差动放大电路，其特征在于，
与所述升压电流控制用MOS晶体管串联地连接被施加了预定的偏置电压的电流用MOS晶体管以及电流-电压变换用MOS晶体管，将所述第一恒流用MOS晶体管和所述第二恒流用MOS晶体管与该电流-电压变换用MOS晶体管栅极共同连接，构成电流镜电路。
8.一种串联稳压器，其特征在于，
所述串联稳压器具备在电压输入端子和输出端子之间连接的控制用的晶体管和权利要求1～7中任一项所述的差动放大电路，
在所述差动输入级的同向输入端子上施加基准电压，在所述差动输入级的反向输入端子上施加所述输出端子的电压或将其分压而得的电压，通过所述输出级的输出节点的电压控制所述控制用的晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010152568A JP5527056B2 (ja) | 2010-07-05 | 2010-07-05 | 差動増幅回路およびシリーズレギュレータ |
| JP2010-152568 | 2010-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102331806A true CN102331806A (zh) | 2012-01-25 |
| CN102331806B CN102331806B (zh) | 2014-11-19 |
Family
ID=45399214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110191028.4A Active CN102331806B (zh) | 2010-07-05 | 2011-07-04 | 差动放大电路以及串联稳压器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8665020B2 (zh) |
| JP (1) | JP5527056B2 (zh) |
| KR (1) | KR101739290B1 (zh) |
| CN (1) | CN102331806B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103257665A (zh) * | 2012-02-17 | 2013-08-21 | 安凯(广州)微电子技术有限公司 | 无电容型低压差线性稳压系统及其偏置电流调整电路 |
| CN109274344A (zh) * | 2018-08-30 | 2019-01-25 | 华南理工大学 | 一种四输入运算放大器及其应用的采样电路和采样方法 |
| CN114077273A (zh) * | 2020-08-12 | 2022-02-22 | 株式会社东芝 | 恒压电路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5361614B2 (ja) * | 2009-08-28 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 降圧回路 |
| JP2014139743A (ja) * | 2013-01-21 | 2014-07-31 | Toshiba Corp | レギュレータ回路 |
| JP6155111B2 (ja) * | 2013-06-25 | 2017-06-28 | サイプレス セミコンダクター コーポレーション | 制御回路、制御方法 |
| US9496873B2 (en) | 2014-08-04 | 2016-11-15 | Qualcomm Incorporated | Fast low power level shifters |
| US9910518B2 (en) * | 2014-10-01 | 2018-03-06 | Rockwell Automation Technologies, Inc. | Transparency augmented industrial automation display |
| CN104579208A (zh) * | 2015-01-09 | 2015-04-29 | 湘潭大学 | 一种基于铁电场效应晶体管的差分放大电路 |
| JP6761361B2 (ja) | 2017-02-08 | 2020-09-23 | 株式会社東芝 | 電源装置 |
| JP6807816B2 (ja) * | 2017-08-29 | 2021-01-06 | 三菱電機株式会社 | 電源回路 |
| US10831222B2 (en) | 2018-04-03 | 2020-11-10 | Mitsumi Electric Co., Ltd. | Semiconductor apparatus for power supply control and output voltage variable power supply apparatus |
| JP7265140B2 (ja) | 2019-05-20 | 2023-04-26 | ミツミ電機株式会社 | 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法 |
| JP2021022281A (ja) | 2019-07-30 | 2021-02-18 | ミツミ電機株式会社 | 電源制御用半導体装置および出力電圧可変電源装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260311A (ja) * | 1988-08-26 | 1990-02-28 | Nec Corp | 差動増幅回路 |
| JP2002268758A (ja) * | 2001-03-08 | 2002-09-20 | Ricoh Co Ltd | ボルテージレギュレータ |
| CN1770621A (zh) * | 2004-11-05 | 2006-05-10 | 三星电子株式会社 | 能够减少电流消耗的差分放大器电路 |
| CN1908840A (zh) * | 2005-08-05 | 2007-02-07 | 三洋电机株式会社 | 恒流电路 |
| JP2009037303A (ja) * | 2007-07-31 | 2009-02-19 | Ricoh Co Ltd | 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器 |
| JP2009302781A (ja) * | 2008-06-11 | 2009-12-24 | Toshiba Corp | 負帰還増幅器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3302030B2 (ja) | 1990-10-09 | 2002-07-15 | 株式会社東芝 | バッファ回路 |
| JPH05129844A (ja) | 1991-11-01 | 1993-05-25 | Citizen Watch Co Ltd | Ｃｍｏｓ演算増幅器 |
| US5510754A (en) * | 1994-11-18 | 1996-04-23 | National Semiconductor Corporation | Fast slewing amplifier using dynamic current mirrors |
| US6437645B1 (en) * | 2001-02-15 | 2002-08-20 | Texas Instruments Incorporated | Slew rate boost circuitry and method |
| JP3789763B2 (ja) | 2001-03-13 | 2006-06-28 | 株式会社リコー | 定電圧回路 |
| JP4217497B2 (ja) | 2003-02-05 | 2009-02-04 | 株式会社リコー | 定電圧回路 |
| JP4658868B2 (ja) | 2006-06-21 | 2011-03-23 | Ｏｋｉセミコンダクタ株式会社 | 増幅回路 |
| US7560988B2 (en) * | 2007-07-17 | 2009-07-14 | Micrel, Inc. | Integrated circuit system for line regulation of an amplifier |
| US7768351B2 (en) * | 2008-06-25 | 2010-08-03 | Texas Instruments Incorporated | Variable gain current input amplifier and method |
| US8289302B2 (en) * | 2009-01-06 | 2012-10-16 | Himax Technologies Limited | Output buffer circuit with enhanced slew rate |
-
2010
- 2010-07-05 JP JP2010152568A patent/JP5527056B2/ja active Active
-
2011
- 2011-05-16 KR KR1020110045519A patent/KR101739290B1/ko active IP Right Grant
- 2011-07-01 US US13/175,512 patent/US8665020B2/en active Active
- 2011-07-04 CN CN201110191028.4A patent/CN102331806B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260311A (ja) * | 1988-08-26 | 1990-02-28 | Nec Corp | 差動増幅回路 |
| JP2002268758A (ja) * | 2001-03-08 | 2002-09-20 | Ricoh Co Ltd | ボルテージレギュレータ |
| CN1770621A (zh) * | 2004-11-05 | 2006-05-10 | 三星电子株式会社 | 能够减少电流消耗的差分放大器电路 |
| CN1908840A (zh) * | 2005-08-05 | 2007-02-07 | 三洋电机株式会社 | 恒流电路 |
| JP2009037303A (ja) * | 2007-07-31 | 2009-02-19 | Ricoh Co Ltd | 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器 |
| JP2009302781A (ja) * | 2008-06-11 | 2009-12-24 | Toshiba Corp | 負帰還増幅器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103257665A (zh) * | 2012-02-17 | 2013-08-21 | 安凯(广州)微电子技术有限公司 | 无电容型低压差线性稳压系统及其偏置电流调整电路 |
| CN109274344A (zh) * | 2018-08-30 | 2019-01-25 | 华南理工大学 | 一种四输入运算放大器及其应用的采样电路和采样方法 |
| CN109274344B (zh) * | 2018-08-30 | 2019-07-26 | 华南理工大学 | 一种四输入运算放大器及其应用的采样电路和采样方法 |
| CN114077273A (zh) * | 2020-08-12 | 2022-02-22 | 株式会社东芝 | 恒压电路 |
| US11726511B2 (en) | 2020-08-12 | 2023-08-15 | Kabushiki Kaisha Toshiba | Constant voltage circuit that causes different operation currents depending on operation modes |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102331806B (zh) | 2014-11-19 |
| KR101739290B1 (ko) | 2017-05-24 |
| JP5527056B2 (ja) | 2014-06-18 |
| JP2012015927A (ja) | 2012-01-19 |
| US8665020B2 (en) | 2014-03-04 |
| KR20120003799A (ko) | 2012-01-11 |
| US20120001605A1 (en) | 2012-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102331806B (zh) | 差动放大电路以及串联稳压器 | |
| US9665111B2 (en) | Low dropout voltage regulator and method | |
| JP4834347B2 (ja) | 定電流回路 | |
| CN109101067B (zh) | 一种双电源轨的低压差线性稳压器 | |
| CN113359931B (zh) | 线性稳压器及软启动方法 | |
| JP6545692B2 (ja) | バッファ回路および方法 | |
| US20080150502A1 (en) | Voltage reference circuit and method therefor | |
| CN106549639B (zh) | 一种增益自适应误差放大器 | |
| WO2019150744A1 (ja) | 補正電流出力回路及び補正機能付き基準電圧回路 | |
| US6680643B2 (en) | Bandgap type reference voltage source with low supply voltage | |
| JP2019135610A (ja) | 過電流制限回路、過電流制限方法及び電源回路 | |
| JP4865804B2 (ja) | 大信号出力ブースト段を備えた小信号増幅器 | |
| US8829885B2 (en) | Voltage reference circuit | |
| CN109742946B (zh) | 一种应用于宽输出电压范围Buck变换器的DCR采样电路 | |
| US20070222422A1 (en) | Power supply device and electrical device equipped with the same | |
| CN112684846A (zh) | 低压差线性稳压器的误差放大器以及低压差线性稳压器 | |
| CN109814648B (zh) | 一种适用于高压环境的线性稳压器和线性稳压方法 | |
| CN215576341U (zh) | 一种稳压源电路 | |
| TWI468894B (zh) | 具有改善暫態響應之低壓降穩壓器 | |
| US20160028355A1 (en) | Dynamic current source for amplifier integrator stages | |
| JP5767855B2 (ja) | レギュレータ回路 | |
| CN111458554B (zh) | 一种高精度电流监测电路 | |
| CN112684841B (zh) | 高电源抑制比的低压差线性稳压器 | |
| CN110888487A (zh) | 一种低压差线性稳压器及电子设备 | |
| JP2019033386A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |