JP2012015927A

JP2012015927A - 差動増幅回路およびシリーズレギュレータ

Info

Publication number: JP2012015927A
Application number: JP2010152568A
Authority: JP
Inventors: Kohei Sakurai; 康平櫻井; Akihiro Terada; 明広寺田; Yoichi Takano; 陽一高野
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2010-07-05
Filing date: 2010-07-05
Publication date: 2012-01-19
Anticipated expiration: 2030-07-05
Also published as: CN102331806A; KR101739290B1; KR20120003799A; US20120001605A1; CN102331806B; US8665020B2; JP5527056B2

Abstract

【課題】負荷の変動に応じて定電流源に流す電流を変化させて過渡応答特性を高めることができるシリーズレギュレータの電圧制御用差動増幅回路を提供する。
【解決手段】第１定電流源(Mp0)を有する差動入力段と、差動入力段の出力ノードの電位をゲート端子に受ける出力用ＭＯＳトランジスタ(Mn3)およびこれと直列に接続された第２定電流源(Mp3)を有する出力段とを備えた差動増幅回路に、前記第１定電流源または第２定電流源と並列に設けられた定電流用ＭＯＳトランジスタと、前記出力用ＭＯＳトランジスタと前記第２定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用ＭＯＳトランジスタとを設け、差動入力段の一方の入力電圧が変化した際にブースト電流制御用ＭＯＳトランジスタがオンされて、前記定電流用ＭＯＳトランジスタの電流が前記第１定電流源または前記第２定電流源に加算されて差動入力段または出力段に流れるようにした。
【選択図】図１

Description

本発明は、過渡応答特性を改善した差動増幅回路に関し、例えばシリーズレギュレータのような直流電源装置を構成する電圧制御用の差動増幅回路およびそれを用いたシリーズレギュレータに利用して有効な技術に関する。

直流電源装置として、電圧入力端子と出力端子との間に接続された制御用トランジスタの抵抗値を制御して、一定電圧の直流電圧を出力するシリーズレギュレータがあり、かかるシリーズレギュレータにおいてはフィードバック電圧に応じて制御用トランジスタの制御端子（ゲート端子またはベース端子）に印加する電圧を生成する回路として、例えば図４に示すような差動増幅回路が使用されている。図４に示されている差動増幅回路１０は、差動入力段１１と出力段１２とからなる。差動入力段１１は、ソース共通接続された一対の差動ＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）Ｍｐ１，Ｍｐ２と、そのドレインに各々接続された負荷ＭＯＳトランジスタＭｎ１，Ｍｎ２と、Ｍｐ１，Ｍｐ２の共通ソースと電源電圧ＶＤＤと間に接続された定電流用ＭＯＳトランジスタＭｐ０とを備え、ＣＭＯＳ差動増幅回路として構成されている。

出力段１２は、差動入力段１１の定電流用ＭＯＳトランジスタＭｐ０とゲート共通接続された定電流用ＭＯＳトランジスタＭｐ３と、電源電圧ＶＤＤと接地点との間に定電流用ＭＯＳトランジスタＭｐ３と直列に接続されたＭＯＳトランジスタＭｎ３とからなり、Ｍｎ３のゲート端子に差動入力段１１の差動ＭＯＳトランジスタＭｐ２のドレインが接続され、Ｍｐ３とＭｎ３との接続ノードＮ１の電圧によってパワーＭＯＳトランジスタからなる制御用ＭＯＳトランジスタＭｐ４を制御するように構成されている。

定電流用ＭＯＳトランジスタＭｐ０とＭｐ３のゲート端子には共通のバイアス電圧Ｖｂが印加されて同一もしくは比例した定電流を流し、差動入力段１１の非反転入力側の差動ＭＯＳトランジスタＭｐ１のゲート端子に基準電圧Ｖｒが印加され、Ｍｐ２のゲート端子に、出力端子ＯＵＴと接地点との間に直列に接続された分圧用の抵抗Ｒ１，Ｒ２により分圧された電圧がフィードバック電圧ＦＢとして印加されることによって、差動増幅回路１０は電圧ＦＢを基準電圧Ｖｒと一致させるように制御用ＭＯＳトランジスタＭｐ４を制御するように動作する。

特開２００４−２４０６４６号公報

図４に示されているシリーズレギュレータにおいては、出力端子ＯＵＴに接続されている負荷が軽い場合はそれほど問題とならないが、負荷が重くなった場合、差動増幅回路の過渡応答特性が悪いと出力電圧を一定に保つことができない。一方、図４に示されている差動増幅回路の過渡応答特性は、入力段１１や出力段１２の定電流用ＭＯＳトランジスタＭｐ０とＭｐ３に流れる電流に依存しており、Ｍｐ０，Ｍｐ３に流れる電流が大きいほど過渡応答特性が良好となる。

そのため、従来のシリーズレギュレータの電圧制御用差動増幅回路においては、高負荷のシステムに使用する場合には定電流用ＭＯＳトランジスタＭｐ０とＭｐ３に流れる電流が多くするように設計していた。しかし、そのようにすると、負荷が軽いシステム使用された場合には、差動増幅回路の消費電流が必要以上に多くなり電力効率が低下するという不具合がある。

そこで、例えば特許文献１に開示されている発明のように、負荷の変動に応じて定電流源に流す電流を変化させるバイアス電流変更回路を設けるようにした発明も提案されているが、特許文献１に開示されている発明におけるバイアス電流変更回路は１０個近い素子を使用しているため、増加する回路面積が大きいとともに該バイアス電流変更回路の消費電流が無駄な電流として流れるため、電力効率の充分な低下が図れないという課題がある。

本発明の目的は、無駄な電流を増加させたり回路規模を大幅に増大させたりすることなく、負荷の変動に応じて定電流源に流す電流を変化させて過渡応答特性を高めることができるシリーズレギュレータの電圧制御用差動増幅回路を提供することにある。

上記目的を達成するため、本発明は、
ソース共通接続された一対の差動ＭＯＳトランジスタと、該差動ＭＯＳトランジスタのドレイン端子に各々接続された一対の負荷素子と、前記一対の差動トランジスタの共通ソースに接続された第１定電流源と、を有する差動入力段と、
前記差動入力段の出力ノードの電位をゲート端子に受ける出力用ＭＯＳトランジスタと、該出力用ＭＯＳトランジスタと直列に接続された第２定電流源と、を有する出力段と、を備えた差動増幅回路において、
前記第１定電流源または前記第２定電流源と並列に設けられた定電流用ＭＯＳトランジスタと、
前記出力用ＭＯＳトランジスタと前記第２定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用ＭＯＳトランジスタと、
を設け、前記一対の差動ＭＯＳトランジスタの一方のゲート端子に入力される電圧が変化した際に前記ブースト電流制御用ＭＯＳトランジスタがオンされて、前記定電流用ＭＯＳトランジスタの電流が前記前記第１定電流源または前記第２定電流源に加算されて前記差動入力段または前記出力段に流れるように構成した。
上記構成によれば、負荷の変動に応じて定電流源に流す電流を変化させて過渡応答特性を高めることが可能な差動増幅回路を実現することができる。

ここで、望ましくは、前記第１定電流源または前記第２定電流源は、ゲート端子に所定のバイアス電圧が印加されたＭＯＳトランジスタからなり、前記定電流用ＭＯＳトランジスタのゲート端子には前記バイアス電圧が印加され、該定電流用ＭＯＳトランジスタと前記ブースト電流制御用ＭＯＳトランジスタとが直列形態に接続した構成とする。これにより、わずかな素子の追加で、過渡応答特性の良好な差動増幅回路を実現することができる。

あるいは、前記差動入力段の出力ノードの電位をゲート端子に受ける出力用ＭＯＳトランジスタと、該出力用ＭＯＳトランジスタと直列に接続された第２定電流源と、を有する出力段と、を備えた差動増幅回路において、
前記第１定電流源と並列に設けられた第１定電流用ＭＯＳトランジスタと、
前記第２定電流源と並列に設けられた第２定電流用ＭＯＳトランジスタと、
前記出力用ＭＯＳトランジスタと前記第２定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用ＭＯＳトランジスタと、
を設け、前記一対の差動ＭＯＳトランジスタの一方のゲート端子に入力される電圧が変化した際に前記ブースト電流制御用ＭＯＳトランジスタがオンされて、前記第１定電流用ＭＯＳトランジスタと前記第２定電流用ＭＯＳトランジスタの電流が前記第１定電流源と前記第２定電流源にそれぞれ加算されて前記差動入力段と前記出力段に流れるように構成してもよい。
このように構成すれば、負荷の変動に応じて差動入力段と出力段の定電流源に流す電流を共に変化させて過渡応答特性を高めることが可能な差動増幅回路を実現することができる。

ここで、望ましくは、前記第１定電流源および前記第２定電流源は、各々ゲート端子に所定のバイアス電圧が印加されたＭＯＳトランジスタからなり、前記第１および第２定電流用ＭＯＳトランジスタのゲート端子には前記バイアス電圧が共通に印加され、前記第１定電流用ＭＯＳトランジスタに対応して第１ブースト電流制御用ＭＯＳトランジスタが設けられ、前記第２定電流用ＭＯＳトランジスタに対応して第２ブースト電流制御用ＭＯＳトランジスタが設けられ、前記第１定電流用ＭＯＳトランジスタと前記第１ブースト電流制御用ＭＯＳトランジスタ、前記第２定電流用ＭＯＳトランジスタと前記第２ブースト電流制御用ＭＯＳトランジスタが、それぞれ直列形態に接続されて構成とする。これにより、わずかな素子の追加で、過渡応答特性の良好な差動増幅回路を実現することができる。

また、望ましくは、前記第２定電流用ＭＯＳトランジスタと直列形態をなすように、前記出力用ＭＯＳトランジスタと同一の電圧がゲート端子に印加された電流引抜き用のＭＯＳトランジスタを接続する。これにより、第１定電流源や第２定電流源に加算されるブースト電流を調節して、負荷の大きさに応じた過渡応答特性を付与することができる。
さらに、望ましくは、前記第２定電流用ＭＯＳトランジスタと直列形態をなすように接続された第１電流−電圧変換用ＭＯＳトランジスタと、該第１電流−電圧変換用ＭＯＳトランジスタとゲート共通接続されて第１のカレントミラー回路を構成するＭＯＳトランジスタと、該ＭＯＳトランジスタと直列形態をなすように接続された第２電流−電圧変換用ＭＯＳトランジスタと、該第２電流−電圧変換用ＭＯＳトランジスタとゲート共通接続されて第２のカレントミラー回路を構成するＭＯＳトランジスタとを備え、前記第１のカレントミラー回路と前記第２のカレントミラー回路により折り返された電流が、前記出力用ＭＯＳトランジスタにドレイン電流として流れるように構成する。これにより、出力段に流れる動作電流およびブースト電流を効率的に増加させることができる。

また、前記ブースト電流制御用ＭＯＳトランジスタと直列に所定のバイアス電圧が印加された電流用ＭＯＳトランジスタおよび電流−電圧変換用ＭＯＳトランジスタが接続され、前記第１定電流用ＭＯＳトランジスタと前記第２定電流用ＭＯＳトランジスタは該電流−電圧変換用ＭＯＳトランジスタとゲート共通接続されてカレントミラー回路を構成するようにしてもよい。これにより、差動入力段を構成するＭＯＳトランジスタと定電流源を構成するＭＯＳトランジスタの導電型が異なる場合にも、過渡応答特性の良好な差動増幅回路を実現することができる。
さらに、電圧入力端子と出力端子との間に接続された制御用のトランジスタと、上記のように構成された差動増幅回路とを備え、前記差動入力段の非反転入力端子に基準電圧が印加され、前記差動入力段の反転入力端子に前記出力端子の電圧もしくはそれを分圧した電圧が印加され、前記出力段の出力ノードの電圧によって前記制御用のトランジスタが制御されるようにシリーズレギュレータを構成する。これにより、過渡応答特性の良好なシリーズレギュレータを実現することができる。

本発明によると、無駄な電流を増加させたり回路規模を大幅に増大させたりすることなく、負荷の変動に応じて定電流源に流す電流を変化させて過渡応答特性を高めることができるシリーズレギュレータの電圧制御用差動増幅回路を実現することができるという効果がある。

本発明に係る電圧制御用差動増幅回路およびそれを用いたシリーズレギュレータの一実施例を示す回路図である。図１の差動増幅回路およびシリーズレギュレータの第１の変形例を示す回路図である。図１の差動増幅回路およびシリーズレギュレータの第２の変形例を示す回路図である。従来の電圧制御用差動増幅回路およびそれを用いたシリーズレギュレータの一例を示す回路図である。

（実施例）
以下、本発明の好適な実施形態を図面に基づいて説明する。図１は、本発明に係る電圧制御用差動増幅回路およびそれを用いたシリーズレギュレータの一実施例を示す。
この実施例のＣＭＯＳ差動増幅回路は、差動入力段１１と出力段１２とからなる。差動入力段１１は、ソース共通接続された一対の差動ＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）Ｍｐ１，Ｍｐ２と、そのドレインに各々接続されたアクティブ負荷ＭＯＳトランジスタＭｎ１，Ｍｎ２と、Ｍｐ１，Ｍｐ２の共通ソースと電源電圧ＶＤＤと間に接続された定電流用ＭＯＳトランジスタＭｐ０とを備え、ＣＭＯＳ差動増幅回路として構成されている。負荷ＭＯＳトランジスタＭｎ１とＭｎ２は、互いにのゲートが共通接続されてカレントミラー回路を構成している。ＭＯＳトランジスタＭｎ１，Ｍｎ２の代わりに抵抗を用いても良い。なお、本実施例において、ＭＯＳトランジスタの素子記号に外向きの矢印が付されているトランジスタはＰチャネルＭＯＳトランジスタであり、内向きの矢印が付されているトランジスタはＮチャネルＭＯＳトランジスタである。

定電流用ＭＯＳトランジスタＭｐ０とＭｐ３のゲート端子には共通のバイアス電圧Ｖｂが印加されて同一もしくは比例した定電流を流す。また、差動入力段１１の非反転入力側の差動ＭＯＳトランジスタＭｐ１のゲート端子に基準電圧Ｖｒが印加され、Ｍｐ２のゲート端子に、出力端子ＯＵＴと接地点との間に直列に接続された分圧用の抵抗Ｒ１，Ｒ２により分圧された電圧がフィードバック電圧ＦＢとして印加されることによって、差動増幅回路１０は電圧ＦＢを基準電圧Ｖｒと一致させるように制御用ＭＯＳトランジスタＭｐ４を制御するように動作する。なお、バイアス電圧Ｖｂを生成するバイアス回路は、ゲートとドレインが結合された電流−電圧変換用のＭＯＳトランジスタと、該トランジスタと直列に接続された定電流源とから構成することができ、前記電流−電圧変換用のＭＯＳトランジスタと図１のＭＯＳトランジスタＭｐ０，Ｍｐ３とをカレントミラー接続することで、Ｍｐ０とＭｐ３に定電流を流すようにすることができる。

さらに、この実施例の差動増幅回路１０においては、電源電圧端子ＶＤＤと上記定電流用ＭＯＳトランジスタＭｐ０のドレイン端子との間に、Ｍｐ０と同一のバイアス電圧Ｖｂがゲート端子に印加されたＭＯＳトランジスタＭｐ５およびＭｐ５と直列なすＭＯＳトランジスタＭｐ６が接続されている。また、出力段１２においても同様に、電源電圧端子ＶＤＤと上記定電流用ＭＯＳトランジスタＭｐ３のドレイン端子との間に、Ｍｐ３と同一のバイアス電圧Ｖｂがゲート端子に印加されたＭＯＳトランジスタＭｐ７およびＭｐ７と直列をなすＭＯＳトランジスタＭｐ８が接続されている。そして、ＭＯＳトランジスタＭｐ６とＭｐ８のゲート端子には、制御用ＭＯＳトランジスタＭｐ４のゲート端子に印加される、出力段１２のＭＯＳトランジスタＭｐ３とＭｎ３との接続ノードＮ１の電圧が印加されるように構成されている。

次に、図１の実施例の差動増幅回路１０の動作を説明する。図１の差動増幅回路１０は、定常状態においては、定電流用ＭＯＳトランジスタＭｐ０，Ｍｐ３と制御用ＭＯＳトランジスタＭｐ４がオンされていても、Ｍｐ０，Ｍｐ３と並列のＭｐ５，Ｍｐ６およびＭｐ７，Ｍｐ８は、それぞれＰチャネルＭＯＳトランジスタの２段積みであるため、Ｍｐ６とＭｐ８はオフの状態になっている。この状態において、出力端子ＯＵＴに接続されている負荷が急に重くなったとすると、出力電圧Ｖｏｕｔが下がることによって抵抗Ｒ１，Ｒ２により分圧された電圧ＦＢが降下する。すると、該電圧ＦＢをゲート端子に受ける差動ＭＯＳトランジスタＭｐ２のドレイン電圧が高くなって出力段１２のＭＯＳトランジスタＭｎ３の電流が増加して、Ｍｐ３とＭｎ３との接続ノードＮ１の電圧が下がって制御用ＭＯＳトランジスタＭｐ４の電流を増加させるようにフィードバック制御が行われる。

本実施例の差動増幅回路１０においては、負荷が急に重くなってＭｐ３とＭｎ３との接続ノードＮ１の電圧が下がると、ＭＯＳトランジスタＭｐ６，Ｍｐ８がオンされて、定電流用ＭＯＳトランジスタＭｐ０，Ｍｐ３と同一のバイアス電圧Ｖｂがゲート端子に印加されたＭＯＳトランジスタＭｐ５，Ｍｐ７に電流が流れ、これによって入力段１１および出力段１２の電流が増加される。その結果、差動増幅回路１０の過渡応答特性が向上して、出力電圧Ｖｏｕｔを速やかに所望の電圧（Ｒ1＋Ｒ2）／Ｖｒ・Ｒ2に安定させることができる。なお、本明細書では、Ｍｐ６，Ｍｐ８によって増加される電流をブースト電流と称する。一方、負荷が軽くなって出力端子ＯＵＴから負荷に流れる電流が少なくなると、接続ノードＮ１の電圧が高くなりＭＯＳトランジスタＭｐ６，Ｍｐ８がオフされて、ブースト電流が流れなくなり、低消費電流状態に戻ることとなる。

（変形例１）
図２には、図１の差動増幅回路およびシリーズレギュレータの変形例が示されている。
図２の変形例は、図１の実施例の差動増幅回路における出力段１２の定電流源を、定電流用ＭＯＳトランジスタＭｐ３と、該Ｍｐ３と直列に接続されたＮチャネルＭＯＳトランジスタＭｎ４および該Ｍｎ４とゲート共通接続されたＭｎ５からなる第１カレントミラー回路と、Ｍｎ５と直列に接続されたＰチャネルＭＯＳトランジスタＭｐ９および該Ｍｐ９とゲート共通接続されたＭｐ１０からなる第２カレントミラー回路とで構成し、第１と第２のカレントミラー回路で２回折り返した定電流を、出力段１２のＭＯＳトランジスタＭｎ３に流すようにしたものである。

また、この変形例でも、差動入力段１１の定電流用ＭＯＳトランジスタＭｐ０と並列に、Ｍｐ０と同一のバイアス電圧Ｖｂがゲート端子に印加されたＭＯＳトランジスタＭｐ５および出力段１２のＭＯＳトランジスタＭｐ３およびＭｎ３の接続ノードＮ１の電圧が印加されたＭＯＳトランジスタＭｐ６が接続されている。出力段１２においても同様に、定電流用ＭＯＳトランジスタＭｐ３と並列に、Ｍｐ３と同一のバイアス電圧Ｖｂがゲート端子に印加されたＭＯＳトランジスタＭｐ７および出力段１２のＭＯＳトランジスタＭｐ３およびＭｎ３の接続ノードＮ１の電圧が印加されたＭＯＳトランジスタＭｐ８が接続されている。

この変形例の差動増幅回路は、図１の実施例の差動増幅回路と同様に、重負荷時にはブースト電流を流すことで過渡応答特性を向上させることができる。また、軽負荷時にはブースト電流が流れなくなり、低消費電流とすることができる。これらの動作は図１の実施例で説明したので、重複した説明は省略する。加えて、この変形例では、第１と第２のカレントミラー回路で出力段１２のＭＯＳトランジスタＭｎ３に流す動作電流およびブースト電流を、同時に増加させることができるという利点がある。本変形例は、出力段１２の動作電流とブースト電流の両方を大きくしたい場合に有効である。

さらに、図２の変形例の差動増幅回路においては、出力段１２の第１カレントミラー回路を構成するＭＯＳトランジスタＭｎ４と並列に、出力段１２のグランド側のＮチャネルＭＯＳトランジスタＭｎ３とゲート共通接続されたＮチャネルＭＯＳトランジスタＭｎ６が設けられている。図１の差動増幅回路においては出力段１２のブースト電流を流すか流さないかの制御しかできないのに対し、図２の差動増幅回路においては、ＭＯＳトランジスタＭｎ３のゲート電圧と同一の電圧でトランジスタＭｎ６を制御してカレントミラー回路から電流の一部を引き抜くことでカレントミラー回路に流れる電流を調節することができ、それによって負荷の大きさに応じたブースト電流を流すことができるという利点がある。
なお、この変形例の差動増幅回路において設けたＮチャネルＭＯＳトランジスタＭｎ４は、図１の差動増幅回路においても適用することができ、それによって同様な作用効果を得ることができる。

（変形例２）
図３には、図１の差動増幅回路およびシリーズレギュレータの第２の変形例が示されている。
図１の実施例は、差動ＭＯＳトランジスタＭｐ１，Ｍｐ２にＰチャネルＭＯＳトランジスタを使用した差動増幅回路に適用したものであるのに対し、図３の変形例は差動ＭＯＳトランジスタＭ１，Ｍ２にＮチャネルＭＯＳトランジスタを使用した差動増幅回路に、本発明を適用したものである。

この変形例では、差動入力段１１の差動ＭＯＳトランジスタＭ１，Ｍ２のドレイン端子と電源電圧端子ＶＤＤとの間に、ＰチャネルＭＯＳトランジスタからなる負荷トランジスタＭ３，Ｍ４が接続されるとともに、差動ＭＯＳトランジスタＭ１，Ｍ２の共通ソースと接地点との間にＮチャネルＭＯＳトランジスタからなる定電流用トランジスタＭ０が接続されている。出力段１２は、電源電圧端子ＶＤＤと接地点との間に直列に接続されたＰチャネルＭＯＳトランジスタＭ５とＮチャネルＭＯＳトランジスタＭ６とが直列に接続されている。ＭＯＳトランジスタＭ０とＭ６のゲート端子には定電圧としての基準電圧Ｖｒが印加され、それぞれ定電流源として動作する。Ｍ０とＭ６のゲート端子には、電圧Ｖｒと異なる電位のバイアス電圧（＜Ｖｒ）を印加しても良い。

さらに、バイアス電圧Ｖｂ２およびＭ５とＭ６との接続ノードＮ１の電圧がそれぞれゲート端子に印加され重負荷時にブースト電流を生成するＰチャネルＭＯＳトランジスタＭｐ７およびＭｐ８が、電源電圧端子ＶＤＤと接地点との間に直列に接続されている。また、差動入力段１１の定電流用ＭＯＳトランジスタＭ０と並列に接続されたＭＯＳトランジスタＭ７と、出力段１２の定電流用ＭＯＳトランジスタＭ６と並列に接続されたＭＯＳトランジスタＭ８が設けられ、これらのトランジスタＭ７，Ｍ８に上記ブースト電流を流すために、Ｍｐ７およびＭｐ８と直列に接続されＭ７，Ｍ８とカレントミラー接続されたＭＯＳトランジスタＭ９が設けられている。Ｍｐ７とＭｐ８により生成されたブースト電流は、Ｍ９とＭ７とのカレントミラーによってＭ７に流され、Ｍ９とＭ８とのカレントミラーによってＭ８に流される。

この変形例の差動増幅回路においては、定常状態においては、定電流用ＭＯＳトランジスタＭ０，Ｍ３と制御用ＭＯＳトランジスタＭ１０がオンされていても、Ｍｐ８はオフの状態になっている。この状態において、出力端子ＯＵＴに接続されている負荷が急に重くなったとすると、出力電圧Ｖｏｕｔが下がることによって抵抗Ｒ１，Ｒ２により分圧された電圧ＦＢが降下する。すると、該電圧ＦＢをゲート端子に受ける差動ＭＯＳトランジスタＭ２のドレイン電圧が高くなって出力段１２のＭＯＳトランジスタＭ５の電流がぞ減少して、出力段のＭ５とＭ６との接続ノードＮ１の電圧が下がって制御用ＭＯＳトランジスタＭ１０の電流を増加させるようにフィードバック制御が行われる。

また、負荷が急に重くなってＭ５とＭ６との接続ノードＮ１の電圧が下がると、ＭＯＳトランジスタＭｐ８がオンされて、Ｍ９およびＭ９とカレントミラー接続されたＭ７とＭ８にブースト電流が流れ、これによって入力段１１および出力段１２の電流が増加される。従って、この変形例の差動増幅回路においても、重負荷時にはブースト電流を流すことで過渡応答特性を向上させることができる。また、軽負荷時にはブースト電流が流れなくなり、低消費電流とすることができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、図３の差動増幅回路に、図２の差動増幅回路に設けられている第１カレントミラー回路（Ｍｎ４，Ｍｎ５）と第２カレントミラー回路（Ｍｐ９，Ｍｐ１０）と同様なカレントミラー回路を追加しても良いし、図２の差動増幅回路に設けられているブースト電流調節用のＭＯＳトランジスタＭｎ６と同様な機能を有するＭＯＳトランジスタを設けても良い。

また、前記実施例や変形例では、差動入力段１１と出力段１２の定電流源にそれぞれブースト電流を流すＭＯＳトランジスタを設けたものを示したが、差動入力段１１または出力段１２の定電流源のいずれか一方にブースト電流を流すＭＯＳトランジスタを設けるように構成しても良い。さらに、前記実施例や変形例では、差動増幅回路をＭＯＳトランジスタで構成したものを示したが、ＭＯＳトランジスタの代わりにバイポーラ・トランジスタを使用しても良い。

以上の説明では、本発明をシリーズレギュレータの電圧制御用の差動増幅回路に適用した例を説明したが、本発明にそれに限定されるものではなく、負荷が大きく変化するシステムに使用される差動増幅回路に広く利用することができる。

１０差動増幅回路
１１差動入力段
１２出力段
Ｍｐ０，Ｍｐ３定電流用ＭＯＳトランジスタ（定電流源）
Ｍｐ１，Ｍｐ２差動ＭＯＳトランジスタ
Ｍｎ１，Ｍｎ２負荷ＭＯＳトランジスタ
Ｍｎ３出力用ＭＯＳトランジスタ
Ｍｐ４電圧制御用ＭＯＳトランジスタ
Ｍｐ６，Ｍｐ８ブースト電流制御用ＭＯＳトランジスタ

Claims

ソース共通接続された一対の差動ＭＯＳトランジスタと、該差動ＭＯＳトランジスタのドレイン端子に各々接続された一対の負荷素子と、前記一対の差動トランジスタの共通ソースに接続された第１定電流源と、を有する差動入力段と、
前記差動入力段の出力ノードの電位をゲート端子に受ける出力用ＭＯＳトランジスタと、該出力用ＭＯＳトランジスタと直列に接続された第２定電流源と、を有する出力段と、
前記第１定電流源または前記第２定電流源と並列に設けられた定電流用ＭＯＳトランジスタと、
前記出力用ＭＯＳトランジスタと前記第２定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用ＭＯＳトランジスタと、
を備え、前記一対の差動ＭＯＳトランジスタの一方のゲート端子に入力される電圧が変化した際に前記ブースト電流制御用ＭＯＳトランジスタがオンされて、前記定電流用ＭＯＳトランジスタの電流が前記前記第１定電流源または前記第２定電流源に加算されて前記差動入力段または前記出力段に流れるように構成されていることを特徴とする差動増幅回路。
前記第１定電流源または前記第２定電流源は、ゲート端子に所定のバイアス電圧が印加されたＭＯＳトランジスタからなり、前記定電流用ＭＯＳトランジスタのゲート端子には前記バイアス電圧が印加され、該定電流用ＭＯＳトランジスタと前記ブースト電流制御用ＭＯＳトランジスタとが直列形態に接続されていることを特徴とする請求項１に記載の差動増幅回路。
ソース共通接続された一対の差動ＭＯＳトランジスタと、該差動ＭＯＳトランジスタのドレイン端子に各々接続された一対の負荷素子と、前記一対の差動トランジスタの共通ソースに接続された第１定電流源と、を有する差動入力段と、
前記差動入力段の出力ノードの電位をゲート端子に受ける出力用ＭＯＳトランジスタと、該出力用ＭＯＳトランジスタと直列に接続された第２定電流源と、を有する出力段と、
前記第１定電流源と並列に設けられた第１定電流用ＭＯＳトランジスタと、
前記第２定電流源と並列に設けられた第２定電流用ＭＯＳトランジスタと、
前記出力用ＭＯＳトランジスタと前記第２定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用ＭＯＳトランジスタと、
を備え、前記一対の差動ＭＯＳトランジスタの一方のゲート端子に入力される電圧が変化した際に前記ブースト電流制御用ＭＯＳトランジスタがオンされて、前記第１定電流用ＭＯＳトランジスタと前記第２定電流用ＭＯＳトランジスタの電流が前記第１定電流源と前記第２定電流源にそれぞれ加算されて前記差動入力段と前記出力段に流れるように構成されていることを特徴とする差動増幅回路。
前記第１定電流源および前記第２定電流源は、各々ゲート端子に所定のバイアス電圧が印加されたＭＯＳトランジスタからなり、前記第１および第２定電流用ＭＯＳトランジスタのゲート端子には前記バイアス電圧が共通に印加され、
前記第１定電流用ＭＯＳトランジスタに対応して第１ブースト電流制御用ＭＯＳトランジスタが設けられ、前記第２定電流用ＭＯＳトランジスタに対応して第２ブースト電流制御用ＭＯＳトランジスタが設けられ、
前記第１定電流用ＭＯＳトランジスタと前記第１ブースト電流制御用ＭＯＳトランジスタ、前記第２定電流用ＭＯＳトランジスタと前記第２ブースト電流制御用ＭＯＳトランジスタが、それぞれ直列形態に接続されていることを特徴とする請求項３に記載の差動増幅回路。
前記第２定電流用ＭＯＳトランジスタと直列形態をなすように、前記出力用ＭＯＳトランジスタと同一の電圧がゲート端子に印加された電流引抜き用のＭＯＳトランジスタが接続されていることを特徴とする請求項４に記載の差動増幅回路。
前記第２定電流用ＭＯＳトランジスタと直列形態をなすように接続された第１電流−電圧変換用ＭＯＳトランジスタと、該第１電流−電圧変換用ＭＯＳトランジスタとゲート共通接続されて第１のカレントミラー回路を構成するＭＯＳトランジスタと、該ＭＯＳトランジスタと直列形態をなすように接続された第２電流−電圧変換用ＭＯＳトランジスタと、該第２電流−電圧変換用ＭＯＳトランジスタとゲート共通接続されて第２のカレントミラー回路を構成するＭＯＳトランジスタとを備え、前記第１のカレントミラー回路と前記第２のカレントミラー回路により折り返された電流が、前記出力用ＭＯＳトランジスタにドレイン電流として流れるように構成されていることを特徴とする請求項５に記載の差動増幅回路。
前記ブースト電流制御用ＭＯＳトランジスタと直列に所定のバイアス電圧が印加された電流用ＭＯＳトランジスタおよび電流−電圧変換用ＭＯＳトランジスタが接続され、前記第１定電流用ＭＯＳトランジスタと前記第２定電流用ＭＯＳトランジスタは該電流−電圧変換用ＭＯＳトランジスタとゲート共通接続されてカレントミラー回路を構成していることを特徴とする請求項３に記載の差動増幅回路。
電圧入力端子と出力端子との間に接続された制御用のトランジスタと、請求項1〜７のいずれかに記載の差動増幅回路とを備え、前記差動入力段の非反転入力端子に基準電圧が印加され、前記差動入力段の反転入力端子に前記出力端子の電圧もしくはそれを分圧した電圧が印加され、前記出力段の出力ノードの電圧によって前記制御用のトランジスタが制御されるように構成されていることを特徴とするシリーズレギュレータ。