CN109274344A - 一种四输入运算放大器及其应用的采样电路和采样方法 - Google Patents
一种四输入运算放大器及其应用的采样电路和采样方法 Download PDFInfo
- Publication number
- CN109274344A CN109274344A CN201811004342.5A CN201811004342A CN109274344A CN 109274344 A CN109274344 A CN 109274344A CN 201811004342 A CN201811004342 A CN 201811004342A CN 109274344 A CN109274344 A CN 109274344A
- Authority
- CN
- China
- Prior art keywords
- tube
- nmos
- pmos
- grid
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000003321 amplification Effects 0.000 claims abstract description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000005611 electricity Effects 0.000 claims description 8
- 230000001965 increasing effect Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 241000208340 Araliaceae Species 0.000 claims 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 1
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 claims 1
- 235000008434 ginseng Nutrition 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 241001168730 Simo Species 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45564—Indexing scheme relating to differential amplifiers the IC comprising one or more extra current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及电子电路领域。本发明的一种四输入运算放大器，包括P型差分信号输入级和N型差分信号输入级以及增益放大级，P型差分信号输入级和N型差分信号输入级均设有两个输入端，P型差分信号输入级设有第一电压VHP输入端和第二电压VHM输入端，N型差分信号输入级设有第三电压VLP输入端和第四电压VLM输入端，P型差分信号输入级和N型差分信号输入级均设有正负两个输出端，增益放大级设有正负两个输入端。本发明还公开了一种采样电路和采样方法。本发明的一种四输入运算放大器，可以拓宽电感电流采样电路的带宽和增加控制环路增益；本发明的一种采样电路和采样方法，能够快速响应并精确地测量全波电感电流。
Description
技术领域
本发明涉及电子电路技术领域，更具体地说，尤其涉及一种四输入运算放大器及其应用的采样电路和采样方法。
背景技术
电流模控制的DC-DC变换器在电源管理芯片中有着广泛的应用，特别是移动设备，而高性能的电流采样电路是不可或缺的一部分。对于一些应用，如基于电流比较模式的单电感多输出(Single-Inductor Multiple-Output，SIMO)DC-DC变换器，高开关频率宽范围输入电压和宽占空比范围的自适应峰值/谷值电流控制的变换器，平均电流控制的升降压变换器等，设计一种快速响应和高精度的全波电流采样电路就变得极为重要。但目前已有的全波采样电路存在一些不足，如电路复杂和体积大、切换不稳定、噪声大、响应速度慢以及环路增益受限影响了采样精度。
发明内容
本发明的第一个目的在于提供一种四输入运算放大器，可以拓宽电感电流采样电路的带宽和增加控制环路增益；本发明的第二个目的在于提供一种应用四输入运算放大器的采样电路和采样方法，能够快速响应并精确地测量全波电感电流，采样切换过程稳定，可抑制尖峰干扰，衰减采样切换噪声，适用于高达10MHz开关频率的DC-DC变换器。
本发明的技术方案如下：
一方面，一种四输入运算放大器，包括两者形成推挽结构的P型差分信号输入级和N型差分信号输入级以及用于增加增益和带宽的增益放大级，所述的P型差分信号输入级和N型差分信号输入级均设有两个用于与采样电路连接的输入端，所述的P型差分信号输入级设有第一电压VHP输入端和第二电压VHM输入端，所述的N型差分信号输入级设有第三电压VLP输入端和第四电压VLM输入端，第一电压VHP的跟随第二电压VHM变化，第四电压VLM的跟随第三电压VLP变化，P型差分信号输入级和N型差分信号输入级均设有正负两个输出端，增益放大级设有正负两个输入端，P型差分信号输入级和N型差分信号输入级的正输出端均与增益放大级的正输入端连接，P型差分信号输入级和N型差分信号输入级的负输出端均与增益放大级的负输入端连接。
进一步的，所述P型差分信号输入级包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一偏置电流源IB1和第二偏置电流源IB2，所述的第一PMOS管MP1的源极和第三PMOS管MP3的源极连接至第二电压VHM输入端，第二PMOS管MP2的源极和第四PMOS管MP4的源极连接至第一电压VHP输入端,第一PMOS管MP1的栅极及漏极和第二PMOS管MP2的栅极连接至第一偏置电流源IB1的一端，第四PMOS管MP4的栅极及漏极和第三PMOS管MP3的栅极连接至第二偏置电流源IB2的一端，第二PMOS管MP2的漏极连接至第一NMOS管MN1的漏极，第三PMOS管MP3的漏极连接至第二NMOS管MN2的漏极，第一NMOS管MN1的源极连接至第四NMOS管MN4的漏极及栅极，第一NMOS管MN1的栅极和第二NMOS管MN2的栅极连接至控制信号输入端，第二NMOS管MN2的源极连接至第五NMOS管MN5的漏极及栅极、第三NMOS管MN3的漏极和第六NMOS管MN6的栅极，第三NMOS管MN3的栅极连接至控制信号VQN输入端，第四NMOS管MN4的漏极及栅极和第一NMOS管MN1的源极为P型差分信号输入级的负输出端且输出第二差分信号NSIGNA，偏置电压VB2连接至第七NMOS管MN7的栅极，第七NMOS管MN7的源极连接至第六NMOS管MN6的漏极，第七NMOS管MN7的漏极为P型差分信号输入级的正输出端且输出第一差分信号PSIGNAL，第六NMOS管MN6的源极、第五NMOS管MN5的源极、第四NMOS管MN4的源极、第一偏置电流源IB1和第二偏置电流源IB2连接至参考地。
进一步的，所述N型差分信号输入级包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第三偏置电流源IB3和第四偏置电流源IB4，第八NMOS管MN8的源极和第十NMOS管MN10的源极连接至第三电压VLP输入端，第九NMOS管MN9的源极和第十一NMOS管MN11的源极连接至第四电压VLM输入端,第八NMOS管MN8的栅极及漏极和第九NMOS管MN9的栅极连接至第三偏置电流源IB3的一端，第十一NMOS管MN11的栅极及漏极和第十NMOS管MN10的栅极连接至第四偏置电流源IB4的一端，第九NMOS管MN9的漏极连接至第十PMOS管MP10的漏极，第十NMOS管MN10的漏极连接至第十一PMOS管MP11的漏极，第十PMOS管MP10的源极、第九PMOS管MP9的漏极和第六PMOS管MP6的栅极连接至第七PMOS管MP7的漏
-极及栅极，第十PMOS管MP10的栅极和第十一PMOS管MP11的栅极连接至控制信号VQP输入端，第十一PMOS管MP11的源极、第八PMOS管MP8的漏极及栅极为N型差分信号输入级的正输出端且输出第一差分信号PSIGNA，第九PMOS管MP9的栅极连接至控制信号VQP输入端，第五PMOS管MP5的源极为N型差分信号输入级的负输出端且输出第二差分信号NSIGNA，第五PMOS管MP5的栅极连接有第一偏置电压VB1，第五PMOS管MP5的源极连接至第六PMOS管MP6的漏极，第六PMOS管MP6的源极、第七PMOS管MP7的源极、第八PMOS管MP8的源极、第三偏置电流源IB3和第四偏置电流源IB4连接至输入电源。
进一步的，所述增益放大级包括第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、以及分别连接有控制信号和控制信号VQN控制进行控制的第一可控开关和第二可控开关，第十三PMOS管MP13的栅极和第十四PMOS管MP14的栅极增益放大级的正输入出端且连接至第一差分信号PSIGNAL，第十二PMOS管MP12的源极连接至第十三PMOS管MP13的漏极，第十二PMOS管MP12的栅极连接至第一偏置电压VB1输入端，第十四PMOS管MP14的漏极、第十五PMOS管MP15的漏极及栅极和第十六PMOS管MP16的栅极连接至第十二NMOS管MN12的漏极，第十六PMOS管MP16的漏极连接至第十七PMOS管MP17的源极，第十七PMOS管MP17的栅极连接至第一可控开关及第二可控开关的一端和第十七NMOS管MN17，第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16的源极连接至电源端，第一可控开关及第二可控开关的另一端连接至VOEA输出端，第十三NMOS管MN13的栅极和第十四NMOS管MN14的栅极增益放大级的负输入出端且连接至第二差分信号NSIGNAL，第十二NMOS管MN12的源极连接至第十三NMOS管MN13的漏极，第十二NMOS管MN12的栅极连接至第二偏置电压VB2输入端，第十四NMOS管MN14的漏极、第十五NMOS管MN15的漏极及栅极和第十六NMOS管MN16的栅极连接至第十二PMOS管MP12的漏极，第十六NMOS管MN16的漏极连接至第十七NMOS管MN17的源极，第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16的源极连接至参考地。
另一方面，一种应用所述四输入运算放大器的采样电路，包括正半波采样电路、负半波采样电路、系统功率级电路和四输入运算放大器，正半波采样电路用于使第一电压VHP输入端的输入跟随第二电压VHM输入端的输入变化，负半波采样电路用于使第四电压VLM输入端的输入跟随第三电压VLP输入端的输入变化，所述的正半波采样电路和负半波采样电路均设有用于驱动采样电路以及控制四输入运算放大器的输入端输入变化的控制信号VQP输入端和控制信号VQN输入端，所述的正半波采样电路和负半波采样电路的输出端均与系统功率级电路的输入端连接。
进一步的，所述正半波电流采样电路包括第一反相器、第一开关PMOS晶体管SP1、第二开关PMOS晶体管SP2、第三开关PMOS晶体管SP3、比例采样PMOS管MPS、NMOS晶体管MN0、第一采样电阻RSEN1、补偿电流源Icps和采样保持电容C1，比例采样PMOS管MPS的源极和补偿电流源Icps的一端连接至电源端，第一开关PMOS晶体管SP1的源极、第三开关PMOS晶体管SP3的源极和NMOS晶体管MN0的漏极连接至比例采样PMOS管MPS的漏极，控制信号VQP输入端连接至第一反相器输入端和第二开关PMOS晶体管SP2的栅极且第一反相器输出控制信号第一反相器的输出端连接至第一开关PMOS晶体管SP1的栅极，第二开关PMOS晶体管SP2的源极连接至电感L的VX端，第一开关PMOS晶体管SP1的漏极和四输入运算放大器的第二电压VHM输入端连接至第二开关PMOS晶体管SP2的漏极，四输入运算放大器的第一电压VHP输入端连接至第三开关PMOS晶体管SP3的漏极，四输入运算放大器的VOEA输出端和采样保持电容C1的一端连接至NMOS晶体管MN0的栅极，NMOS晶体管MN0的源极和补偿电流源Icps的另一端连接至第一采样电阻RSEN1的一端，比例采样PMOS管MPS的栅极、第三开关PMOS晶体管SP2和第一采样电阻RSEN1及采样保持电容C1的另一端连接至参考地；所述负半波电流采样电路包括第二反相器、第一开关NMOS晶体管SN1、第二开关NMOS晶体管SN2、第三开关NMOS晶体管SN3、第四开关NMOS晶体管SN4、比例采样NMOS管MNS、NMOS晶体管MS0和第二采样电阻RSEN2，NMOS晶体管MS0的漏极和第一开关NMOS晶体管SN1连接至电源端，第一开关NMOS晶体管SN1的漏极连接至四输入运算放大器的第三电压VLP输入端，第三开关NMOS晶体管SN3的源极和第四开关NMOS晶体管SN4的漏极连接至四输入运算放大器的第四电压VLM输入端，第一反相器的输出端连接至第四开关NMOS晶体管SN4的栅极，控制信号VQN输入端连接至第三开关NMOS晶体管SN3的栅极和第二反相器的输入端且第二反相器输出控制信号第二开关NMOS晶体管SN2的漏极、第三开关NMOS晶体管SN3的漏极和第二采样电阻RSEN2的一端连接至比例采样NMOS管MNS的源极，比例采样NMOS管MNS的漏极连接至电感L的VX端，第二采样电阻RSEN2的另一端连接至NMOS晶体管MS0的源极，NMOS晶体管MS0的栅极连接至四输入运算放大器的VOEA输出端，第二反相器的输出端连接至第二开关NMOS晶体管SN2的栅极，第一开关NMOS晶体管SN1的源极、第二开关NMOS晶体管SN2的源极和第四开关NMOS晶体管SN4的源极连接至参考地。
进一步的，所述的正半波采样电路和负半波采样电路中包括镜像电流源抑制输出级结构，所述的镜像电流源抑制输出级结构包括正半波采样电路中的NMOS晶体管MN0、第一采样电阻RSEN1、补偿电流源Icps和采样保持电容C1，以及负半波采样电路中的NMOS晶体管MS0和第二采样电阻RSEN2。
进一步的，所述系统功率级电路包括PMOS功率管MP、NMOS功率管MN、电感L、电容C和负载电阻RL，PMOS功率管MP的源极连接至电源端，控制信号VQP输入端连接至PMOS功率管MP的栅极，PMOS功率管MP的漏极和NMOS功率管MN的漏极连接至电感VX的一端，NMOS功率管MN的栅极连接至控制信号VQN输入端,电感的另一端连接至电容C和负载电阻RL,NMOS功率管MN的源极、电容C和负载电阻RL的另一端连接至参考地。
一种应用所述四输入运算放大器的采样电路的采样方法，包括以下步骤：
S1、输入同一个PWM信号作为控制信号VQP和控制信号VQN驱动采样电路工作；
S2、对四输入运算放大器输入两者为堆叠结构的第一偏置电压VB1和第二偏置电压VB2，使四输入运算放大器的VOEA输出端在采样电路中引入一个提高切换模式稳定性的高阻抗点；
S3、改变控制信号VQP和控制信号VQN控制采样电路进行正半波采样和负半波采样。
进一步的，所述步骤S3中，VQP＝0时，NMOS功率管MN、第一开关PMOS晶体管SP1和第三开关NMOS晶体管SN3断开，PMOS功率管MP、第二开关PMOS晶体管SP2、第二开关NMOS晶体管SN2和第四开关NMOS晶体管SN4闭合，进行正半波采样；VQN＝1时，NMOS功率管MN、第一开关PMOS晶体管SP1和第三开关NMOS晶体管SN3闭合，PMOS功率管MP、第二开关PMOS晶体管SP2、第二开关NMOS晶体管SN2和第四开关NMOS晶体管SN4断开，进行负半波采样。
本发明具有的有益效果为：
本发明的一种四输入运算放大器，不受其输出电压的转换速率的限制，可以拓宽电感电流采样电路的带宽和增加控制环路增益；本发明的一种应用四输入运算放大器的采样电路和采样方法能够快速响应并精确地测量全波电感电流，采样切换过程稳定，抑制了尖峰干扰，衰减了采样切换噪声，适用于高达10MHz开关频率的DC-DC变换器；全波电感电流采样电路通过引入不受压摆率限制的四输入运算放大器来拓宽电流采样电路的带宽和增加控制环路增益，并且，通过在四输入运算放大器输出引进了一个高阻抗点，保证了切换模式时的稳定；全波电感电流采样电路通过镜像电流源抑制输出级结构，消除了在负载变化或者全波测量切换过程时的带宽变化情况。
附图说明
为了更清楚地说明本发明的实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1本发明的一种四输入运算放大器的P型差分信号输入级的设计原理图；
图2本发明的一种四输入运算放大器的N型差分信号输入级的设计原理图；
图3本发明的一种四输入运算放大器的增益放大级的设计原理图；
图4本发明的一种采样电路结构示意图之一；
图5本发明的一种采样电路结构示意图之二。
具体实施方式
下面结合具体实施方式，对本发明的技术方案作进一步的详细说明，但不构成对本发明的任何限制。
实施例
参阅图1至图3所示，本发明的一种四输入运算放大器，包括两者形成推挽结构的P型差分信号输入级和N型差分信号输入级以及用于增加增益和带宽的增益放大级，P型差分信号输入级和N型差分信号输入级均设有两个用于与采样电路连接的输入端，P型差分信号输入级设有第一电压VHP输入端和第二电压VHM输入端，N型差分信号输入级设有第三电压VLP输入端和第四电压VLM输入端，第一电压VHP的跟随第二电压VHM变化，第四电压VLM的跟随第三电压VLP变化，P型差分信号输入级和N型差分信号输入级均设有正负两个输出端，增益放大级设有正负两个输入端，P型差分信号输入级和N型差分信号输入级的正输出端均与增益放大级的正输入端连接，P型差分信号输入级和N型差分信号输入级的负输出端均与增益放大级的负输入端连接。
P型差分信号输入级包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一偏置电流源IB1和第二偏置电流源IB2，第一PMOS管MP1的源极和第三PMOS管MP3的源极连接至第二电压VHM输入端，第二PMOS管MP2的源极和第四PMOS管MP4的源极连接至第一电压VHP输入端,第一PMOS管MP1的栅极及漏极和第二PMOS管MP2的栅极连接至第一偏置电流源IB1的一端，第四PMOS管MP4的栅极及漏极和第三PMOS管MP3的栅极连接至第二偏置电流源IB2的一端，第二PMOS管MP2的漏极连接至第一NMOS管MN1的漏极，第三PMOS管MP3的漏极连接至第二NMOS管MN2的漏极，第一NMOS管MN1的源极连接至第四NMOS管MN4的漏极及栅极，第一NMOS管MN1的栅极和第二NMOS管MN2的栅极连接至控制信号输入端，第二NMOS管MN2的源极连接至第五NMOS管MN5的漏极及栅极、第三NMOS管MN3的漏极和第六NMOS管MN6的栅极，第三NMOS管MN3的栅极连接至控制信号VQN输入端，第四NMOS管MN4的漏极及栅极和第一NMOS管MN1的源极为P型差分信号输入级的负输出端且输出第二差分信号NSIGNA，偏置电压VB2连接至第七NMOS管MN7的栅极，第七NMOS管MN7的源极连接至第六NMOS管MN6的漏极，第七NMOS管MN7的漏极为P型差分信号输入级的正输出端且输出第一差分信号PSIGNAL，第六NMOS管MN6的源极、第五NMOS管MN5的源极、第四NMOS管MN4的源极、第一偏置电流源IB1和第二偏置电流源IB2连接至参考地。
N型差分信号输入级包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第三偏置电流源IB3和第四偏置电流源IB4，第八NMOS管MN8的源极和第十NMOS管MN10的源极连接至第三电压VLP输入端，第九NMOS管MN9的源极和第十一NMOS管MN11的源极连接至第四电压VLM输入端,第八NMOS管MN8的栅极及漏极和第九NMOS管MN9的栅极连接至第三偏置电流源IB3的一端，第十一NMOS管MN11的栅极及漏极和第十NMOS管MN10的栅极连接至第四偏置电流源IB4的一端，第九NMOS管MN9的漏极连接至第十PMOS管MP10的漏极，第十NMOS管MN10的漏极连接至第十一PMOS管MP11的漏极，第十PMOS管MP10的源极、第九PMOS管MP9的漏极和第六PMOS管MP6的栅极连接至第七PMOS管MP7的漏极及栅极，第十PMOS管MP10的栅极和第十一PMOS管MP11的栅极连接至控制信号输入端，第十一PMOS管MP11的源极、第八PMOS管MP8的漏极及栅极为N型差分信号输入级的正输出端且输出第一差分信号PSIGNA，第九PMOS管MP9的栅极连接至控制信号VQP输入端，第五PMOS管MP5的源极为N型差分信号输入级的负输出端且输出第二差分信号NSIGNA，第五PMOS管MP5的栅极连接有第一偏置电压VB1，第五PMOS管MP5的源极连接至第六PMOS管MP6的漏极，第六PMOS管MP6的源极、第七PMOS管MP7的源极、第八PMOS管MP8的源极、第三偏置电流源IB3和第四偏置电流源IB4连接至输入电源。
增益放大级包括第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、以及分别连接有控制信号和控制信号VQN控制进行控制的第一可控开关和第二可控开关，第十三PMOS管MP13的栅极和第十四PMOS管MP14的栅极增益放大级的正输入出端且连接至第一差分信号PSIGNAL，第十二PMOS管MP12的源极连接至第十三PMOS管MP13的漏极，第十二PMOS管MP12的栅极连接至第一偏置电压VB1输入端，第十四PMOS管MP14的漏极、第十五PMOS管MP15的漏极及栅极和第十六PMOS管MP16的栅极连接至第十二NMOS管MN12的漏极，第十六PMOS管MP16的漏极连接至第十七PMOS管MP17的源极，第十七PMOS管MP17的栅极连接至第一可控开关及第二可控开关的一端和第十七NMOS管MN17，第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16的源极连接至电源端，第一可控开关及第二可控开关的另一端连接至VOEA输出端，第十三NMOS管MN13的栅极和第十四NMOS管MN14的栅极增益放大级的负输入出端且连接至第二差分信号NSIGNAL，第十二NMOS管MN12的源极连接至第十三NMOS管MN13的漏极，第十二NMOS管MN12的栅极连接至第二偏置电压VB2输入端，第十四NMOS管MN14的漏极、第十五NMOS管MN15的漏极及栅极和第十六NMOS管MN16的栅极连接至第十二PMOS管MP12的漏极，第十六NMOS管MN16的漏极连接至第十七NMOS管MN17的源极，第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16的源极连接至参考地。
本发明的一种四输入运算放大器的电路包含两个部分：差分信号输入级和增益放大级(Gm-Boosting)。差分信号输入级包括P型差分信号输入级和N型差分信号输入级，通过推挽(Push-Pull)结构避免了压摆率的限制；通过Gm-Boosting增益放大级增加了M(2K+1)倍的增益和带宽；通过第一偏置电压VB1和第一偏置电压VB2可形成堆叠(Cascode)结构来保证了运放切换时静态电压的稳定性。因此在宽范围输入VIN变化时，电流采样的精度仍旧可以获得，不需要通过增加管子沟道长度与带宽减小之间的折衷。
当控制信号VQP＝0时，P型差分信号输入级采样时的小信号传输函数如下：
同样地，相似的分析可以应用到N型采样的小信号分析。唯一的高阻抗点可在节点四输入运算放大器的VOEA输出处获得，保证了切换时的内在均衡稳定。
参阅图4所示，本发明的一种应用四输入运算放大器的采样电路，包括正半波采样电路、负半波采样电路、系统功率级电路和四输入运算放大器，正半波采样电路用于使第一电压VHP输入端的输入跟随第二电压VHM输入端的输入变化，负半波采样电路用于使第四电压VLM输入端的输入跟随第三电压VLP输入端的输入变化，正半波采样电路和负半波采样电路均设有用于驱动采样电路以及控制四输入运算放大器的输入端输入变化的控制信号VQP输入端和控制信号VQN输入端，正半波采样电路和负半波采样电路的输出端均与系统功率级电路的输入端连接。
本发明的一种全波电感电流采样电路及其方法能够快速响应，并精确地测量全波电感电流，采样切换过程稳定，抑制了尖峰干扰，衰减了采样切换噪声，适用于高达10MHz开关频率的DC-DC变换器。
正半波电流采样电路包括第一反相器、第一开关PMOS晶体管SP1、第二开关PMOS晶体管SP2、第三开关PMOS晶体管SP3、比例采样PMOS管MPS、NMOS晶体管MN0、第一采样电阻RSEN1、补偿电流源Icps和采样保持电容C1，比例采样PMOS管MPS的源极和补偿电流源Icps的一端连接至电源端，第一开关PMOS晶体管SP1的源极、第三开关PMOS晶体管SP3的源极和NMOS晶体管MN0的漏极连接至比例采样PMOS管MPS的漏极，控制信号VQP输入端连接至第一反相器输入端和第二开关PMOS晶体管SP2的栅极且第一反相器输出控制信号第一反相器的输出端连接至第一开关PMOS晶体管SP1的栅极，第二开关PMOS晶体管SP2的源极连接至电感L的VX端，第一开关PMOS晶体管SP1的漏极和四输入运算放大器的第二电压VHM输入端连接至第二开关PMOS晶体管SP2的漏极，四输入运算放大器的第一电压VHP输入端连接至第三开关PMOS晶体管SP3的漏极，四输入运算放大器的VOEA输出端和采样保持电容C1的一端连接至NMOS晶体管MN0的栅极，NMOS晶体管MN0的源极和补偿电流源Icps的另一端连接至第一采样电阻RSEN1的一端，比例采样PMOS管MPS的栅极、第三开关PMOS晶体管SP2和第一采样电阻RSEN1及采样保持电容C1的另一端连接至参考地；负半波电流采样电路包括第二反相器、第一开关NMOS晶体管SN1、第二开关NMOS晶体管SN2、第三开关NMOS晶体管SN3、第四开关NMOS晶体管SN4、比例采样NMOS管MNS、NMOS晶体管MS0和第二采样电阻RSEN2，NMOS晶体管MS0的漏极和第一开关NMOS晶体管SN1连接至电源端，第一开关NMOS晶体管SN1的漏极连接至四输入运算放大器的第三电压VLP输入端，第三开关NMOS晶体管SN3的源极和第四开关NMOS晶体管SN4的漏极连接至四输入运算放大器的第四电压VLM输入端，第一反相器的输出端连接至第四开关NMOS晶体管SN4的栅极，控制信号VQN输入端连接至第三开关NMOS晶体管SN3的栅极和第二反相器的输入端且第二反相器输出控制信号第二开关NMOS晶体管SN2的漏极、第三开关NMOS晶体管SN3的漏极和第二采样电阻RSEN2的一端连接至比例采样NMOS管MNS的源极，比例采样NMOS管MNS的漏极连接至电感L的VX端，第二采样电阻RSEN2的另一端连接至NMOS晶体管MS0的源极，NMOS晶体管MS0的栅极连接至四输入运算放大器的VOEA输出端，第二反相器的输出端连接至第二开关NMOS晶体管SN2的栅极，第一开关NMOS晶体管SN1的源极、第二开关NMOS晶体管SN2的源极和第四开关NMOS晶体管SN4的源极连接至参考地。
参阅图5所示，正半波采样电路和负半波采样电路中包括镜像电流源抑制输出级结构，镜像电流源抑制输出级结构包括正半波采样电路中的NMOS晶体管MN0、第一采样电阻RSEN1、补偿电流源Icps和采样保持电容C1，以及负半波采样电路中的NMOS晶体管MS0和第二采样电阻RSEN2。通过镜像电流源抑制输出级结构，消除了在负载变化或者全波测量切换过程时的带宽变化情况。且通过镜像电流源抑制输出级结构，避免了采样电压的输出受到采样正负半波切换时带来的噪声的影响，因此切换时的尖峰受到了抑制。另外，因为环路的增益取决于MN0的Gm和第一采样电阻RSEN1的大小，减少了从轻载到重载时的带宽变化，因此在保证了不同负载下的最大环路控制带宽的电流采样电路的稳定性。
系统功率级电路包括PMOS功率管MP、NMOS功率管MN、电感L、电容C和负载电阻RL，PMOS功率管MP的源极连接至电源端，控制信号VQP输入端连接至PMOS功率管MP的栅极，PMOS功率管MP的漏极和NMOS功率管MN的漏极连接至电感VX的一端，NMOS功率管MN的栅极连接至控制信号VQN输入端,电感的另一端连接至电容C和负载电阻RL,NMOS功率管MN的源极、电容C和负载电阻RL的另一端连接至参考地。
一种应用四输入运算放大器的采样电路的采样方法，包括以下步骤：
S1、输入同一个PWM信号作为控制信号VQP和控制信号VQN驱动采样电路工作；
S2、对四输入运算放大器输入两者为堆叠结构的第一偏置电压VB1和第二偏置电压VB2，使四输入运算放大器的VOEA输出端在采样电路中引入一个提高切换模式稳定性的高阻抗点；
S3、改变控制信号VQP和控制信号VQN控制采样电路进行正半波采样和负半波采样。
其中，步骤S3中，控制信号VQP＝0时，NMOS功率管MN、第一开关PMOS晶体管SP1和第三开关NMOS晶体管SN3断开，PMOS功率管MP、第二开关PMOS晶体管SP2、第二开关NMOS晶体管SN2和第四开关NMOS晶体管SN4闭合，进行正半波采样；控制信号VQN＝1时，NMOS功率管MN、第一开关PMOS晶体管SP1和第三开关NMOS晶体管SN3闭合，PMOS功率管MP、第二开关PMOS晶体管SP2、第二开关NMOS晶体管SN2和第四开关NMOS晶体管SN4断开，进行负半波采样。
更具体的，改变控制信号VQP和控制信号VQN控制正半波采样电路或负半波采样电路工作中，因控制信号VQP和控制信号VQN为同一个PWM信号，控制信号VQP＝0时，此时控制信号VQN＝0，功率管MN、第一开关PMOS晶体管SP1和第三开关NMOS晶体管SN3断开，功率管MP、第二开关PMOS晶体管SP2、第二开关NMOS晶体管SN2和第四开关NMOS晶体管SN4闭合，补偿电流源Icps补偿了流进运放的静态电流，负反馈使得四输入运算放大器的第一电压VHP输入端处的电压跟随第一电压VHM输入端处的电压，采样管MPS产生采样电流，通过第一采样电阻RSEN1转换成电压VSEN输出；控制信号VQN＝1时，此时控制信号VQP＝1，功率管MN、第一开关PMOS晶体管SP1和第三开关NMOS晶体管SN3闭合，功率管MP、第二开关PMOS晶体管SP2、第二开关NMOS晶体管SN2和第四开关NMOS晶体管SN4断开，补偿电流源Icps补偿了流进运放的静态电流，负反馈使得四输入运算放大器的第四电压VLM输入端处的电压跟随第三电压VLP输入端处的电压，采样管MNS产生采样电流，通过第一采样电阻RSEN1转换成电压VSEN输出。
本实施例中，比例采样PMOS管MPS和比例采样NMOS管MNS分别与PMOS功率管MP和NMOS功率管MN的参数成比例，使比例采样PMOS管MPS和比例采样NMOS管MNS成比例的产生采样电流。
以上所述的仅是本发明的优选实施方式，应当指出对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以对此四输入运算放大器及其应用的采样电路和采样方法做出若干变形和改进，这些都不会影响本发明实施的效果和专利的实用性。
Claims (10)
1.一种四输入运算放大器，其特征在于，包括两者形成推挽结构的P型差分信号输入级和N型差分信号输入级以及用于增加增益和带宽的增益放大级，所述的P型差分信号输入级和N型差分信号输入级均设有两个用于与采样电路连接的输入端，所述的P型差分信号输入级设有第一电压VHP输入端和第二电压VHM输入端，所述的N型差分信号输入级设有第三电压VLP输入端和第四电压VLM输入端，第一电压VHP的跟随第二电压VHM变化，第四电压VLM的跟随第三电压VLP变化，P型差分信号输入级和N型差分信号输入级均设有正负两个输出端，增益放大级设有正负两个输入端，P型差分信号输入级和N型差分信号输入级的正输出端均与增益放大级的正输入端连接，P型差分信号输入级和N型差分信号输入级的负输出端均与增益放大级的负输入端连接。
2.根据权利要求1所述的一种四输入运算放大器，其特征在于，所述P型差分信号输入级包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一偏置电流源IB1和第二偏置电流源IB2，所述的第一PMOS管MP1的源极和第三PMOS管MP3的源极连接至第二电压VHM输入端，第二PMOS管MP2的源极和第四PMOS管MP4的源极连接至第一电压VHP输入端,第一PMOS管MP1的栅极及漏极和第二PMOS管MP2的栅极连接至第一偏置电流源IB1的一端，第四PMOS管MP4的栅极及漏极和第三PMOS管MP3的栅极连接至第二偏置电流源IB2的一端，第二PMOS管MP2的漏极连接至第一NMOS管MN1的漏极，第三PMOS管MP3的漏极连接至第二NMOS管MN2的漏极，第一NMOS管MN1的源极连接至第四NMOS管MN4的漏极及栅极，第一NMOS管MN1的栅极和第二NMOS管MN2的栅极连接至控制信号输入端，第二NMOS管MN2的源极连接至第五NMOS管MN5的漏极及栅极、第三NMOS管MN3的漏极和第六NMOS管MN6的栅极，第三NMOS管MN3的栅极连接至控制信号VQN输入端，第四NMOS管MN4的漏极及栅极和第一NMOS管MN1的源极为P型差分信号输入级的负输出端且输出第二差分信号NSIGNA，偏置电压VB2连接至第七NMOS管MN7的栅极，第七NMOS管MN7的源极连接至第六NMOS管MN6的漏极，第七NMOS管MN7的漏极为P型差分信号输入级的正输出端且输出第一差分信号PSIGNAL，第六NMOS管MN6的源极、第五NMOS管MN5的源极、第四NMOS管MN4的源极、第一偏置电流源IB1和第二偏置电流源IB2连接至参考地。
3.根据权利要求1所述的一种四输入运算放大器，其特征在于，所述N型差分信号输入级包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第八NMOS管MN8、第九NMOS 管MN9、第十NMOS管MN10、第十一NMOS管MN11、第三偏置电流源IB3和第四偏置电流源IB4，第八NMOS管MN8的源极和第十NMOS管MN10的源极连接至第三电压VLP输入端，第九NMOS管MN9的源极和第十一NMOS管MN11的源极连接至第四电压VLM输入端,第八NMOS管MN8的栅极及漏极和第九NMOS管MN9的栅极连接至第三偏置电流源IB3的一端，第十一NMOS管MN11的栅极及漏极和第十NMOS管MN10的栅极连接至第四偏置电流源IB4的一端，第九NMOS管MN9的漏极连接至第十PMOS管MP10的漏极，第十NMOS管MN10的漏极连接至第十一PMOS管MP11的漏极，第十PMOS管MP10的源极、第九PMOS管MP9的漏极和第六PMOS管MP6的栅极连接至第七PMOS管MP7的漏极及栅极，第十PMOS管MP10的栅极和第十一PMOS管MP11的栅极连接至控制信号输入端，第十一PMOS管MP11的源极、第八PMOS管MP8的漏极及栅极为N型差分信号输入级的正输出端且输出第一差分信号PSIGNA，第九PMOS管MP9的栅极连接至控制信号VQP输入端，第五PMOS管MP5的源极为N型差分信号输入级的负输出端且输出第二差分信号NSIGNA，第五PMOS管MP5的栅极连接有第一偏置电压VB1，第五PMOS管MP5的源极连接至第六PMOS管MP6的漏极，第六PMOS管MP6的源极、第七PMOS管MP7的源极、第八PMOS管MP8的源极、第三偏置电流源IB3和第四偏置电流源IB4连接至输入电源。
4.根据权利要求1所述的一种四输入运算放大器，其特征在于，所述增益放大级包括第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、以及分别连接有控制信号和控制信号VQN控制进行控制的第一可控开关和第二可控开关，第十三PMOS管MP13的栅极和第十四PMOS管MP14的栅极增益放大级的正输入出端且连接至第一差分信号PSIGNAL，第十二PMOS管MP12的源极连接至第十三PMOS管MP13的漏极，第十二PMOS管MP12的栅极连接至第一偏置电压VB1输入端，第十四PMOS管MP14的漏极、第十五PMOS管MP15的漏极及栅极和第十六PMOS管MP16的栅极连接至第十二NMOS管MN12的漏极，第十六PMOS管MP16的漏极连接至第十七PMOS管MP17的源极，第十七PMOS管MP17的栅极连接至第一可控开关及第二可控开关的一端和第十七NMOS管MN17，第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16的源极连接至电源端，第一可控开关及第二可控开关的另一端连接至VOEA输出端，第十三NMOS管MN13的栅极和第十四NMOS管MN14的栅极增益放大级的负输入出端且连接至第二差分信号NSIGNAL，第十二NMOS管MN12的源极连接至第十三NMOS管MN13的漏极，第十二NMOS管MN12的栅极连接至第二偏置电压VB2输入端，第十四NMOS管MN14的漏极、第十五NMOS管MN15的漏极及栅极和第十六NMOS管MN16的栅极连接至第十二PMOS管MP12的漏极，第十六NMOS管MN16的漏极连接至第十七NMOS管MN17的源极，第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16的源极连接至参考地。
5.一种应用权利要求1至4任意一项所述四输入运算放大器的采样电路，其特征在于，包括正半波采样电路、负半波采样电路、系统功率级电路和四输入运算放大器，正半波采样电路用于使第一电压VHP输入端的输入跟随第二电压VHM输入端的输入变化，负半波采样电路用于使第四电压VLM输入端的输入跟随第三电压VLP输入端的输入变化，所述的正半波采样电路和负半波采样电路均设有用于驱动采样电路以及控制四输入运算放大器的输入端输入变化的控制信号VQP输入端和控制信号VQN输入端，所述的正半波采样电路和负半波采样电路的输出端均与系统功率级电路的输入端连接。
6.根据权利要求5所述的一种采样电路，其特征在于，所述正半波电流采样电路包括第一反相器、第一开关PMOS晶体管SP1、第二开关PMOS晶体管SP2、第三开关PMOS晶体管SP3、比例采样PMOS管MPS、NMOS晶体管MN0、第一采样电阻RSEN1、补偿电流源Icps和采样保持电容C1，比例采样PMOS管MPS的源极和补偿电流源Icps的一端连接至电源端，第一开关PMOS晶体管SP1的源极、第三开关PMOS晶体管SP3的源极和NMOS晶体管MN0的漏极连接至比例采样PMOS管MPS的漏极，控制信号VQP输入端连接至第一反相器输入端和第二开关PMOS晶体管SP2的栅极且第一反相器输出控制信号第一反相器的输出端连接至第一开关PMOS晶体管SP1的栅极，第二开关PMOS晶体管SP2的源极连接至电感L的VX端，第一开关PMOS晶体管SP1的漏极和四输入运算放大器的第二电压VHM输入端连接至第二开关PMOS晶体管SP2的漏极，四输入运算放大器的第一电压VHP输入端连接至第三开关PMOS晶体管SP3的漏极，四输入运算放大器的VOEA输出端和采样保持电容C1的一端连接至NMOS晶体管MN0的栅极，NMOS晶体管MN0的源极和补偿电流源Icps的另一端连接至第一采样电阻RSEN1的一端，比例采样PMOS管MPS的栅极、第三开关PMOS晶体管SP2和第一采样电阻RSEN1及采样保持电容C1的另一端连接至参考地；所述负半波电流采样电路包括第二反相器、第一开关NMOS晶体管SN1、第二开关NMOS晶体管SN2、第三开关NMOS晶体管SN3、第四开关NMOS晶体管SN4、比例采样NMOS管MNS、NMOS晶体管MS0和第二采样电阻RSEN2，NMOS晶体管MS0的漏极和第一开关NMOS晶体管SN1连接至电源端，第一开关NMOS晶体管SN1的漏极连接至四输入运算放大器的第三电压VLP输入端，第三开关NMOS晶体管SN3的源极和第四开关NMOS 晶体管SN4的漏极连接至四输入运算放大器的第四电压VLM输入端，第一反相器的输出端连接至第四开关NMOS晶体管SN4的栅极，控制信号VQN输入端连接至第三开关NMOS晶体管SN3的栅极和第二反相器的输入端且第二反相器输出控制信号第二开关NMOS晶体管SN2的漏极、第三开关NMOS晶体管SN3的漏极和第二采样电阻RSEN2的一端连接至比例采样NMOS管MNS的源极，比例采样NMOS管MNS的漏极连接至电感L的VX端，第二采样电阻RSEN2的另一端连接至NMOS晶体管MS0的源极，NMOS晶体管MS0的栅极连接至四输入运算放大器的VOEA输出端，第二反相器的输出端连接至第二开关NMOS晶体管SN2的栅极，第一开关NMOS晶体管SN1的源极、第二开关NMOS晶体管SN2的源极和第四开关NMOS晶体管SN4的源极连接至参考地。
7.根据权利要求书6所述的一种采样电路，其特征在于，所述的正半波采样电路和负半波采样电路中包括镜像电流源抑制输出级结构，所述的镜像电流源抑制输出级结构包括正半波采样电路中的NMOS晶体管MN0、第一采样电阻RSEN1、补偿电流源Icps和采样保持电容C1，以及负半波采样电路中的NMOS晶体管MS0和第二采样电阻RSEN2。
8.根据权利要求书5所述的一种采样电路，其特征在于，所述系统功率级电路包括PMOS功率管MP、NMOS功率管MN、电感L、电容C和负载电阻RL，PMOS功率管MP的源极连接至电源端，控制信号VQP输入端连接至PMOS功率管MP的栅极，PMOS功率管MP的漏极和NMOS功率管MN的漏极连接至电感VX的一端，NMOS功率管MN的栅极连接至控制信号VQN输入端,电感的另一端连接至电容C和负载电阻RL,NMOS功率管MN的源极、电容C和负载电阻RL的另一端连接至参考地。
9.一种应用权利要求1至4任意一项所述四输入运算放大器的采样电路的采样方法，其特征在于，包括以下步骤：
S1、输入同一个PWM信号作为控制信号VQP和控制信号VQN驱动采样电路工作；
S2、对四输入运算放大器输入两者为堆叠结构的第一偏置电压VB1和第二偏置电压VB2，使四输入运算放大器的VOEA输出端在采样电路中引入一个提高切换模式稳定性的高阻抗点；
S3、改变控制信号VQP和控制信号VQN控制采样电路进行正半波采样和负半波采样。
10.根据权利要求书9所述的一种电流采样电路的采样方法，其特征在于，所述步骤S3中，控制信号VQP＝0时，NMOS功率管MN、第一开关PMOS晶体管SP1和第三开关NMOS晶体管SN3断开，PMOS功率管MP、第二开关PMOS晶体管SP2、第二开关NMOS晶体管SN2和第四开关NMOS晶体管SN4闭合，进行正半波采样；控制信号VQN＝1时，NMOS功率管MN、第一开关PMOS晶体管SP1和第三开关NMOS晶体管SN3闭合，PMOS功率管MP、第二开关PMOS晶体管SP2、第二开关NMOS晶体管SN2和第四开关NMOS晶体管SN4断开，进行负半波采样。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811004342.5A CN109274344B (zh) | 2018-08-30 | 2018-08-30 | 一种四输入运算放大器及其应用的采样电路和采样方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811004342.5A CN109274344B (zh) | 2018-08-30 | 2018-08-30 | 一种四输入运算放大器及其应用的采样电路和采样方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109274344A true CN109274344A (zh) | 2019-01-25 |
| CN109274344B CN109274344B (zh) | 2019-07-26 |
Family
ID=65154978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811004342.5A Expired - Fee Related CN109274344B (zh) | 2018-08-30 | 2018-08-30 | 一种四输入运算放大器及其应用的采样电路和采样方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109274344B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110907286A (zh) * | 2019-11-20 | 2020-03-24 | 华南理工大学 | 一种大比例尺模型试验vhm组合荷载加载系统 |
| CN111585527A (zh) * | 2020-06-03 | 2020-08-25 | 上海类比半导体技术有限公司 | 一种斩波仪表放大器电路 |
| CN111865227A (zh) * | 2020-08-17 | 2020-10-30 | 北京大学深圳研究生院 | 一种薄膜晶体管集成的放大器 |
| CN112187197A (zh) * | 2019-07-04 | 2021-01-05 | 艾尔默斯半导体欧洲股份公司 | 用于控制数据线的高压放大器的输入级 |
| CN112564633A (zh) * | 2019-09-10 | 2021-03-26 | 联发科技股份有限公司 | 运算放大器及信号放大方法 |
| CN113341212A (zh) * | 2021-06-05 | 2021-09-03 | 晶通微电子(南京)有限公司 | 一种具有宽电压输入范围的差分电压检测电路 |
| CN115833560A (zh) * | 2022-11-24 | 2023-03-21 | 华南理工大学 | 一种SenseFET型全波电感电流传感器 |
| CN117517753A (zh) * | 2024-01-03 | 2024-02-06 | 江苏帝奥微电子股份有限公司 | 采用电阻采样且兼容p、n型功率管的电流采样电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0530415A1 (en) * | 1990-09-04 | 1993-03-10 | Motorola, Inc. | Differential input stage having improved common mode rejection |
| KR20050088547A (ko) * | 2004-03-02 | 2005-09-07 | 삼성전자주식회사 | 선형 데시벨 전달 컨덕턴스를 갖는 가변이득 증폭기 |
| CN101443996A (zh) * | 2006-04-25 | 2009-05-27 | 德克萨斯仪器股份有限公司 | 用于驱动放大器输入晶体管的体电容的电路和方法 |
| CN102331806A (zh) * | 2010-07-05 | 2012-01-25 | 三美电机株式会社 | 差动放大电路以及串联稳压器 |
| CN105915183A (zh) * | 2015-02-24 | 2016-08-31 | 英特尔Ip公司 | 高线性度推挽式共栅放大器 |
| CN106059512A (zh) * | 2016-05-26 | 2016-10-26 | 华南理工大学 | 一种新型低复杂度宽带可变增益放大器 |
-
2018
- 2018-08-30 CN CN201811004342.5A patent/CN109274344B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0530415A1 (en) * | 1990-09-04 | 1993-03-10 | Motorola, Inc. | Differential input stage having improved common mode rejection |
| KR20050088547A (ko) * | 2004-03-02 | 2005-09-07 | 삼성전자주식회사 | 선형 데시벨 전달 컨덕턴스를 갖는 가변이득 증폭기 |
| CN101443996A (zh) * | 2006-04-25 | 2009-05-27 | 德克萨斯仪器股份有限公司 | 用于驱动放大器输入晶体管的体电容的电路和方法 |
| CN102331806A (zh) * | 2010-07-05 | 2012-01-25 | 三美电机株式会社 | 差动放大电路以及串联稳压器 |
| CN105915183A (zh) * | 2015-02-24 | 2016-08-31 | 英特尔Ip公司 | 高线性度推挽式共栅放大器 |
| CN106059512A (zh) * | 2016-05-26 | 2016-10-26 | 华南理工大学 | 一种新型低复杂度宽带可变增益放大器 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112187197A (zh) * | 2019-07-04 | 2021-01-05 | 艾尔默斯半导体欧洲股份公司 | 用于控制数据线的高压放大器的输入级 |
| CN112564633A (zh) * | 2019-09-10 | 2021-03-26 | 联发科技股份有限公司 | 运算放大器及信号放大方法 |
| CN110907286B (zh) * | 2019-11-20 | 2022-01-18 | 华南理工大学 | 一种大比例尺模型试验vhm组合荷载加载系统 |
| CN110907286A (zh) * | 2019-11-20 | 2020-03-24 | 华南理工大学 | 一种大比例尺模型试验vhm组合荷载加载系统 |
| CN111585527A (zh) * | 2020-06-03 | 2020-08-25 | 上海类比半导体技术有限公司 | 一种斩波仪表放大器电路 |
| CN111585527B (zh) * | 2020-06-03 | 2024-03-15 | 上海类比半导体技术有限公司 | 一种斩波仪表放大器电路 |
| CN111865227A (zh) * | 2020-08-17 | 2020-10-30 | 北京大学深圳研究生院 | 一种薄膜晶体管集成的放大器 |
| CN111865227B (zh) * | 2020-08-17 | 2024-04-19 | 北京大学深圳研究生院 | 一种薄膜晶体管集成的放大器 |
| CN113341212A (zh) * | 2021-06-05 | 2021-09-03 | 晶通微电子(南京)有限公司 | 一种具有宽电压输入范围的差分电压检测电路 |
| CN113341212B (zh) * | 2021-06-05 | 2022-08-02 | 晶通微电子(南京)有限公司 | 一种具有宽电压输入范围的差分电压检测电路 |
| CN115833560A (zh) * | 2022-11-24 | 2023-03-21 | 华南理工大学 | 一种SenseFET型全波电感电流传感器 |
| CN115833560B (zh) * | 2022-11-24 | 2023-07-25 | 华南理工大学 | 一种SenseFET型全波电感电流传感器 |
| CN117517753A (zh) * | 2024-01-03 | 2024-02-06 | 江苏帝奥微电子股份有限公司 | 采用电阻采样且兼容p、n型功率管的电流采样电路 |
| CN117517753B (zh) * | 2024-01-03 | 2024-03-29 | 江苏帝奥微电子股份有限公司 | 采用电阻采样且兼容p、n型功率管的电流采样电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109274344B (zh) | 2019-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109274344B (zh) | 一种四输入运算放大器及其应用的采样电路和采样方法 | |
| US9634685B2 (en) | Telescopic amplifier with improved common mode settling | |
| CN106253671B (zh) | 一种适用于cot控制的内部纹波补偿电路 | |
| CN103178852B (zh) | 一种高速采样前端电路 | |
| CN103414442B (zh) | 基于斩波技术的高精度全差分放大器 | |
| US6359510B1 (en) | Amplifier circuit | |
| CN107315441B (zh) | 一种具有快速瞬态响应的片上低压差线性稳压器 | |
| CN107168453A (zh) | 一种基于纹波预放大的全集成低压差线性稳压器 | |
| CN100593910C (zh) | 一种具有失调校准的低功耗比较器 | |
| US20130271216A1 (en) | High Side Current Sense Amplifier | |
| WO2020147637A1 (zh) | 一种基准电压生成电路及开关电源 | |
| US7719361B2 (en) | Differential amplifier with current source controlled through differential feedback | |
| CN111585527B (zh) | 一种斩波仪表放大器电路 | |
| US6781464B2 (en) | Balanced amplifier and filter using the same | |
| CN102545806A (zh) | 差动放大器 | |
| CN101978600B (zh) | 电容乘法器电路 | |
| CN106385239A (zh) | 一种增益可调的cmos宽带低噪声放大器 | |
| WO2003041270A1 (en) | A power amplifier module with distortion compensation | |
| CN106301242A (zh) | 电流复用型高频放大器电路 | |
| CN107565928A (zh) | 一种高倍增系数的电容倍增器 | |
| CN103401431B (zh) | 一种高稳定性反激式dc-dc变换器 | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| CN110224700A (zh) | 一种高速互补类型双电源运算放大器 | |
| CN209184560U (zh) | 一种基准电压生成电路及开关电源 | |
| CN210431360U (zh) | 斩波前置放大器和集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190726 |