CN209184560U - 一种基准电压生成电路及开关电源 - Google Patents

Abstract

本实用新型提供一种基准电压生成电路及开关电源，包括：第一转换电路、第二转换电路、偏置转换电路和求和电阻；本实用新型通过采样电路采样AB类音频功率放大器的第一运算放大器的两个输出极或者AB类音频功率放大器的两个输出极的电位，又通过求和电阻、输入转换电路和偏置转换电路使得基准电压随着AB类音频功率放大器的第一运算放大器的两个输出极或者AB类音频功率放大器的两个输出极的电位变化而变化，进而使得开关电源的输出电压随着AB类音频功率放大器的第一运算放大器的两个输出极或者AB类音频功率放大器的两个输出极的电位变化而变化，从而减少了功率级的功率管上的导通损耗，提高了系统的效率。

Description

一种基准电压生成电路及开关电源

技术领域

本实用新型涉及开关电源技术领域，尤其涉及一种基准电压生成电路及开关电源。

背景技术

近年来，随着便携式电子产品的快速发展，便携式电子产品对其扬声器的音质的要求也在逐渐提高。其中，AB类音频功率放大器因其线性度较好、音质好和设计结构简单等优点，被广泛应用于便携式电子产品中。

因为开关电源具有工作效率高和发热小等优点，通常AB类音频功率放大器的输出级的供电电源是由开关电源提供。

但是当AB类音频功率放大器的输出信号变化时，比如减小时，由于开关电源提供的输出电压值不变，则输出极PMOS功率管上的压降增大，消耗的功率增大；而当AB类音频功率放大器的输出信号增大时，则输出极NMOS功率管上的分压增大，消耗的功率增大，因此在AB类音频功率放大器的功率级上造成较大功率的浪费，这使得AB类音频功率放大器的效率较低。

实用新型内容

有鉴于此，本实用新型实施例提供一种基准电压生成电路及开关电源，以解决AB类音频功率放大器的消耗功率较大以及效率低的问题。

为实现上述目的，本实用新型实施例提供如下技术方案：

本实用新型第一方面公开了一种基准电压生成电路，其特征在于，用于为AB类音频功率放大器输出级的开关电源提供基准电压；所述基准电压生成电路包括：采样电路、输入转换电路、偏置转换电路以及求和模块；其中：

所述采样电路的第一输入端和第二输入端分别作为所述基准电压生成电路的第一输入端和第二输入端，分别接收所述AB类音频功率放大器中第一运算放大器的输出级VOP1和输出极VON1的电位采样值，或者，分别接收所述AB类音频功率放大器的输出级VOP和输出极VON的电位采样值；

所述偏置转换电路的输入端作为所述基准电压生成电路的第三输入端，接入固定偏置电压；

所述采样电路的第一输出端与所述输入转换电路的第一输入端相连；所述采样电路的第二输出端与所述输入转换电路的第二输入端相连；

所述输入转换电路的输出端、所述偏置转换电路的输出端以及所述求和模块的输入端均相连，所述求和模块的输出端作为所述基准电压生成电路的输出端。

可选的，所述输入转换电路，包括：第一转换电路和第二转换电路；其中：

所述第一转换电路的输入端作为所述输入转换电路的第一输入端，接收所述输出级VOP1或者所述输出级VOP的电位采样值；

所述第二转换电路的输入端作为所述输入转换电路的第二输入端，接收所述输出级VON1或者所述输出级VON的电位采样值；

所述第一转换电路的输出端与所述第二转换电路的输出端相连，连接点作为所述输入转换电路的输出端。

可选的，所述第一转换电路，包括：第一比较器、第一NMOS晶体管、第一电阻、第一PMOS晶体管和第二PMOS晶体管；其中：

所述第一比较器的同相输入端作为所述第一转换电路的输入端；所述第一比较器的反相输入端与第一NMOS晶体管的源极相连，连接点与第一电阻的一端相连；所述第一电阻的另一端接地；

所述第一比较器的输出端与第一NMOS晶体管的栅极相连；

所述第一PMOS晶体管的栅极与其漏极相连，连接点与所述第一NMOS 晶体管的漏极相连；

所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极，均与电源相连；

所述第二PMOS晶体管的栅极与所述第一PMOS晶体管的栅极相连；所述第二PMOS晶体管的漏极作为所述第一转换电路的输出端。

可选的，所述第二转换电路，包括：第二比较器、第二NMOS晶体管、第二电阻、第三PMOS晶体管和第四PMOS晶体管；其中：

所述第二比较器的同相输入端作为所述第二转换电路的输入端；所述第二比较器的反相输入端与第二NMOS晶体管的源极相连，连接点与第二电阻的一端相连；所述第二电阻的另一端接地；

所述第二比较器的输出端与第二NMOS晶体管的栅极相连；

所述第三PMOS晶体管的栅极与其漏极相连，连接点与所述第二NMOS 晶体管的漏极相连；

所述第三PMOS晶体管的源极和所述第四PMOS晶体管的源极，均与电源相连；

所述第四PMOS晶体管的栅极与所述第三PMOS晶体管的栅极相连；所述第四PMOS晶体管的漏极作为所述第二转换电路的输出端。

可选的，所述偏置转换电路，包括：第三比较器、第三NMOS晶体管、第三电阻、第五PMOS晶体管和第六PMOS晶体管；其中：

所述第三比较器的同相输入端作为所述偏置转换电路的输入端；所述第三比较器的反相输入端与第三NMOS晶体管的源极相连，连接点与第三电阻的一端相连；所述第三电阻的另一端接地；

所述第三比较器的输出端与第三NOMS晶体管的栅极相连；

所述第五PMOS晶体管的栅极与其漏极相连，连接点与所述第三NOMS 晶体管的漏极相连；

所述第五PMOS晶体管的源极和所述第六PMOS晶体管的源极，均与电源相连；

所述第六PMOS晶体管的栅极与所述第五PMOS晶体管的栅极相连；所述第六PMOS晶体管的漏极作为所述偏置转换电路的输出端。

可选的，所述求和模块包括求和电阻，其中：所述求和电阻的一端既作为所述求和模块的输入端，也作为所述求和模块的输出端，所述求和电阻的另一端接地。

本实用新型第二方面公开了一种开关电源，其特征在于，用于为AB类音频功率放大器的输出级提供供电电压，包括：主电路，以及，如权利要求1-6 任一所述的基准电压生成电路；其中：

所述主电路的基准电压供电端与所述基准电压生成电路的输出端相连；所述主电路的输入端作为所述开关电源的输入端；所述主电路的输出端作为所述开关电源的输出端；

所述主电路为BUCK拓扑、BOOST拓扑及BUCK_BOOST拓扑中的任意一种。

可选的，所述BOOST拓扑包括：

同相输入端作为所述BOOST拓扑的控制端的误差放大器，所述误差放大器的反相输入端接收反馈电压信号；

正输入端与所述误差放大器的输出端相连的脉宽调制比较器；所述脉宽调制比较器的负输入端接收斜坡补偿电压信号；

输入端与所述脉宽调制比较器的输出端相连的开关管驱动单元，所述开关管驱动单元的第一输出端与第一功率管的控制端相连，所述开关管驱动单元的第二输出端与第二功率管的控制端相连；

所述第一功率管的第二端、所述第二功率管的第二端和电感的一端相连；

所述电感的另一端作为所述BOOST拓扑的输入端；

所述第一功率管的第一端作为所述BOOST拓扑的输出端；所述第二功率管的第一端接地。

可选的，所述第一功率管为PMOS功率管；所述第二功率管为NMOS功率管。

可选的，所述第一功率管和所述第二功率管的第一端均为源极，所述第一功率管和所述第二功率管的第二端均为漏极，所述第一功率管和所述第二功率管的控制端均为栅极。

相对于现有技术而言，本实用新型通过采样电路采样所述AB类音频功率放大器的第一运算放大器的两个输出极或者所述AB类音频功率放大器的两个输出极的电位；又通过所述输入转换电路将所述采集电路的两个输入端采集的电位转换求和得到输入电流信号，并通过偏置转换电路将所述固定偏置电压转换得到偏置电流信号；再通过求和模块将输入电流信号和偏置电流信号求和后转换成基准电压信号；进而使得该基准电压信号能够随着所述AB类音频功率放大器的第一运算放大器的两个输出极或者所述AB类音频功率放大器的两个输出极的电位变化而变化，进一步使得所述开关电源的输出电压随着所述AB类音频功率放大器的第一运算放大器的两个输出极或者所述AB类音频功率放大器的两个输出极的电位变化而变化，从而减少了功率级的功率管上的导通损耗，提高了系统的效率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型实施例公开的一种基准电压生成电路的示意图；

图2为本实用新型另一实施例公开的一种基准电压生成电路中的输入转换电路200的示意图；

图3为本实用新型另一实施例公开的一种基准电压生成电路中的第一转换电路210的示意图；

图4为本实用新型另一实施例公开的一种基准电压生成电路中的第二转换电路220的示意图；

图5为本实用新型另一实施例公开的一种基准电压生成电路中的偏置转换电路300的示意图；

图6为本实用新型另一实施例公开的一种开关电源的示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

为了解决AB类音频功率放大器的消耗功率较大以及效率低的问题，本实用新型实施例提供一种基准电压生成电路，如图1所示，具体结构包括：采样电路100、输入转换电路200、偏置转换电路300和求和模块400；其中：

采样电路100的第一输入端和第二输入端分别作为所述基准电压生成电路的第一输入端和第二输入端，分别接收所述AB类音频功率放大器中的第一运算放大器中的输出级VOP1和输出极VON1的电位的采样值，或者，分别接收所述AB类音频功率放大器的输出级VOP和输出极VON的电位的采样值。

偏置转换电路300的输入端作为所述基准电压生成电路的第三输入端，接入固定偏置电压。

采样电路100的第一输出端与输入转换电路200的第一输入端相连；采样电路100的第二输出端与输入转换电路200的第二输入端相连。

输入转换电路200的输出端、偏置转换电路300的输出端以及求和模块400 的输入端均相连，求和模块400的输出端作为所述基准电压生成电路的输出端。

可选的，求和模块400包括求和电阻Rt，其中：求和电阻Rt的一端既作为求和模块400的输入端，也作为求和模块400的输出端，求和电阻Rt的另一端接地。

需要说明的是，本实施例仅以求和电阻进行举例说明，在实际应用中，也可以其他器件来实现，比如加法器，这里不做限制，只要可以与求和电阻 Rt达到相同目的的其他实现方式均在本申请的保护范围内。

具体的工作原理为：

采样电路100的第一输入端和第二输入端分别接收所述AB类音频功率放大器中的第一运算放大器的输出级VOP1和输出级VON1的电位的采样值，或者分别采样所述AB类音频功率放大器的输出级VOP和输出级VON的电位的采样值。

输入转换电路200将采样电路100的两个输入端接收的电位的采样值转换求和得到输入电流信号V3；偏置转换电路300将其输入端接收到的固定偏置电压DV转换得到偏置电流信号V4。

由于输入转换电路200和偏置转换电路300之间是并联关系，所以流过求和电阻Rt的电流为流过输入转换电路200和偏置转换电路300的电流之和，即求和电阻Rt将所述输入电流信号V3和偏置电流信号V4加在一起。

又因为求和电阻Rt上有电流流过，产生分压，即求和电阻Rt将电流信号转成了电压信号，而求和电阻的一端为所述基准电压生成电路的输出端，另一端接地，所以所述基准电压生成电路输出的基准电压信号VREF_IS的电位为求和电阻Rt的分压。

相对于现有技术而言，本实用新型通过采样电路采样所述AB类音频功率放大器的第一运算放大器的两个输出极或者AB类音频功率放大器的两个输出极的电位，又通过求和电阻、输入转换电路和偏置转换电路使得基准电压随着所述AB类音频功率放大器的第一运算放大器的两个输出极或者AB类音频功率放大器的两个输出极的电位变化而变化，进而使得所述开关电源的输出电压随着所述AB类音频功率放大器的第一运算放大器的两个输出极或者AB 类音频功率放大器的两个输出极的电位变化而变化，从而减少了功率级的功率管上的导通损耗，提高了系统的效率。

可选的，如图2，在本实用新型的另一实施例中，输入转换电路200的一种的实施方式，包括：第一转换电路210和第二转换电路220；其中：

第一转换电路210的输入端作为输入转换电路200的第一输入端，接收输出极VOP1或者输出极VOP的电位的采样值；第二转换电路220的输入端作为输入转换电路200的第二输入端，接收输出极VON1或输出极VIN的电位的采样值。

第一转换电路210的输出端与第二转换电路220的输出端相连，连接点作为输入转换电路200的输出端。

具体工作原理为：

第一转换电路210将输入转换电路200的第一输入端接收的电位的采样值转换得到第一电流信号V1；第二转换电路220将输入转换电路200的第二输入端接收的电位的采样值转换得到第二电流信号V2。

又因为第一转换电路210和第二转换电路220为并联关系，所以输入转换电路200将的第一电流信号V1和第二电流信号V2求和，输出所述输入电流信号V3。

需要说明的是，本实施例仅以第一转换电路210和第二转换电路220的一种具体实现方式为例进行说明，其他的实施方式与此实施方式的工作原理相同，可以参考此实施方式的工作原理，此处不再赘述。

其余结构及原理与上述实施例相同，此处不再一一赘述。

可选的，如图3，在本实用新型的另一实施例中，第一转换电路210的一种实施方式，包括：第一比较器211、第一NMOS晶体管M1、第一电阻R1、第一PMOS晶体管P1和第二PMOS晶体管P2；其中：

第一比较器211的同相输入端作为第一转换电路210的输入端；第一比较器211的反向输入端与第一NMOS晶体管M1的源极相连，连接点与第一电阻 R1的一端相连；所述第一电阻R1的另一端接地。

第一比较器211的输出端与第一NMOS晶体管M1的栅极相连。

第一PMOS晶体管P1的栅极与其漏极相连，连接点与第一NMOS晶体管 M1的漏极相连；第一PMOS晶体管P1源极和第二PMOS晶体管P2的源极，均与电源端相连。

第二PMOS晶体管P2的栅极与第一PMOS晶体管的栅极相连；第二PMOS 晶体管的漏极作为第一转换电路210的输出端。

具体的工作原理为：

如果采样电路100的第一输入端接收输出极VOP1的电位采样值，即第一比较器211的同相输入端的电位为输出极VOP1的电位采样值，则当输出极 VOP1的电位为高电平时，由于第一比较器211的反相输入端通过第一电阻R1 接地，即第一比较器211的反相输入端的电位为0，所以第一比较器211的同相输入端的电位，即输出极VOP1的电位采样值，大于第一比较器211的反相输入端的电位，所以第一比较器211的输出端输出高电平的第一控制信号。

当第一NMOS晶体管M1的栅极接收到高电平的第一控制信号时，第一 NMOS晶体管被导通；又由于第一PMOS晶体管P1的栅极与其漏极相连，即在第一NMOS晶体管M1导通后，第一PMOS晶体管P1的栅极与其漏极的电位为 0，即低电平，所以第一PMOS晶体管P1被导通，即第一电阻R1、第一NMOS 晶体管M1和第一PMOS晶体管P1中有电流流过。

又因为第二PMOS晶体管P2与第一PMOS晶体管P1的连接方式形成了镜像电路，所以当第一PMOS晶体管P1中有电流流过时，第二PMOS晶体管P2中也有电流流过，即第一电流信号V1。

需要说明的是，第二PMOS晶体管P2中的电流与第一PMOS晶体管P1中的电流之比等于第二PMOS晶体管P2与第一PMOS晶体管P1的尺寸之比，两者之间的比值可以根据实际需求进行确定，这里不做限制。

进一步，在第一转换电路210导通后，第一比较器211的反相输入端的电位为第一电阻R1的分压，为当输出极VOP1为高电平时，可以保持第一转换电路210一直处于导通状态，所以需要保证在第一转换电路210导通后，第一电阻R1的分压小于输出极VOP1的电位。

当输出极VOP1的电位为低电平时，第一转换电路210未被导通。

如果第一比较器211的同相输入端采样输出极VOP的电位，工作原理与上述工作原理基本相同，只需要保证在第一转换电路210导通后，第一电阻R1 的分压小于输出级VOP的电位即可，此处不再一一赘述。

需要说明的是，本实施例仅提供了一种第一转换电路210的具体实施方式，在实际应用中，也可以其他分立器件组成的电路结构或芯片来实现，只要能够实现上述工作原理的其他实施方式均在本申请的保护范围内。

其余结构及原理与上述实施例相同，此处不再一一赘述。

可选的，如图4，在本实用新型的另一实施例中，第二转换电路220的一种实施方式，包括：第二比较器221、第二NMOS晶体管M2、第二电阻R2、第三PMOS晶体管P3和第四PMOS晶体管P4；其中：

第二比较器221的同相输入端作为第二转换电路220的输入端；第二比较器221的反向输入端与第二NMOS晶体管M2的源极相连，连接点与第二电阻 R2的一端相连；第二电阻R2的另一端接地。

第二比较器221的输出端与第二NMOS晶体管M2的栅极相连。

第三PMOS晶体管P3的栅极与其漏极相连，连接点与第二NOMS晶体管M2的漏极相连。

第三PMOS晶体管P3的源极和第四PMOS晶体管P4的源极，均与电源相连；第四PMOS晶体管P4的栅极与第三PMOS晶体管P3的栅极连接；第四PMOS 晶体管P4的漏极作为第二转换电路220的输出端。

第二转换电路220的工作原理与第一转换电路210的工作原理基本相同，此处不再赘述。

其余结构及原理与上述实施例相同，此处不再一一赘述。

可选的，如图5，在本实用新型的另一实施例中，偏置转换电路300的一种实施方式，包括：第三比较器310、第三NMOS晶体管M3、第三电阻R3、第五PMOS晶体管P5和第六PMOS晶体管P6；其中：

第三比较器310的同相输入端作为偏置转换电路300的输入端；第三比较器310的反向输入端与第三NMOS晶体管M3的源极相连，连接点与第三电阻 R3的一端相连；第三电阻R3的另一端接地。

第三比较器310的输出端与第三NMOS晶体管M3的栅极相连。

第五PMOS晶体管P5的栅极与其漏极相连，连接点与第三NMOS晶体管 M3的漏极相连。

第五PMOS晶体管P5的源极和第六PMOS晶体管P6的源极，均与电源相连。

第六PMOS晶体管P6的栅极与第五PMOS晶体管P5的栅极相连；第六 PMOS晶体管的漏极作为偏置转换电路300的输出端。

偏置转换电路300的工作原理与第一转换电路210的工作原理基本相同，此处不再赘述。

其余结构及原理与上述实施例相同，此处不再一一赘述。

本实用新型还提供一种开关电源，如图6，具体结构包括：主电路520和上述任一实施例公开的基准电压生成电路510，其中：

主电路520的基准电压控制端与基准电压生成电路510的输出端相连；主电路520的输入端作为所述开关电源的输入端；520主电路的输出端作为所述开关电源的输出端；所述主电路为BUCK拓扑、BOOST拓扑及BUCK_BOOST 拓扑中的任意一种。

可选的，本实施例仅以主电路520的一种实施方式为例，即BOOST拓扑，进行具体说明，此处不再对主电路520的其他实施方式进行具体说明，但主电路520的其他实施方式也同样在本申请的保护范围内。所述BOOST拓扑的具体结构，如图6，包括：误差放大器521、脉宽调制比较器522和开关管驱动单元 523；其中：

误差放大器521的同相输入端作为所述BOOST拓扑的基准电压供电端；误差放大器的反向输入端接收反馈电压信号；第四电阻R4的一端与第五电阻R5 的一端相连，连接点输出反馈电压信号；第五电阻R5的另一端接地。

脉宽调制比较器522的正输入端、误差放大器521的输出端、钳位模块524 的输出端和环路补偿电容525的输出端均相连；脉宽调制比较器522的负输入端接收斜坡补偿电压信号。

采样模块526与电流生产模块527相连，连接点输出斜坡补偿电压信号。

开关管驱动单元523的输入端与脉宽调制比较器522的输出端相连；开关管驱动单元523的第一输出端HSG与第一功率管Mp的控制端相连；开关管驱动单元523的第二输出端LSG与第二功率管Mn的控制端相连。

第一功率管Mp的第二端、第二功率管Mn的第二端和电感L的一端和相连，电感的另一端作为所述BOOST拓扑的输入端；第一功率管Mp的第一端作为所述BOOST拓扑的输出端；第二功率管Mn的第一端接地。

需要说明的是，第一功率管Mp为PMOS功率管；第二功率管Mn为NMOS 功率管；并且，第一功率管Mp和第二功率管Mn的第一端均为源极，第一功率管Mp和第二功率管Mn的第二端均为漏极，第一功率管Mp和第二功率管Mn的控制端均为栅极。

第四电阻R4的另一端、电容C的一端和第六电阻R6的一端相连，连接点与第一功率管的第一端相连；电容C的另一端接地，第六电阻R6的另一端接地。

具体的工作原理为：

当基准电压生成电路510输出的基准电压信号VREF_IS的电位大于参考电压VFB时，误差放大器521放大基准电压信号的电位与参考电压VFB之差，并输出误差放大信号COMP，由于基准电压信号VREF_IS的电位大于参考电压 VFB，所以钳位模块524不会将误差放大信号COMP的电位钳制。

因此，误差放大信号COMP的电位大于斜坡补偿电压VSLOPE，所以脉宽调制比较器522输出的驱动信号的电位为高电平；开关管驱动单元523的输入端接收到高电平的驱动信号，驱动第一功率管Mp导通，关闭第二功率管Mn。

当基准电压生成电路510输出的基准电压信号VREF_IS的电位小于参考电压VFB时，误差放大器521放大参考电压VFB与基准电压信号的电位之差，并输出误差放大信号COMP，由于基准电压信号VREF_IS的电位小于参考电压 VFB，所以钳位模块524将误差放大信号COMP的电位钳制在低电平。

因此，误差放大器COMP的电位小于斜坡补偿电压VSLOPE，所以脉宽调制比较器522输出的驱动信号的电位为低电平；开关管驱动单元523的输入端接收到低电平的驱动信号，关闭第一功率管Mp，导通第二功率管Mn。

需要说明的是，本实施例仅以高电平和低电平对驱动信号进行区分，以便使不同的驱动信号控制开关管驱动单元523完成不同的操作，这不做限制；实际应用中，只要能够实现上述工作原理的其他方案均在本申请的保护范围内。

还需要说明的是，参考电压VFB与所述BOOST拓扑的输出电压VOUT之比，即参考电压VFB与所述开关电源的输出电压VOUT之比，等于第五电阻R5 的阻值比第四电阻R4和第五电阻R5的阻值之和，即VFB＝VOUT*R5/ (R4+R5)，也就是说参考电压在某种程度上可以代表所述开关电源的输出电压VOUT。

进一步推出，经过上述的工作过程后，所述开关电源的输出电压VOUT 更加接近于基准电压，因此，当基准电压生成电路510输出的基准电压信号的电位发生变化，经过上述工作过程，所述开关电源的输出电压VOUT也会发生变化，更加接近于变化后的基准电压，即所述开关电源的输出电压VOUT随着基准电压生成电路510输出的基准电压信号的电位变化而变化。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基准电压生成电路，其特征在于，用于为AB类音频功率放大器输出级的开关电源提供基准电压；所述基准电压生成电路包括：采样电路、输入转换电路、偏置转换电路以及求和模块；其中：

所述采样电路的第一输入端和第二输入端分别作为所述基准电压生成电路的第一输入端和第二输入端，分别接收所述AB类音频功率放大器中第一运算放大器的输出级VOP1和输出极VON1的电位采样值，或者，分别接收所述AB类音频功率放大器的输出级VOP和输出极VON的电位采样值；

所述偏置转换电路的输入端作为所述基准电压生成电路的第三输入端，接入固定偏置电压；

所述采样电路的第一输出端与所述输入转换电路的第一输入端相连；所述采样电路的第二输出端与所述输入转换电路的第二输入端相连；

所述输入转换电路的输出端、所述偏置转换电路的输出端以及所述求和模块的输入端均相连，所述求和模块的输出端作为所述基准电压生成电路的输出端。

2.根据权利要求1所述的基准电压生成电路，其特征在于，所述输入转换电路，包括：第一转换电路和第二转换电路；其中：

所述第一转换电路的输入端作为所述输入转换电路的第一输入端，接收所述输出级VOP1或者所述输出级VOP的电位采样值；

所述第二转换电路的输入端作为所述输入转换电路的第二输入端，接收所述输出级VON1或者所述输出级VON的电位采样值；

所述第一转换电路的输出端与所述第二转换电路的输出端相连，连接点作为所述输入转换电路的输出端。

3.根据权利要求2所述的基准电压生成电路，其特征在于，所述第一转换电路，包括：第一比较器、第一NMOS晶体管、第一电阻、第一PMOS晶体管和第二PMOS晶体管；其中：

所述第一比较器的同相输入端作为所述第一转换电路的输入端；所述第一比较器的反相输入端与第一NMOS晶体管的源极相连，连接点与第一电阻的一端相连；所述第一电阻的另一端接地；

所述第一比较器的输出端与第一NMOS晶体管的栅极相连；

所述第一PMOS晶体管的栅极与其漏极相连，连接点与所述第一NMOS晶体管的漏极相连；

所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极，均与电源相连；

所述第二PMOS晶体管的栅极与所述第一PMOS晶体管的栅极相连；所述第二PMOS晶体管的漏极作为所述第一转换电路的输出端。

4.根据权利要求2所述的基准电压生成电路，其特征在于，所述第二转换电路，包括：第二比较器、第二NMOS晶体管、第二电阻、第三PMOS晶体管和第四PMOS晶体管；其中：

所述第二比较器的同相输入端作为所述第二转换电路的输入端；所述第二比较器的反相输入端与第二NMOS晶体管的源极相连，连接点与第二电阻的一端相连；所述第二电阻的另一端接地；

所述第二比较器的输出端与第二NMOS晶体管的栅极相连；

所述第三PMOS晶体管的栅极与其漏极相连，连接点与所述第二NMOS晶体管的漏极相连；

所述第三PMOS晶体管的源极和所述第四PMOS晶体管的源极，均与电源相连；

所述第四PMOS晶体管的栅极与所述第三PMOS晶体管的栅极相连；所述第四PMOS晶体管的漏极作为所述第二转换电路的输出端。

5.根据权利要求1所述的基准电压生成电路，其特征在于，所述偏置转换电路，包括：第三比较器、第三NMOS晶体管、第三电阻、第五PMOS晶体管和第六PMOS晶体管；其中：

所述第三比较器的同相输入端作为所述偏置转换电路的输入端；所述第三比较器的反相输入端与第三NMOS晶体管的源极相连，连接点与第三电阻的一端相连；所述第三电阻的另一端接地；

所述第三比较器的输出端与第三NOMS晶体管的栅极相连；

所述第五PMOS晶体管的栅极与其漏极相连，连接点与所述第三NOMS晶体管的漏极相连；

所述第五PMOS晶体管的源极和所述第六PMOS晶体管的源极，均与电源相连；

所述第六PMOS晶体管的栅极与所述第五PMOS晶体管的栅极相连；所述第六PMOS晶体管的漏极作为所述偏置转换电路的输出端。

6.根据权利要求1-5任一所述的基准电压生成电路，其特征在于，所述求和模块包括求和电阻，其中：所述求和电阻的一端既作为所述求和模块的输入端，也作为所述求和模块的输出端，所述求和电阻的另一端接地。

7.一种开关电源，其特征在于，用于为AB类音频功率放大器的输出级提供供电电压，包括：主电路，以及，如权利要求1-6任一所述的基准电压生成电路；其中：

所述主电路的基准电压供电端与所述基准电压生成电路的输出端相连；所述主电路的输入端作为所述开关电源的输入端；所述主电路的输出端作为所述开关电源的输出端；

所述主电路为BUCK拓扑、BOOST拓扑及BUCK_BOOST拓扑中的任意一种。

8.根据权利要求7所述的开关电源，其特征在于，所述BOOST拓扑包括：

同相输入端作为所述BOOST拓扑的控制端的误差放大器，所述误差放大器的反相输入端接收反馈电压信号；

正输入端与所述误差放大器的输出端相连的脉宽调制比较器；所述脉宽调制比较器的负输入端接收斜坡补偿电压信号；

输入端与所述脉宽调制比较器的输出端相连的开关管驱动单元，所述开关管驱动单元的第一输出端与第一功率管的控制端相连，所述开关管驱动单元的第二输出端与第二功率管的控制端相连；

所述第一功率管的第二端、所述第二功率管的第二端和电感的一端相连；

所述电感的另一端作为所述BOOST拓扑的输入端；

所述第一功率管的第一端作为所述BOOST拓扑的输出端；所述第二功率管的第一端接地。

9.根据权利要求8所述的开关电源，其特征在于，所述第一功率管为PMOS功率管；所述第二功率管为NMOS功率管。

10.根据权利要求9所述的开关电源，其特征在于，所述第一功率管和所述第二功率管的第一端均为源极，所述第一功率管和所述第二功率管的第二端均为漏极，所述第一功率管和所述第二功率管的控制端均为栅极。