CN105915183A - 高线性度推挽式共栅放大器 - Google Patents

高线性度推挽式共栅放大器 Download PDF

Info

Publication number
CN105915183A
CN105915183A CN201610032207.6A CN201610032207A CN105915183A CN 105915183 A CN105915183 A CN 105915183A CN 201610032207 A CN201610032207 A CN 201610032207A CN 105915183 A CN105915183 A CN 105915183A
Authority
CN
China
Prior art keywords
transistor
amplifier
input
contact
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610032207.6A
Other languages
English (en)
Other versions
CN105915183B (zh
Inventor
瓦迪姆·伊萨科夫
康拉德·赫希
赫伯特·施托金格
哈拉尔德·多普科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN105915183A publication Critical patent/CN105915183A/zh
Application granted granted Critical
Publication of CN105915183B publication Critical patent/CN105915183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0283—Reducing the number of DC-current paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/121—A transistor in common gate configuration being used in a feedback circuit of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30027—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP bias voltage being controlled by a control signal from a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30063—A differential amplifier being used in the bias circuit or in the control circuit of the SEPP-amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30081—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull transistor circuit comprising one or more capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45018—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors have added cross couplings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45032—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are multiple paralleled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45236—Two dif amps realised in MOS or JFET technology, one of them being of the p-channel type and the other one of the n-channel type, are coupled in parallel with their gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45268—A common gate stage being coupled at the one or more outputs of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45278—Two SEPP stages are added to the differential amplifier, the outputs of the two SEPP stages being the two outputs of the whole amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45511—Indexing scheme relating to differential amplifiers the feedback circuit [FBC] comprising one or more transistor stages, e.g. cascaded stages of the dif amp, and being coupled between the loading circuit [LC] and the input circuit [IC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45554—Indexing scheme relating to differential amplifiers the IC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

描述了高线性度推挽式共栅放大器。放大器用于通过具有第一晶体管类型的第一晶体管的推级和具有第二晶体管类型的第二晶体管的拉级提供高输出阻抗，其中第二晶体管类型不同于第一晶体管类型。第一晶体管和第二晶体管在共栅配置中相耦接。第一晶体管和第二晶体管经由耦接到输入的电容器耦接在一起，并共享公共电流路径，作为具有宽带输入匹配的推挽电流复用共栅低噪声放大器。

Description

高线性度推挽式共栅放大器
技术领域
本公开涉及放大装置，更具体地，涉及具有高线性度的推挽式共栅放大器。
背景技术
由于3GPP技术的驱动，对实现更快数据率的多载波聚合的需求继续上升。这提高了蜂窝收发器(例如，在三载波聚合的情况下，例如具有三个相应的本地振荡器(LO)分布链的蜂窝收发器)的复杂性。此外，对移动通信来说，蜂窝收发器的频率覆盖以及要支持的频带数继续增加。每个频带具有它自己的被分配的双工器带通滤波器，此双工器带通滤波器具有非常陡的特性。对于装配在印刷电路板(PCB)上的每个双工器来说，其还被提供相应的接收器输入端口。因此，集成收发器上的输入接收器端口的数量也稳步增多。这需要非常大的芯片面积/体积，提高了芯片成本以及接收器的LO路由的复杂性。较长的LO分布导致由放大器、用于缓冲信号的缓冲器或放大器消耗的功率增加。较密的LO线增加通道之间的串扰，在基带中引起大量杂散分量，这来自连续波或频率生成法则。随着更多的输入接收器端口被集成，功率消耗变得越大。因此，对减小功率消耗的需求不断增加，其中功耗是重要的关键性指标(KPI)，因为移动设备(例如，智能电话、平板、超极本等)被设计为尽可能长的时间，同时还要支持电话呼叫、两次充电之间支持尽可能长时间的大数据流以及更多功能。努力设计设备的电路的功率消耗，以在消耗最小的电池电量的同时执行各种功能。减小功率消耗的另一个优点是减小所产生的热量，这通常可以被用来减少用于冷却移动设备的精力或促进移动设备的进一步进程和小型化。
附图说明
图1示出根据所描述的各方面的、利用放大器组件的通信环境的框图；
图2示出根据所描述的各方面的放大器组件的示例；
图3示出根据所描述的各方面的放大器组件的另一示例；
图4示出根据所描述的各方面的放大器组件的另一示例；
图5示出根据所描述的各方面的放大器组件的另一示例；
图6示出根据所描述的各方面的放大器组件的另一示例；
图7示出根据所描述的各方面的放大器组件的另一示例；
图8示出根据所描述的各方面的放大器组件的另一示例；
图9示出根据所描述的各方面的具有变频器系统的示例移动通信设备。
具体实施方式
现在将参考所附附图来描述本公开，其中相似标号始终用以指代相似元件，并且其中示出的结构和设备不一定按比例绘制。如本文所使用的，术语“组件”、“系统”、“接口”等意在指代与计算机相关的实体、硬件、(例如执行中的)软件和/或固件。例如，组件可以是处理器、处理器上运行的进程、控制器、对象、可执行码、程序、存储设备、和/或具有处理设备的计算机。通过说明的方式，在服务器上运行的应用和服务器也可以是组件。一个或多个组件可以驻留在进程内，并且组件可以位于计算机上和/或分布在两个或更多计算机之间。可以在本文中描述一组元件或一组其它组件，其中的术语“一组”可以被解释为“一个或多个”。
使用示例性词语意在以具体方式呈现概念。如本申请中使用的，术语“或”意在表示包含性“或”而不是排他性“或”。即，除非另有指定、或从上下文可以清楚得知，“X采用A或B”旨在表示任何自然的包括性排列。也就是说，如果X采用A；X采用B；或X采用A和B两者，则“X采用A或B”在任何以上示例中得以满足。此外，冠词“一”和“一个”用在本申请和所附权利要求书一般应被解释为表示“一个或多个”，除非另有指定或从上下文中明确得知其针对于单数形式。此外，在术语“包括”、“包含”、“具有”、“有”、“带有”或其变体在详细说明书或权利要求中使用的情况下，这样的术语意在以类似于术语“包括”的方式来表示包括。
考虑到上述的缺陷和后续目标，描述了具有宽带输入阻抗匹配的高线性推挽电流复用共栅低噪声放大器的各方面。为遏制这一增加集成收发器芯片上的接收器端口数目的趋势，在收发器芯片外部的低噪声放大器(LNA)例如可用于减小通信设备、系统、电路板或平台的复杂性。外部LNA缓解了对收发器的输入接收器端口的噪声系数的要求，但是也增加了对更大的线性度措施的需求。对输入端口的另一需求是非常宽带的输入匹配，因为用于不同的载波带的输入端口处于外部LNA上，而外部LNA的输出例如可以在430MHz到约6GHz或更高的范围内变化。集成收发器输入端口应当能够在整个频率范围内工作。上述解决方案避免了复杂的无源网络，并包括通过提供低输入阻抗(例如，约1/gm，其中gm是用于放大的输入晶体管的跨导)来提供非常宽带的输入阻抗匹配的共栅放大器。
在一个示例中，高线性推挽电流复用共栅低噪声放大器(其在通信设备中在RF收发器衬底或芯片的外部)包括PMOS晶体管和NMOS晶体管。在共栅配置或拓扑中这些晶体管彼此并联耦接，其中放大器的栅端或控制触头被连接到地(或连接到“公共”连接)并可以接收用于控制操作的偏压，漏端是输出点，源端是输入点。因此，每个晶体管的栅端用作控制触头，每个晶体管的漏端用作输出触头，每个晶体管的源端用作输入触头。输入信号(例如，射频输入、宽带输入信号或类似物)被施加于输入点(该输入点耦接到两个晶体管的源端)，并经由连接路径在大致同一时间(同时地或并发地)被接收。每个晶体管的源端通过同一路径耦接在一起。此外，两个晶体管的漏端附接到彼此，以提供对耦接在该处的输出级的高输出阻抗。此外，这两个晶体管(例如，PMOS和NMOS)共享来自DC电源的相同路径，因此复用来自电源的相同电流并减少功率消耗。推挽放大器的两个晶体管还能够总体上提供放大增益而不提高电流消耗。也就是说，放大器的两个晶体管的放大被相加(在NMOS晶体管和PMOS晶体管上跨导是gmn+gmp)而没有额外的电流消耗。下面参考附图进一步描述本公开的另外的方面和细节。
图1示出具有用户设备101的无线通信环境100，该用户设备101将输入信号(例如，射频(RF)输入)的放大过程移到RF收发器或收发器芯片外，以进一步降低功耗、芯片面积、芯片成本并减小LO路由的复杂性。无线通信环境100的用户设备或通信设备101例如包括外部输入级和作为集成RF收发器108芯片的内部输入级，其中外部输入级具有双工器103和外部放大器102，内部输入级用于处理来自不同的载波118、120的不同的宽带输入信号。通信环境100包括网络设备112和例如经由空中接口的下行链路端口114和上行链路端口116通信地耦接到网络设备112的用户设备或其它的通信设备101。
RF收发器108例如包括集成收发器芯片，集成收发器芯片包括具有一个或多个放大器107、109(例如，低噪声放大器)的放大器级，这一个或多个放大器107、109的数量对应于不同类型的载波组分(例如，载波组分118、120)的数量。至少两个接收器处理链119例如被独立地耦接到两个放大器107和109，放大器107和109放大来自不同的载波组分118、120的、沿相应的处理链的信号。每个接收器处理链119包括用于对来自锁相环(PLL)123的本地振荡器(LO)分布路径的LO信号进行混频的混频器111或113，并且还将经混频的信号提供给每个接收器处理链的处理组件115或117。处理组件115或117例如还包括耦接到数字基带处理器110的一个或多个不同的信号处理组件(例如，滤波器、模拟数字转换器或其它组件)，数字基带处理器110例如可以与RF收发器108分离、部分集成或完全集成。
网络设备112表示一个或多个网络设备，用于针对通信设备101或其它无线设备生成一个或多个同构网络或异构网络覆盖范围，通信设备101或其它无线设备以用于各种载波118、120的宽带频率与网络设备112无线地通信、发送或接收数据。网络设备112可以包括广播宏网络区域覆盖范围的一个或多个宏(小区)网络设备，或被部署在无线通信环境100内并服务相应的网络覆盖区域中的一个或多个通信设备101的一个或多个微网络设备(例如，微微网络接入点、城域网络接入点、毫微微网络接入点、或其它类似的微网络接入点)。不同的无线通信网络(例如，宏接入点或微接入点)可以包括一个或多个其它的网络设备，例如，相互配合操作以处理一个或多个设备101的网络流量(例如，切换操作和覆盖)的基站。网络设备相互可以是相互重叠或者覆盖边界相互并列或邻近的邻居。宏网络设备可以包括一组网络设备，该组网络设备是有蜂窝能力的网络设备，其可以提供不同的网络速度(例如，2G、3G、4G等)。在另一示例中，宏接入点设备可以包括一组网络设备，这组网络设备在小区边缘处延伸网络覆盖或扩展网络环境100(尤其是在接入可被限制或不可用的情况下)并且可以包括任何标准，例如，WCDMA、GSM、CDMA2000、TD-SCDMA、WiMAX、LTE、其它标准或其它解决方案。本文的无线通信环境100、其它环境、系统或组件不限于示例所描绘的任何一种实现方式，并且各种其它架构可以被采用。其它的示例还可以包括可在无线通信环境中可操作的非联网设备。
通信设备或用户设备101包括用于在时域分离信号的T/R开关或一个或多个天线共用器(或双工器)103，一个或多个天线共用器(或双工器)103在频域分离一个或多个不同的接收的和发送的信号，并且在数量上与一个或多个宽带载波信号相对应以支持宽带通信。放大器组件102例如可以包括具有任何配置的运算放大器，运算放大器将双工器103耦接到一个或多个输入端口或连接104。放大器组件102的外部输出点的数量可以与外部载波的数量相对应。RF收发器108在放大器级106处从外部输入处理级接收输入信号，并且还包括集成在其上的信号处理组件115、117。设备101可以是收发器设备、移动通信设备(例如，智能电话)、个人数字助理、膝上型计算机或被配置为在网络设备112内发送和接收通信的其它通信设备。
在一个方面，放大器组件102包括RF收发器108外部的LNA，该LNA是具有宽带输入匹配的电流复用共栅LNA。设备101可以包括用于在宽带频率范围内处理不同的输入信号带(例如，射频宽带信号)的不同的输入级。放大器组件102可以位于RF收发器108的外部，不在同一管芯上，这种情况下放大器组件102是具有一个或多个输入端口104的、用于处理输入信号的外部输入级的一部分，一个或多个输入端口104对应于一个或多个不同的载波并且也可以在RF收发器108的外部以节省芯片体积或空间。
取决于输入信号的带宽频率，外部放大器组件102经由双工器103接收输入信号，并且为输入信号提供放大增益。放大器组件102还提供输出阻抗用于宽带输入信号沿RF收发器108的内部输入处理级或组件的宽带频率范围的输入阻抗匹配。
在一个示例中，放大器组件107或109被配置为推挽放大器以促进输入处理的放大级中的高线性度，并且被布置为共栅配置或拓扑，其中放大器的栅端或控制触头被连接到地(或者“公共的”连接)，并可以接收用于控制操作的偏压，漏端是输出点，源端是输入点。放大器组件107或109还包括单端或差分推挽放大器，用作被配置为生成与后级匹配的宽带输入的电流复用共栅低噪声放大器。放大器组件107或109还通过接收宽带范围的(例如，从450MHz到约6GHz或更高)、在一个或多个工作频率处的不同的载波信号来适应不同的载波和载波输入端口或连接104。放大器组件107或109是“电流复用”的，因为推挽放大器配置的推级(push stage)和拉级(pull stage)通过为推级和拉级使用相同的DC供电路径或相同的电流路径来工作。对于每个高输入信号，当一个晶体管完全截止时(或工作在截止状态)，另一晶体管完全打开并递送电流，反之亦然，以提供高线性度。
双工器103例如可以包括到一个或多个接收器或天线(未示出)的连接，一个或多个接收器或天线可以对应于与耦接到信号路径的设备、与之耦接的电路或组件通信，或根据无线电资源条件(例如在输入端口组104处的可用资源或配置)与设备101通信的各种网络设备的不同的带宽、不同的工作频率或不同的网络。输入端口104可以在外部耦接到RF收发器108，以节省RF收发器108体积并降低复杂性。端口可以包括任何互连或触点，用于不同的信号到一个或多个通信组件的通信。
设备101的RF收发器108可以用于与一个或多个数据存储器通信，以处理或存储通信环境100中在载波聚合、分集接收或MIMO信道处理中所用的各种通信。设备101因而可以利用例如可用于扩展有效带宽(或来自另一有效带宽)的各种载波聚合解决方案，而无需在RF收发器108上具有多个载波端口。载波聚合概念聚合多个分量载波以形成更大的总传输带宽或宽带。在带内载波聚合的情况下，分量载波例如可以落入具有一个物理输入端口的同一带。因此，例如需要像放大器组件107或109一样的共栅推挽放大级的高线性度以及有效分离分量载波的宽带输入阻抗匹配。
所用的两个载波118和120例如可以在下行链路114中被一个或多个双工器103或被连接到放大器组件102和RF收发器108的接收组件接收。同样地，这也可应用于上行链路116和输出端口(未示出)。第一和第二载波118和120例如可以经由天线、接收电路或耦接的其它接收组件被接收，其通过由放大器组件107或109的推挽共栅放大器生成的有选择地被生成的输入阻抗匹配将输入和输出信号分布到输入端口104。在载波聚合的情况下，第一载波118可以经由第一信号路径/路由被接收和被路由，其中第二载波120可以经由第二信号路径或分布链被接收和被路由并被放大器组件102放大。
此外，设备101可以用于利用分集接收，其中不同的分量可以经由用于处理的不同的天线端口被处理和被路由。此外，设备101可以从各种网络设备接收通信。输入端口104因此可以与作为放大器级106的放大器组件107或109以及用于分集接收处理的双工器103合作，其中一个或多个输入端口基于与不同的通信相关联的输入端口规范或者上面所讨论的标准被用于信号的接收、发送、处理或部分存储。
参考图2，所示出的是根据各方面的放大器级的放大器组件的示例配置。放大器级106包括含有推挽放大器的放大器组件107、109，推挽放大器包括被耦接到适用于图1的RF收发器108的外部放大器102的推放大器级202和拉放大器级204。
在一个方面，推放大器级202和拉放大器级204分别包括单个FET(例如，MOSFET)晶体管M1和M2，M1和M2为不同的晶体管类型或者是互补型。推放大器级202例如可以包括PMOS晶体管M2，拉放大器级204例如可以包括NMOS晶体管M1。在共栅配置中晶体管M1和M2被耦接起来，其中晶体管M1和M2各自分别包括输入触点S1和S2(例如，源触点)，并分别包括输出触点D1和D2(例如，漏触点)。晶体管M1和M2的输出触点D1和D2(例如，漏触点)在输出节点206被耦接在一起，输出节点206进一步延伸到放大器级106的输出端208，以将输出提供给之后的处理级，例如，处理链或RF收发器108。
放大器级106还包括导电路径210，导电路径210从两个晶体管的输入S1和S2提供输入信号或将两个晶体管的输入S1和S2短接。导电路径210使得诸如射频输入之类的输入信号214(In)能够被同时(在同一时间或并发地)提供给两个输入触点S1和S2。路径210包括电容器组件212或电容器C1，其辅助向晶体管M2和M1的输入触点S2和S1提供在一个或多个不同的频率处的相同的输入信号214。电容器C1使得路径210能够并发地(或在大约同一时间)向各个放大器级202和204的输入触点S1和S2提供在宽的操作频率范围内的输入信号214，这也可以减小电流噪声。在一个示例中，电容器C1足够大，以短接晶体管M1和M2的两个源触点S1和S2，以用于宽带范围的信号。
推级202的晶体管M2和拉级的晶体管M1在共栅配置中一同起跨导的作用。晶体管M2和晶体管M1在漏端D2和D1被连接并在源端S2和S1经由路径210被连接，以形成并联配置或相对于彼此被并联连接。通过由晶体管M2和M1提供的并联连接的两个阻抗，放大器组件107或109的输入阻抗在宽范围内实现宽带匹配。晶体管M2和M1的输入阻抗可以被近似表示为：1/gmn||1/gmp＝1/gmn+1/gmp。具体的并联晶体管布置简化了对所连接的线或负载阻抗(例如50Ω或单端100Ω)实现宽带输入匹配。
此外，放大器组件102可以被RF收发器108外部的DC路径偏置，以进一步节省底部裕量(footroom)，或控制饱和电平，并提高输出的线性度。在另一方面，推级202的晶体管M2和拉级204的晶体管M1共享同一DC电路路径(例如，经过电源电压、两个晶体管M2和M1流到地)，因此被布置为电流复用推挽放大器。电流供应Vdd为晶体管M2的输入触点S2(例如，源端)提供电流，该电流例如经过两个晶体管M2和M1在偏置组件218处流到地。两个晶体管共享从Vdd、电流源或电流偏置组件219、晶体管M2、晶体管M1到电感器L1和Vss的相同路径，因此复用该相同的电流路径，从而减少功率消耗。
放大器组件107或109还用于为两个晶体管M2和M1的输入生成放大增益。放大增益可以作为推级202和拉级204的和被生成，而不造成放大器107、109消耗的另外的电流(不管是独立地来自各个级还是来自整个放大器级106的操作)。两个晶体管的放大可以被相加，其中总跨导被表示为gmn+gmp，而没有另外的电流消耗。
放大器级106例如用作跨导或gm单元，其中晶体管M2和M1接收输入电压并响应于后续级(例如，收发器/基带处理器或其它收发器组件/设备)的负载输入阻抗驱动输出电流。附加地或替代地，在一个示例中，响应于下一级(随后连接的组件、线、分布链、负载等)为高，输出端208处所生成的输出信号是电压。高的总体输出阻抗由晶体管M2和M1的漏极D2和D1彼此并联连接来实现，这还有助于输出点处的高放大增益。
放大器107或109的总电压放大率可以被近似表示为：(gmn+gmp)·(ZLoad||rds1||rds2)，其中gmn和gmp分别是M1和M2的跨导，rds1和rds2分别是M1和M2的输出阻抗，ZLoad是耦接在输出端208处的下一级的输入阻抗。
输入阻抗还可以由1/(gmn+gmp)来确定。因此，为匹配到50欧姆传输线或后续级，两个晶体管的跨导可以相等(例如，gmn＝gmp＝10mS)。这可以是有利的，因为在单端单晶体管共栅级的情况下仅放大器组件107或109的总跨导gm的一半可以被利用，其中，例如，1/gmn＝50Ω→gmn＝20mS。所需要的gm较低导致需要较低的DC电流来实现匹配。
在另一方面，为进一步提高放大器组件107或109的线性度，偏置组件218可以通过大电感器L1辅助或进一步提供DC偏置，大电感器L1可以与RF收发器108集成在相同的印刷电路板(PCB)上或在收发器108的片上，或者如放大器组件102一样集成在外部。例如，电感器L1可以是外表面安装设备(SMD)组件以节省芯片面积，在先进CMOS技术中芯片面积非常昂贵。电感器L1被配置为向放大器组件提供偏置并与输入(In)214的输入电感谐振。
参考图3，所示出的是根据各方面的通信系统的放大组件的另一示例。在一方面，不同的架构可以为放大器组件107或109的晶体管M2和M1提供偏置电流。例如，晶体管组件M3302可以用于从Vdd电源轨用至少一个晶体管提供偏置，例如被配置作为放大器组件107或109的电流源的PMOS晶体管。与例如电阻器或二极管连接的晶体管相比，这种解决方案连同以上所讨论的放大器组件107或109的高线性推挽电流复用共栅低噪声放大器配置可以消耗最小的顶部裕量(headroom)或功率能力。一个优点是可以实现6dBm或更大的三阶交调点(IIP3)的线性度。
参考图4，所示出的是根据各方面的通信系统的放大组件的另一示例。放大器组件107或109的架构的另一示例被示出，该架构从Vdd轨经由具有连接到输入触点S2的至少一个电感器L2的电感器组件402提供偏置。电感器L2可以用于进一步提高放大器组件107或109的线性度。例如，可以实现6dBm或更大的三阶交调点(IIP3)的线性度。
参考图5，所示出的是根据所描述的各方面的放大器组件的另一示例配置。放大器组件107或109的架构类似于上面的图2中所描述的结构，仅一个电感器或偏置组件218(例如，L1)被连接到推挽放大器电路内的节点或交叉点处，其可以是相对于收发器或基带处理器芯片108的外部电感器或内部电感器。
在一个方面，放大器组件107或109(例如，推挽放大器)包括晶体管M2的耦接在输出节点206处的第一输出触点D2或漏端和晶体管M1的同样耦接到输出节点206的第二不同的输出触点D1。输出节点206位于具有第一电源电平的第一电源轨504(例如，Vdd)和具有第二电源电平的第二电源轨506(例如，地或其它供电电平)之间，其中第二电源电平不同于第一电源电平。输出节点206可以具有输出节点电压，输出节点电压大约在具有第一电源电平的第一电源轨504和具有第二电源电平(其不同于第一电源电平)的第二电源轨506之间的中间电平或中心电压处。例如，输出节点206可以被偏置在Vdd/2处。这样，图5示出用于实现放大器组件107或109的偏置方案的示例，其中输出端208处的输出电势位于电源轨电平(Vdd和Vss)的中间，这也可以提高线性度并允许最大可能的电压摆幅。
在另一方面，放大器组件107或109包括耦接在输出端208和第一晶体管M2的第一控制触点(例如，栅端)之间的反馈路径508。M2的控制触点516因此被配置为接收偏置，该偏置是以输出端208处的输出和参考电压为变量的函数。反馈路径508可以包括共模反馈环。例如，反馈路径508可以包括放大器510，例如运算放大器或共模反馈放大器(CMFB)510，该放大器510具有耦接到输出端208的第一输入512和耦接到参考电压Vref的第二输入514，使得控制触点516处接收到的偏置是Vref与输出208处的输出信号进行比较的函数。放大器510的输出馈送到晶体管M2的栅端516。CMFB 510用于检测输出节点206与Vref节点514之间的DC电平的差、放大这一电平差并设置闭环的输出516处的电平。该闭环对电压进行调节，直到差为零，其中输出516处的DC电平约等于Vref。
经由反馈路径508对晶体管M2进行偏置例如可以通过CMFB放大器510的方式被实现，CMFB放大器510的一个输入点附连到输出端208处，另一输入点附连到带隙电压生成的参考电压。CMFB放大器的输出被提供给晶体管M2的栅极。CMFB放大器510调节电平，使得输出处的DC电压被控制为约等于CMFB处的参考电压(Vout＝Vref)，这有助于实现稳定的偏置。响应于Vout和Vref之间的变化，到输出触点516的偏置或控制信号的改变被生成。同样地，晶体管M1可以在栅控制端518处从另一机构接收单独的偏置Vbias1作为不同的偏置电平，或者与Vref或晶体管M2的控制偏置相同。
参考图6，所示出的是放大器组件的另一示例。图6的放大器组件107’包括与图5类似的元件/组件。然而，反馈路径602用于向拉级204的晶体管M1提供控制信号(例如，控制电压或电流)。反馈路径602被耦接到晶体管M1的控制输入(例如，栅端)610和输出端208。
例如，反馈路径602可以包括放大器608，例如，具有耦接到输出端208的第一输入点604和耦接到参考电压Vref的第二输入点606的共模反馈放大器(CMFB)。放大器608的输出向晶体管M2的控制触点610(例如，栅端)提供偏置。CMFB放大器608例如可以被配置为辅助输出信号的偏置电平，输出信号约在具有第一电源电平的第一电源轨(Vdd)504和具有第二电源电平的第二电源轨(Vss)(例如，地506或其它可能的电平)之间的中间电平处，其中第二电源电平不同于第一电源电平。CMFB放大器608调节输出端208处的输出的电平，使得输出处的DC电压约等于CMFB处的参考电压Vref(Vout＝Vref)，这有助于实现稳定的偏置，其处理类似于上面关于图5所讨论的配置。同样地，拉级202的晶体管M2可以在控制触点610处从另一机构接收单独的偏置Vbias1，该单独的偏置Vbias1作为不同的偏置电平，或者与Vref或晶体管M1的控制偏置相同。
参考图7，所示出的是根据各方面的示例放大器组件。图7的放大器组件类似于上面所讨论的放大器组件107，还示出例如可以差分操作的两个推挽放大器702和704的差分配置。
差分放大器107’包括第一推挽放大器702和第二推挽放大器704，其中每个推挽放大器702和704形成单端推挽放大器。第一单端推挽放大器702被布置在p输入点706和p输出点208’之间，其中第二单端推挽放大器704被布置在n输入点710和n输出点712之间，使得p输入点706和n输入点710形成差分推挽放大器107’的差分输入，p输出点708和n输出点712形成差分推挽放大器107’的差分输出。
推挽放大器702和推挽放大器704各自包括类似的元件，如上面在图2中所讨论的。推挽放大器704包括推放大器级714和拉放大器级716。推放大器级714包括并联连接到拉放大器级716的单个晶体管M3，例如，FET或MOSFET晶体管。晶体管M3的输出触点D3(例如，漏触点)经由公共节点连接到拉放大器级716的晶体管M4的输出触点D4(例如，漏触点)。当一个晶体管完全打开时，另一晶体管可以以连续的方式完全关断，或工作在截止状态。此外，晶体管M3的输入触点S3(例如，源触点)还经由导电路径720耦接到晶体管M4的输入触点S4。路径720可以包括一个或多个组件，例如具有电容器C2的电容器组件718，这有助于向晶体管M3和M4的输入触点S3和S4提供相同的输入信号。电容器C2类似于推挽放大器702的电容器C1，使得路径720能够同时(或在大约相同的时间)向每个放大器级714和716的输入触点提供在工作频率处或工作频率范围内的输入信号214。
推放大器级714的晶体管类型与拉放大器级716不同。因此，推放大器级714可以包括第一晶体管类型(例如，PMOS晶体管类型)的晶体管，拉放大器级716可以包括与第一晶体管类型互补的第二晶体管类型(例如，NMOS晶体管类型)的晶体管。推级714的晶体管M3和拉级716的晶体管M4还一起起到布置在共栅配置中的跨导的作用。
推挽放大器704可以由在基带处理器或RF收发器108外部的DC路径偏置，以进一步节省底部裕量，或控制饱和电平并提高线性度。在另一方面，推级202的晶体管M2和拉级204的晶体管M1共享同一电流路径并被布置为电流复用推挽放大器。电流电源722为晶体管M3的输入触点S3(例如，源端)提供电流。此外，两个晶体管共享来自电流电源722的相同的输入路径。晶体管M3和M4因此通过复用来自电流电源722的相同的电流来工作，并进一步减小功率消耗。
推挽放大器704还用于用晶体管M3和M4生成对输入的增益。放大增益可以作为推级714和拉级716的和被生成，而不引起另外的电流消耗。两个晶体管M3和M4的放大可以被相加，其中每个晶体管级的总跨导被表示为gmn+gmp，而没有另外的电流消耗。
在另一方面，为进一步提高线性度，偏置组件724可以通过大电感器L3辅助所提供的DC偏置，大电感器L3可以与RF收发器108集成在相同的印刷电路板上或在收发器108的片上。电感器L3被配置为向放大器组件提供偏置并与输入(In)710的输入电容谐振。响应于仅一个电感器组件或电感器L1或L3被耦接到每个推挽放大器702、704，输出端208’和712因此能够一起用作差分输出，其中推挽放大器702、704接收输入电压并驱动输出电流或输出电压(取决于耦接在该处的后级的阻抗)。
差分电力复用、共栅、推挽低噪声放大器107’的优点在于对RF电路的差分信令响应例如可以提供改善的噪声、提高的动态范围、更好的杂散响应、共模噪声抑制(例如，电源线上的噪声)、双倍的信号摆幅和固有的更低的偶次谐波。因此，对于线性驱动应用，可以设想差分实现方式，以得到更高的二阶交调点(IIP2)，二阶交调点(IIP2)可能主要取决于组件间的失配。
参考图8，所示出的是根据各方面的差分放大器组件的另一示例，该差分放大器组件通过电容性交叉耦合组件的方式提高跨导(gm)。电容性交叉耦合使得增益提升成为可能，增益提升进一步增大对推挽放大器107’的输出的放大，而不改变DC电流消耗。
晶体管M2和M3例如经由第一交叉耦合组件802耦接在一起，晶体管M1和M4经由第二交叉耦合组件810耦接在一起。交叉耦合组件802被配置为交叉耦合(例如，图7的推挽放大器702的)晶体管M2的输入触点S2和(例如，图7的第二推挽放大器704的)晶体管M3的控制触点G3(例如，栅触点)之间的第一电容器804。交叉耦合组件802还交叉耦合晶体管M3的输入触点S3和晶体管M2的相应的控制触点G2之间的第二电容器806。第二交叉耦合组件810被配置为交叉耦合晶体管M1的输入触点S1和晶体管M4的控制触点G4之间的第三电容器812。第二交叉耦合组件810还交叉耦合晶体管M4的输入触点S4和晶体管M1的控制触点G1之间的第四电容器814。
为针对所公开的主题的各方面提供其它的上下文，图9示出与访问网络(例如，基站、无线接入点、毫微微小区接入点等)相关的、可以使能和/或利用所公开的方面的特征或方面的接入设备、用户设备(例如，移动设备、通信设备、个人数字助理等)或软件900的实施例的框图。
用户设备或移动通信设备900可以利用根据本文的各方面描述的变频器系统或设备的一个或多个方面。移动通信设备900例如包括数字基带处理器902，数字基带处理器902可以耦接到数据存储或存储器903、前端904(例如，RF前端、声学前端或其它前端)和用于连接到多个天线906l到906k(k为正整数)的多个天线端口907。天线906l到906k可以接收和发送去往和来自一个或多个无线设备(例如，接入点、接入终端、无线端口、路由器等)的信号，该一个或多个无线设备可以在经由网络设备(未示出)生成的无线电接入网络或其它通信网络内操作。用户设备900可以是用于传送射频(RF)信号的RF设备、用于传送声学信号的声学设备或任何其它的信号传送设备，例如，计算机、个人数字助理、移动电话或智能电话、平板PC、调制解调器、笔记本计算机、路由器、交换机、中继器、PC、网络设备、基站或可用于根据一种或多种不同的通信协议或标准与网络或其它设备通信的类似设备。
前端904可以包括通信平台，其包括电子组件和相关联的电路，电子组件和相关联的电路经由一个或多个接收器或发送器908、多路复用器/解复用器组件912、和调制器/解调器组件914提供对所接收或所发送的信号的处理、操作或成形。前端904例如被耦接到数字基带处理器902和天线端口组907，其中天线组906l到906k可以是前端的一部分。在一个方面，移动通信设备900可以包括放大器组件910，放大器组件910被配置为根据本文所公开的功能和架构操作的、具有宽带输入匹配能力的电流复用推挽共栅低噪声放大器，例如，放大器组件107或差分放大器组件107’。
用户设备900还可以包括处理器902或控制器，处理器902或控制器可以用于提供或控制移动设备900的一个或多个组件。例如，根据本公开的各方面，处理器902可以向移动通信设备900内的基本上任何电子组件授予功能(至少部分地)。作为示例，处理器可以被配置为执行(至少部分地)可执行指令，该可执行指令基于放大器组件910的一个或多个特性，针对天线端口907、输入端或其它端处的输入信号，控制放大器910的各种模式作为多模操作。
处理器902可以用于使得移动通信设备900能够处理数据(例如，符号、位或芯片)，以利用多路复用器/解多路复用器组件912进行多路复用/解多路复用，或经由调制/解调组件914进行调制/解调，例如实现直接快速傅里叶变换和快速傅里叶逆变换、调制速率的选择、数据分组格式的选择、分组间时间等。存储器903可以存储数据结构(例如，元数据)、(一个或多个)代码结构(例如，模块、对象、类、程序等)或指令、网络或设备信息(例如，策略和规范)、附件协议、用于加扰的代码序列、扩频和导频(例如，(一个或多个)参考信号)传输、频率偏移、小区ID、以及其它数据，用于在功率生成期间检测和识别与RF输入信号、功率输出或其它信号组分相关的各种特性。
处理器902功能地和/或通信地耦接(例如，通过存储器总线)到存储器903以存储或读取操作或向通信平台或前端904授予功能(至少部分地)所需的信息，并功能地和/或通信地耦接到放大器组件910，放大器组件910表示根据本文所公开的各方面任何放大器组件或放大器架构。
示例可包括诸如下述项的主题：方法，用于执行方法的动作或块的装置，包括指令的至少一种机器可读介质，当所述指令由机器执行时使得该机器执行用于并发的通信的方法或装置或系统的动作，其通信根据本文所述实施例和示例使用了多种通信技术。
示例1是放大器，包括：输入端，被配置为接收输入信号；输出端，被配置为驱动输出信号；第一晶体管，包括耦接到所述输入端的第一输入触点和耦接到所述输出端的第一输出触点；第二晶体管，包括耦接到所述输入端的第二输入触点和耦接到所述第一晶体管的第一输出触点和所述输出端的第二输出触点；电流偏置组件，耦接到所述第一晶体管的第一输入触点，并被配置为沿相同的路径向所述第一晶体管和所述第二晶体管提供偏置电流；电容器组件，耦接在所述第一晶体管的输入触点和所述第二晶体管的第二输入触点之间，并被配置为短接所述第一输入触点和所述第二输入触点之间的、在工作频率范围内的所述输入信号并且向所述第一输入触点和所述第二输入触点提供所述输入信号。
示例2包括示例1的主题，还包括：电容器组件，该电容器组件耦接到所述输入端并被配置为针对所述偏置电流提供DC路径。
示例3包括示例1和2中任何一者的主题，其中，所述电流偏置组件包括第三晶体管、集成晶体管或集成电感器，所述第三晶体管、集成晶体管或集成电感器被配置作为沿所述相同的路径向所述第一晶体管和所述第二晶体管提供所述偏置电流的电流源。
示例4包括示例1-3中任何一者的主题，包括或省略可选元件，其中，所述输出端耦接在位于所述第一输出触点和所述第二输出触点之间的输出节点处，该输出节点的电势在第一电源电平和第二电源电平之间，所述第二电源电平不同于所述第一电源电平。
示例5包括示例1-4中任何一者的主题，包括或省略可选元件，还包括：反馈路径，该反馈路径耦接在所述输出端和所述第一晶体管的第一控制触点之间，或者耦接在所述输出端和所述第二晶体管的第二控制触点之间，其中所述反馈路径被配置为基于参考电压分别控制对所述第一晶体管的第一偏置或对所述第二晶体管的第二偏置，其中所述第一控制触点被配置为接收所述第一偏置，所述第二控制触点被配置为接收不同于所述第一偏置的所述第二偏置。
示例6包括示例1-5中任何一者的主题，包括或省略可选元件，其中，所述反馈路径包括共模反馈放大器，该共模反馈放大器包括：第一输入，耦接到所述输出端；第二输入，耦接到所述参考电压；以及输出，耦接到所述第一控制触点或所述第二控制触点，其中所述第一控制触点和所述第二控制触点分别包括所述第一晶体管的栅触点和所述第二晶体管的栅触点。
示例7包括示例1-6中任何一者的主题，包括或省略可选元件，其中，所述第一晶体管和所述第二晶体管被配置为都放大所述输入信号并沿所述相同的电流路径复用电流。
示例8包括示例1-7中任何一者的主题，包括或省略可选元件，其中，所述第一输入触点和所述第二输入触点包括所述第一晶体管的源触点和所述第二晶体管的源触点，并且所述第一输出触点和所述第二输出触点包括漏触点，并且其中所述第一晶体管和所述第二晶体管分别包括不同PMOS和NMOS晶体管类型的FET晶体管。
示例9包括示例1-8中任何一者的主题，包括或省略可选元件，其中，所述第一晶体管和所述第二晶体管在共栅配置中被耦接在一起，作为被配置用于改变输入阻抗的电流复用共栅低噪声放大器。
示例10是一种通信系统，包括被配置为接收或发送一个或多个输入信号的输入组件。所述通信系统包括：集成在单个衬底上并被配置为处理所述一个或多个输入信号的基带处理器；以及布置为共栅配置并被配置为匹配所述一个或多个输入信号的输入阻抗的放大器。所述放大器包括：放大器输入端，被配置为接收所述一个或多个输入信号；放大器输出端，被配置为基于所述一个或多个输入信号提供具有增益的输出信号；推级，包括经由电流路径耦接到电流供应的第一晶体管类型的第一晶体管；拉级，包括经由所述电流路径耦接到所述推级和所述电流供应的第二晶体管类型的第二晶体管；以及电容器组件，耦接在所述第一晶体管的输入触点和所述第二晶体管的输入触点之间，被配置为向所述推级和所述拉级提供在工作频率范围内的所述一个或多个输入信号。
示例11包括示例10的主题，其中，所述第一晶体管包括：第一源触点，经由所述电容器组件耦接到所述放大器输入端和所述第二晶体管的第二源触点；以及第一漏触点，经由输出节点耦接到所述第二晶体管的第二漏触点；其中所述放大器被配置为在所述放大器输出端处经由所述输出节点提供具有所述增益的所述输出信号，所述增益基于所述第一晶体管和所述第二晶体管的跨导之和，并独立于所述放大器消耗的电流。
示例12包括示例10-11中任何一者的主题，包括或省略可选元件，其中，所述拉级和所述推级彼此并联耦接，并被配置为同时检测所述一个或多个输入信号。
示例13包括示例10-12中任何一者的主题，包括或省略可选元件，其中，所述放大器位于所述单个衬底的外部，并且还包括：反馈路径，耦接在所述放大器输出端与所述第一晶体管的第一栅触点或所述第二晶体管的第二栅触点之间，其中所述反馈路径被配置为基于参考电压控制对所述第一晶体管的第一偏置或对所述第二晶体管的第二偏置。
示例14包括示例10-13中任何一者的主题，包括或省略可选元件，其中，所述反馈路径包括共模反馈(CMFB)放大器，所述CMFB放大器在第一CMFB输入处耦接到所述放大器输出端，在第二CMFB输入处耦接到参考电压，并在CMFB输出处耦接到所述第一晶体管的栅触点或所述第二晶体管的栅触点。
示例15包括示例10-14中任何一者的主题，包括或省略可选元件，其中，所述CMFB放大器被配置为生成所述输出信号的偏置电平，所述输出信号约在第一电源电平和第二电源电平之间的中间电平处，所述第二电源电平不同于所述第一电源电平。
示例16包括示例10-15中任何一者的主题，包括或省略可选元件，其中，所述第一晶体管的第一栅触点接收电压偏置，该电压偏置不同于所述第二晶体管的第二栅触点的电压偏置。
示例17包括示例10-16中任何一者的主题，包括或省略可选元件，还包括耦接到所述放大器输入端的电感器，该电感器被配置为对所接收的所述一个或多个输入信号进行偏置。
示例18是一种移动通信设备，包括收发器组件，该收发器组件包括至少一个差分放大器。该收发器组件包括：差分输入，具有p输入和n输入；差分输出，据哟n输出和p输出；以及被布置在所述p输入和所述n输出之间的第一放大器和被布置在所述n输入和所述p输出之间的第二放大器。所述第一放大器和所述第二放大器为共栅配置并分别包括：放大器输入，连接到所述p输入或所述n输入；推级，包括耦接到电流偏置的PMOS类型的第一晶体管；拉级，包括在共栅配置中并联耦接到所述推级并经由与所述第一晶体管相同的电流路径耦接到电流供应的NMOS类型的第二晶体管；包括至少一个电容器的电容器组件，耦接在所述第一晶体管的输入触点和所述第二晶体管的输入触点之间，被配置为将工作频率范围内的一个或多个输入信号提供给所述推级或所述拉级。
示例19包括示例18的主题，还包括：第一交叉耦合组件，被配置为交叉耦合所述第一放大器的第一晶体管的第一输入触点和所述第二放大器的第一晶体管的第一控制触点之间的第一电容器，并交叉耦合所述第二放大器的第一晶体管的第一输入触点和所述第一放大器的第一晶体管的第一控制触点之间的第二电容器；和第二交叉耦合组件，被配置为交叉耦合所述第一放大器的第二晶体管的第二输出触点和所述第二放大器的第二晶体管的第二控制触点之间的第三电容器，并交叉耦合所述第二放大器的第二晶体管的第二输入触点和所述第一放大器的第二晶体管的第二控制触点之间的第四电容器。
示例20包括示例18-19中任何一者的主题，包括或省略可选元件，其中所述n输入和所述p输入分别包括偏置组件，该偏置组件包括被配置为向所述相同的电流输入路径提供DC偏置的电感器。
示例21是一种用于放大器的方法，包括：经由通信设备接收一个或多个输入信号；经由布置在共栅配置中的所述放大器处理所述一个或多个输入信号；经由所述放大器的推级的第一晶体管和电流路径的电流供应生成具有增益的第一输出信号；并且经由所述放大器的拉级的第二晶体管和所述电流路径的所述电流供应生成具有所述增益的第二输出信号。所述接收包括经由耦接到所述第一晶体管的第一输入和所述第二晶体管的第二输入的电容器组件，将工作频率范围内的所述一个或多个输入信号接收到所述放大器的所述推级和所述拉级。
示例22包括示例21的主题，其中，所述放大器被配置为经由所述输出节点在所述放大器输出端处提供具有所述增益的所述输出信号，所述增益基于所述第一晶体管和所述第二晶体管的跨导之和而不增加所述放大器的电流消耗。
应用(例如程序模块)可以包括例程、程序、组件、数据结构等，其执行特定任务或实现特定抽象数据类型。此外，本领域的技术人员将理解，所公开的操作可以以其它系统(包括单处理器或者多处理器系统、小型计算机、大型计算机、以及个人计算机、手持式计算设备、基于微处理器的或来实践可编程消费电子产品等，其中的每一个可以操作地耦接到一个或多个相关联的移动或个人计算设备)配置进行操作。
计算设备通常可以包括各种计算机可读介质。计算机可读介质可以是可由计算机访问的任何可用介质，并且包括易失性和非易失性介质，可移动和不可移动介质。通过示例而非限制的方式，计算机可读介质可以包括计算机存储介质和通信介质。计算机存储介质包括用于信息(例如计算机可读指令、数据结构、程序模块或其它数据)的存储的任何技术和方法中所实现的易失性和非易失性、可移动和不可移动介质计算机存储介质(例如一个或多个数据存储器)可以包括但不限于：可用于存储所需信息且可以由计算机来访问的RAM、ROM、EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁带盒、磁带、磁盘存储或其它磁存储设备、或任何其它介质。
通信介质通常具现化在计算机可读指令、数据结构、程序模块或调制数据信号中的其它数据(例如载波或其它传输机制)中，并且包括任何信息递送介质。术语“调制数据信号”是信号指具有其特征集合中的一个或多个、或者以信号中的编码信息的方式来改变。以举例而非限制的方式，通信介质包括诸如有线网络或直接线连接之类的有线介质，以及诸如声学、RF、红外和其它无线介质之类的无线介质。任意上述项的组合也应包括在计算机可读介质的范围之内。
但应当理解，本文描述的方面可由硬件、软件、固件或它们的任意组合来实现。当在软件中实现时，功能可以作为在计算机可读介质上的一个或多个指令或代码被存储或传输。计算机可读介质包括计算机存储介质和通信介质，包括辅助计算机程序从一个位置到另一位置的传送的任何介质。存储介质可以是可由通用或专用计算机访问的任何可用介质。以举例而非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或者能够用于(以能够由通用或专用计算机、或者通用或专用处理器来访问的指令或数据结构形式)携带或存储想要的程序代码装置的任何其它介质。此外，任何连接都被适当地称为计算机可读介质。例如，如果使用同轴电缆其它远程源、光纤电缆、双绞线、数字用户线(DSL)、或无线技术(比如红外、无线电和微波)从网站、服务器、或其它远程源传输软件，则同轴传输电缆、光纤电缆、双绞线、DSL或无线技术(比如红外、无线电和微波)也包含在介质的定义中。如本文中所使用的，磁盘和光盘(包括压缩光盘(CD)、激光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘)其中磁盘通常磁性地再现数据而光盘用激光来光学地再现数据。上述项的组合也应包括在计算机可读介质的范围之内。
联系本文所公开的方面的各种说明性逻辑、逻辑块、模块、和电路可以以通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或设计来执行本文中所描述的功能的其它可编程逻辑器件、分立门或晶体管逻辑、离散硬件组件，或其任何组合。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器也可以实现为计算设备的组合，例如，DSP与微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核心、或任何其它此类配置的组合。另外，至少一个处理器可以包括一个或多个模块，用于执行这里所描述的动作和/或动作或更多。
对于软件实现方式，本文中描述的技术可以以模块(例如程序、函数等)来实现本文描述的功能。软件代码可以存储在存储器单元中并由处理器执行。存储器单元可在处理器内部或或处理器外部实现，在外部实现的情况下，存储器单元可以经由本领域已知的各种手段来通信地耦接到处理器。此外，至少一个处理器可以包括一个或多个模块，其可操作来执行本文中所描述的功能。
本文所描述的技术可用于诸如CDMA、TDMA、FDMA、OFDMA、SC-FDMA和其它系统之类的各种无线通信系统。术语“系统”和“网络”经常互换使用。CDMA系统可以实现无线技术，比如通用陆地无线接入(UTRA)、CDMA2000等。UTRA包括宽带CDMA(W-CDMA)和CDMA的其它变体。此外，CDMA2000涵盖IS-2000、IS-95和IS-856标准。TDMA系统可以实现无线技术，比如全球移动通信系统(GSM)。OFDMA系统可以实现无线电技术，例如演进UTRA(E-UTRA)、超移动宽带(UMB)、IEEE 802.11(Wi-Fi)、IEEE 802.16(WiMAX)、IEEE 802.20，快闪OFDM等。UTRA和E-UTRA是通用移动电信系统(UMTS)的一部分。3GPP长期演进(LTE)是使用E-UTRA(其在下行链路上采用OFDMA、并在上行链路上采用SC-FDMA)的UMTS版本。UTRA、E-UTRA、UMTS、LTE和GSM在来自名为“第三代伙伴项目”(3GPP)的组织的文档中得以说明。另外，CDMA2000和UMB在来自名为“第三代伙伴项目2”(3GPP2)的组织的文档中得以说明。此外，这些无线通信系统可以附加地包括通常使用不成对的未经许可的频谱、802.xx无线LAN、蓝牙和任何其它短程或长程无线通信技术的对等(例如移动台到移动台)ad hoc网络系统。
利用单载波调制和频域均衡的单载波频分多址(SC-FDMA)，是能够以所公开的方面来利用的技术。SC-FDMA具有与OFDMA系统相似的性能以及基本相似的整体复杂度。因为其固有的单载波结构，SC-FDMA信号具有较低的峰值对平均值功耗比(PAPR)。SC-FDMA可以用在上行链路通信中，其中较低PAPR可在发射功耗效率方面有益于移动终端。
此外，本文所描述的各个方面或特征可以作为方法、装置或使用标准编程和/或工程技术的制品而实现。如本文所用的术语“制造的物品”意在涵盖可从任何计算机可读设备、载体、或介质访问的计算机程序。例如，计算机可读介质可以包括但不限于：磁存储设备(例如硬盘、软盘、磁条等)光盘(例如压缩盘(CD)、数字多功能光盘(DVD)等)、智能卡、及快闪存储器装置(例如EPROM、卡、棒、钥匙驱动器等)。另外，本文所描述的各种存储介质可以代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语“机器可读介质”可以包括但不限于：能够存储、包含和/或携带(一个或多个)指令和/或数据的无线信道和各种其它介质。另外，计算机程序产品可包括具有可操作来使得计算机执行本文描述的功能的一条或一条以上指令或代码的计算机可读介质。
此外，结合本文公开的方面所描述的方法或算法的动作和/或活动可以直接具现化为硬件、由处理器执行的软件模块、或其组合。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或任何其它形式的本领域已知的存储介质中。示例性存储介质可耦接到处理器，使得处理器可以从存储介质读取信息、并且将信息写入到存储介质。在替代方案中，存储介质可以集成到处理器。此外，在一些方面，处理器和存储媒体可驻留于ASIC中。另外，ASIC可驻留在用户终端中。在替代方案中，处理器和存储介质可以作为用户终端中的分立元件。另外，在一些方面中，方法或算法的动作和/或活动可作为在机器可读介质和/或计算机可读介质上的指令和/或代码的任意集合或组合来驻留，其可并入计算机程序产品。
对主题公开的说明性实施例的上述描述(包括摘要的公开内容)并不意在穷举所公开的实施例、或将所公开的实施例限制为所公开的精确形式。虽然出于说明性目的在本文中描述了具体的实施方案和实施例，相关领域技术人员能够意识到，考虑在这样的实施方案和实施例的范围之内的各种修改都是可能的。
在这方面，虽然已经结合各种实施例和相应的附图(在适当的情况下)描述了所公开的主题，但应理解，其它相似的实施例可以得以使用、或者可以对所描述的实施做出修改和补充用于执行与所公开的主题的相同、相似、替代、或替代功能而不偏离所公开的主题的范围。因此，所公开的主题不应限于本文所述的任何单个实施例，而是应被根据下面所附的权利要求来解释广度和范围。
特别的，关于由上文描述的部件或结构(构件、设备、电路、系统等)执行的各种功能，除非另有说明，用于描述这些组件的术语(包括对“装置”的提及)旨在对应于执行所述组件的指定功能的任意组件或结构(例如，功能上等效)；即使它们结构上不等同于执行本文示出的本发明的示例性实现方式中的功能的所公开的结构。此外，尽管本公开的特定特征可能已经仅相对与一些实现方式中的一个被公开，由于可能对任意给定或特定应用是期望或有利的，这样的特征可以与其它实现方式的一个或多个其它特征结合。

Claims (22)

1.一种放大器，包括：
输入端，被配置为接收输入信号；
输出端，被配置为驱动输出信号；
第一晶体管，包括耦接到所述输入端的第一输入触点和耦接到所述输出端的第一输出触点；
第二晶体管，包括耦接到所述输入端的第二输入触点和耦接到所述第一晶体管的第一输出触点和所述输出端的第二输出触点；
电流偏置组件，耦接到所述第一晶体管的第一输入触点，并被配置为沿相同的路径向所述第一晶体管和所述第二晶体管提供偏置电流；
电容器组件，耦接在所述第一晶体管的第一输入触点和所述第二晶体管的第二输入触点之间，并被配置为短接所述第一输入触点和所述第二输入触点之间的、在工作频率范围内的所述输入信号并且向所述第一输入触点和所述第二输入触点提供所述输入信号。
2.如权利要求1所述的放大器，还包括：
电感器组件，耦接到所述输入端并被配置为针对所述偏置电流提供DC路径。
3.如权利要求1所述的放大器，其中，所述电流偏置组件包括第三晶体管、集成电阻器或集成电感器，所述第三晶体管、集成电阻器或集成电感器被配置作为沿所述相同的路径向所述第一晶体管和所述第二晶体管提供所述偏置电流的电流源。
4.如权利要求1所述的放大器，其中，所述输出端耦接在位于所述第一输出触点和所述第二输出触点之间的输出节点处，该输出节点的电势在第一电源电平和第二电源电平之间，所述第二电源电平不同于所述第一电源电平。
5.如权利要求1所述的放大器，还包括：
反馈路径，耦接在所述输出端和所述第一晶体管的第一控制触点之间，或者耦接在所述输出端和所述第二晶体管的第二控制触点之间，其中所述反馈路径被配置为基于参考电压分别控制对所述第一晶体管的第一偏置或对所述第二晶体管的第二偏置，其中所述第一控制触点被配置为接收所述第一偏置，所述第二控制触点被配置为接收不同于所述第一偏置的所述第二偏置。
6.如权利要求5所述的放大器，其中，所述反馈路径包括共模反馈放大器，该共模反馈放大器包括：
第一输入点，耦接到所述输出端；
第二输入点，耦接到所述参考电压；以及
输出点，耦接到所述第一控制触点或所述第二控制触点，其中所述第一控制触点和所述第二控制触点分别包括所述第一晶体管的栅触点和所述第二晶体管的栅触点。
7.如权利要求1所述的放大器，其中，所述第一晶体管和所述第二晶体管被配置为都放大所述输入信号并沿所述相同的电流路径复用电流。
8.如权利要求1所述的放大器，其中，所述第一输入触点和所述第二输入触点包括所述第一晶体管的源触点和所述第二晶体管的源触点，并且所述第一输出触点和所述第二输出触点包括漏触点，并且其中所述第一晶体管和所述第二晶体管分别包括不同PMOS和NMOS晶体管类型的FET晶体管。
9.如权利要求1-8中任一项所述的放大器，其中，所述第一晶体管和所述第二晶体管在共栅配置中被耦接在一起，作为被配置用于改变输入阻抗的电流复用共栅低噪声放大器。
10.一种通信系统，包括：
输入组件，被配置为接收或发送一个或多个输入信号，所述输入组件包括：
基带处理器，集成在单个衬底上并被配置为处理所述一个或多个输入信号；
放大器，布置为共栅配置并被配置为匹配所述一个或多个输入信号的输入阻抗，所述放大器包括：
放大器输入端，被配置为接收所述一个或多个输入信号；
放大器输出端，被配置为基于所述一个或多个输入信号提供具有增益的输出信号；
推级，包括经由电流路径耦接到电流供应的第一晶体管类型的第一晶体管；
拉级，包括经由所述电流路径耦接到所述推级和所述电流供应的第二晶体管类型的第二晶体管；以及
电容器组件，耦接在所述第一晶体管的输入触点和所述第二晶体管的输入触点之间，被配置为向所述推级和所述拉级在工作频率范围内提供所述一个或多个输入信号。
11.如权利要求10所述的通信系统，其中，所述第一晶体管包括：
第一源触点，经由所述电容器组件耦接到所述放大器输入端和所述第二晶体管的第二源触点；以及
第一漏触点，经由输出节点耦接到所述第二晶体管的第二漏触点；
其中所述放大器被配置为在所述放大器输出端处经由所述输出节点提供具有所述增益的所述输出信号，所述增益基于所述第一晶体管和所述第二晶体管的跨导之和，与所述放大器消耗的电流无关。
12.如权利要求10所述的通信系统，其中，所述拉级和所述推级以并联配置彼此耦接，并被配置为同时检测所述一个或多个输入信号。
13.如权利要求10所述的通信系统，其中，所述放大器位于所述单个衬底的外部，并且还包括：
反馈路径，耦接在所述放大器输出端与所述第一晶体管的第一栅触点或所述第二晶体管的第二栅触点之间，其中所述反馈路径被配置为基于参考电压控制对所述第一晶体管的第一偏置或对所述第二晶体管的第二偏置。
14.如权利要求13所述的通信系统，其中，所述反馈路径包括共模反馈(CMFB)放大器，所述CMFB放大器在第一CMFB输入点处耦接到所述放大器输出端，在第二CMFB输入点处耦接到参考电压，并在CMFB输出点处耦接到所述第一晶体管的栅触点或所述第二晶体管的栅触点。
15.如权利要求14所述的通信系统，其中，所述CMFB放大器被配置为生成所述输出信号的偏置电平，所述输出信号大约在第一电源电平和第二电源电平之间的中间电平处，所述第二电源电平不同于所述第一电源电平。
16.如权利要求13所述的通信系统，其中，所述第一晶体管的第一栅触点接收电压偏置，该电压偏置不同于所述第二晶体管的第二栅触点的电压偏置。
17.如权利要求10-16中任一项所述的通信系统，还包括耦接到所述放大器输入端的电感器，该电感器被配置为对所接收的所述一个或多个输入信号进行偏置。
18.一种移动通信设备，包括：
收发器组件，包括至少一个差分放大器，该收发器组件包括：
差分输入点，具有p输入点和n输入点；
差分输出点，具有n输出点和p输出点；以及
被布置在所述p输入点和所述n输出点之间的第一放大器和被布置在所述n输入点和所述p输出点之间的第二放大器，其中所述第一放大器和所述第二放大器为共栅配置并分别包括：
放大器输入点，连接到所述p输入点或所述n输入点；
推级，包括耦接到电流偏置的PMOS类型的第一晶体管；
拉级，包括在共栅配置中并联耦接到所述推级并经由与所述第一晶体管相同的电流路径耦接到电流供应的NMOS类型的第二晶体管；
包括至少一个电容器的电容器组件，耦接在所述第一晶体管的输入触点和所述第二晶体管的输入触点之间，被配置为将工作频率范围内的一个或多个输入信号同时提供给所述推级和所述拉级。
19.如权利要求18所述的移动通信设备，还包括：
第一交叉耦合组件，被配置为交叉耦合所述第一放大器的第一晶体管的第一输入触点和所述第二放大器的第一晶体管的第一控制触点之间的第一电容器，并交叉耦合所述第二放大器的第一晶体管的第一输入触点和所述第一放大器的第一晶体管的第一控制触点之间的第二电容器；
第二交叉耦合组件，被配置为交叉耦合所述第一放大器的第二晶体管的第二输入触点和所述第二放大器的第二晶体管的第二控制触点之间的第三电容器，并交叉耦合所述第二放大器的第二晶体管的第二输入触点和所述第一放大器的第二晶体管的第二控制触点之间的第四电容器。
20.如权利要求18或19中任一项所述的移动通信设备，其中所述n输入点和所述p输入点分别包括偏置组件，该偏置组件包括被配置为向所述相同的电流输入路径提供DC偏置的电感器。
21.一种用于放大器的方法，包括：
经由通信设备接收一个或多个宽带输入信号；
经由布置在共栅配置中的所述放大器处理所述一个或多个宽带输入信号；
经由所述放大器的推级的第一晶体管和电流路径的电流供应生成具有增益的第一输出信号；并且
经由所述放大器的拉级的第二晶体管和所述电流路径的所述电流供应生成具有所述增益的第二输出信号；
其中所述接收包括：经由耦接到所述第一晶体管的第一输入点和所述第二晶体管的第二输入点的电容器组件，将工作频率范围内的所述一个或多个宽带输入信号同时接收到所述放大器的所述推级和所述拉级。
22.如权利要求21所述的方法，其中，所述放大器被配置为经由所述输出节点在所述放大器输出端处提供具有所述增益的所述输出信号，所述增益基于所述第一晶体管和所述第二晶体管的跨导之和，而不增加所述放大器的电流消耗。
CN201610032207.6A 2015-02-24 2016-01-18 高线性度推挽式共栅放大器 Active CN105915183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/629,793 2015-02-24
US14/629,793 US9537457B2 (en) 2015-02-24 2015-02-24 High linearity push-pull common-gate amplifier

Publications (2)

Publication Number Publication Date
CN105915183A true CN105915183A (zh) 2016-08-31
CN105915183B CN105915183B (zh) 2019-03-15

Family

ID=55221341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610032207.6A Active CN105915183B (zh) 2015-02-24 2016-01-18 高线性度推挽式共栅放大器

Country Status (3)

Country Link
US (1) US9537457B2 (zh)
EP (1) EP3062439A1 (zh)
CN (1) CN105915183B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108736840A (zh) * 2018-05-04 2018-11-02 清华大学 基于差分耦合线的毫米波放大器匹配电路
CN109274344A (zh) * 2018-08-30 2019-01-25 华南理工大学 一种四输入运算放大器及其应用的采样电路和采样方法
WO2020191606A1 (zh) * 2019-03-26 2020-10-01 华为技术有限公司 一种推挽型驱动电路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10009201B2 (en) * 2015-01-13 2018-06-26 Samsung Electronics Co., Ltd Receiver and wireless terminal for signal processing
US9929760B2 (en) * 2016-04-14 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low-power RF receiver frontend with tunable matching networks
US10797655B2 (en) * 2016-11-04 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wireless receiver
US9800273B1 (en) 2017-03-01 2017-10-24 Qualcomm Incorporated Wideband high linearity LNA with intra-band carrier aggregation support
US10436839B2 (en) * 2017-10-23 2019-10-08 Nxp B.V. Method for identifying a fault at a device output and system therefor
US10782347B2 (en) 2017-10-23 2020-09-22 Nxp B.V. Method for identifying a fault at a device output and system therefor
US10813169B2 (en) 2018-03-22 2020-10-20 GoTenna, Inc. Mesh network deployment kit
US10581420B2 (en) * 2018-07-20 2020-03-03 Nanya Technology Corporation Semiconductor device
EP3844871A4 (en) * 2018-08-31 2021-09-08 Texas Instruments Incorporated METHOD AND DEVICE FOR VOLTAGE BUFFERING
TWI774512B (zh) * 2021-08-11 2022-08-11 瑞昱半導體股份有限公司 功率放大器電路
CN114513176B (zh) * 2021-12-30 2024-03-22 电子科技大学 基于共源共栅结构的电容交叉耦合跨导增强低噪声放大器
CN117118203B (zh) * 2023-10-24 2024-01-23 江苏展芯半导体技术有限公司 一种降压转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090033423A1 (en) * 2007-08-02 2009-02-05 Gyu Hyeong Cho Output buffer and power amplifier comprising thereof
CN102468809A (zh) * 2010-11-03 2012-05-23 北京普源精电科技有限公司 一种高功率线性功率放大器
CN104009721A (zh) * 2014-06-16 2014-08-27 东南大学苏州研究院 一种线性度和效率提高的推挽式功率放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090033423A1 (en) * 2007-08-02 2009-02-05 Gyu Hyeong Cho Output buffer and power amplifier comprising thereof
CN102468809A (zh) * 2010-11-03 2012-05-23 北京普源精电科技有限公司 一种高功率线性功率放大器
CN104009721A (zh) * 2014-06-16 2014-08-27 东南大学苏州研究院 一种线性度和效率提高的推挽式功率放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HOSSAM ALI ET AL: "《Enhanced Capacitor Cross Coupled Front-End》", 《DESIGN & REUSE,URL:HTTPS://WWW.DESIGN-REUSE.COM/ARTICLES/17690/CAPACITOR-CROSS-COUPLED-FRONT-END.HTML》 *
SUDHIR AGGARWAL ET AL: "《A Highly Integrated Dual-Band Triple-Mode Transmit IC for Cellular CDMA2000 Applications》", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108736840A (zh) * 2018-05-04 2018-11-02 清华大学 基于差分耦合线的毫米波放大器匹配电路
CN109274344A (zh) * 2018-08-30 2019-01-25 华南理工大学 一种四输入运算放大器及其应用的采样电路和采样方法
WO2020191606A1 (zh) * 2019-03-26 2020-10-01 华为技术有限公司 一种推挽型驱动电路
CN113396536A (zh) * 2019-03-26 2021-09-14 华为技术有限公司 一种推挽型驱动电路

Also Published As

Publication number Publication date
EP3062439A1 (en) 2016-08-31
CN105915183B (zh) 2019-03-15
US20160248390A1 (en) 2016-08-25
US9537457B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
CN105915183A (zh) 高线性度推挽式共栅放大器
US11502646B2 (en) Quadrature combined Doherty amplifiers
Chowdhury et al. A fully integrated dual-mode highly linear 2.4 GHz CMOS power amplifier for 4G WiMax applications
JP6017704B2 (ja) マルチモード・マルチバンド電力増幅器
Sowlati et al. A 2.4-GHz 0.18-μm CMOS self-biased cascode power amplifier
CN102315856B (zh) 无表面声波接收器
CN105409116B (zh) 具有可配置的相互耦合的源极退化电感器的放大器
CN102271000B (zh) 一种便携式计算装置
CN104660276B (zh) 多模式可配置发射器电路
CN105897197A (zh) 通过消除匹配网络而减小的功率放大器尺寸
CN106537769A (zh) 与线性和高效宽带功率放大器有关的系统和方法
CN105009448A (zh) 具有多个输出和可配置退化电感器的放大器
CN104937836A (zh) 每输出有独立增益控制的单输入多输出放大器
CN104067513A (zh) 具有可调谐负载匹配的多模旁路激励放大器
JP2012527852A (ja) 電力増幅器および他の回路のための統合インピーダンス整合、電力結合およびフィルタリングを備えた出力回路
CN103684289B (zh) 推挽式放大器和差动推挽式放大器
CN109728785A (zh) 利用强健的am-pm失真自抑制技术的超紧凑多频带发送器
Kuang et al. A fully integrated 60-GHz 5-Gb/s QPSK transceiver with T/R switch in 65-nm CMOS
KR100943854B1 (ko) 구성가능한 능동/수동 믹서 및 공유된 ｇｍ 스테이지를위한 방법 및 시스템
CN107148749A (zh) 变压器反馈放大器
JP2006203635A (ja) 電力合成器、パワーアンプ、及び高周波通信装置
Farazian et al. A dual-band CMOS CDMA transmitter without external SAW filtering
Malhi et al. SiGe W-CDMA transmitter for mobile terminal application
Thangasamy et al. Digital-controlled multimode multiband power amplifier with multiple gated transistor
CN112636708B (zh) 基于双开关电容的载波聚合功率放大电路以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200414

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: INTEL IP Corp.

Effective date of registration: 20200414

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.