CN112684846A - 低压差线性稳压器的误差放大器以及低压差线性稳压器 - Google Patents

Abstract

本申请公开了一种低压差线性稳压器的误差放大器以及低压差线性稳压器，误差放大器包括放大模块和下冲抑制模块。其中，下冲抑制模块与放大模块连接于第一节点，用于根据第一节点的节点电压的变化来调节输出电压，从而在负载电流发生变化时使得输出电压的下冲得到有效抑制，有利于提高低压差线性稳压器的响应速度，提高电路的稳定性。

Description

低压差线性稳压器的误差放大器以及低压差线性稳压器

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种低压差线性稳压器的误差放大器以及低压差线性稳压器。

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)是将不稳定的输入电压转换为可调节的直流输出电压，以便于作为其它系统的供电电源。由于线性稳压器具有结构简单、静态功耗小、输出电压纹波小等特点，因此线性稳压器常被用于移动消费类电子设备芯片的片内电源管理。

如图1示出根据现有技术的低压差线性稳压器的电路示意图。如图1所示，低压差线性稳压器100包括功率晶体管Mnp、误差放大器110以及缓冲器120。功率晶体管Mnp用于根据供电端提供的电源电压VDD向后级负载提供输出电压Vout。误差放大器110用于将输出电压Vout与一参考信号Vref进行比较，以获得二者之间的误差信号。缓冲器120用于根据所述误差信号控制功率晶体管Mnp的压降，从而稳定输出电压Vout。

由于LDO的环路响应速度比负载电流的变化速度慢，因此当负载端出现一个瞬间的大电流变化时功率晶体管无法及时的进行调整，造成输出端的电压发生很大的变化，产生过冲(overshoot)或者下冲(undershoot)。由于LDO响应需要一定的时间，因此在功率晶体管未将输出电压Vout恢复到原来的输出电压之前，输出电压Vout都会有一个负脉冲，这个负脉冲可能会导致负载电路无法正常工作，严重影响了电路的稳定性。

发明内容

鉴于上述问题，本发明的目的在于提供一种低压差线性稳压器的线性稳压器以及低压差线性稳压器，可在负载电流发生变化时降低输出电压的下冲，提高电路的稳定性。

根据本发明实施例的一方面，提供了一种低压差线性稳压器的误差放大器，所述误差放大器用于根据所述低压差线性稳压器的输出电压与基准电压之间的电压差驱动功率晶体管，以将供电端提供的电源电压转换成输出端的输出电压，其中，所述误差放大器包括：放大模块，用于将所述输出电压与所述基准电压进行比较，以获得二者之间的误差信号；下冲抑制模块，与所述放大模块连接于第一节点，用于根据所述第一节点的节点电压调节所述输出电压。

优选地，所述下冲抑制模块包括：串联连接于所述供电端和地之间的第一晶体管和第二晶体管；以及串联连接于所述功率晶体管的控制端与地之间的第三晶体管，所述第二晶体管与所述第三晶体管构成电流镜，所述第三晶体管的第一端与所述功率晶体管的控制端连接于第二节点，所述第一晶体管的控制端连接于所述第一节点，其中，当所述第一节点的节点电压与所述电源电压之间的电压差的绝对值大于阈值电压时，所述第一晶体管导通，经由所述电流镜将所述第二节点的电压拉低。

优选地，所述放大模块包括：输入级，用于接收所述输出电压和所述基准电压；以及共源共栅放大级，与所述输入级相连接，用于输出所述输出电压和所述基准电压之间的误差信号。

优选地，所述输入级包括第四晶体管、第五晶体管以及一电流源，所述第四晶体管和所述第五晶体管的第一端连接至所述共源共栅放大级，所述第四晶体管和所述第五晶体管的第二端与所述电流源的第一端连接，所述电流源的第二端连接接地，所述第四晶体管的控制端用于接收所述输出电压，所述第五晶体管的控制端用于接收所述基准电压。

优选地，所述共源共栅放大级包括：串联连接于所述供电端和地之间的第六晶体管、第七晶体管、第八晶体管以及第九晶体管；以及串联连接于所述供电端和地之间的第十晶体管、第十一晶体管、第十二晶体管以及第十三晶体管，其中，所述第六晶体管和所述第十晶体管构成电流镜，所述第七晶体管和所述第十一晶体管的控制端相互连接，所述第八晶体管和所述第十二晶体管的控制端相互连接，并接收第一偏置电压，所述第九晶体管和所述第十三晶体管的控制端相互连接，并接收第二偏置电压，所述第六晶体管和所述第七晶体管的中间节点与所述第四晶体管的第一端连接，所述第十晶体管和所述第十一晶体管的中间节点与所述第五晶体管的第一端连接，所述第十晶体管和所述第十一晶体管的中间节点与所述下冲抑制模块连接于所述第一节点，所述第十一晶体管和所述第十二晶体管的中间节点用于提供所述误差信号。

优选地，所述第一晶体管选自P型的金属氧化物半导体场效应晶体管，所述第二晶体管和所述第三晶体管分别选自N型的金属氧化物半导体场效应晶体管。

优选地，所述第四晶体管、所述第五晶体管、所述第八晶体管、所述第九晶体管、所述第十二晶体管以及所述第十二晶体管分别选自N型的金属氧化物半导体场效应晶体管，所述第六晶体管、所述第七晶体管、所述第十晶体管以及所述第十一晶体管分别选自P型的金属氧化物半导体场效应晶体管。

根据本发明实施例的另一方面，提供了一种低压差线性稳压器，包括串联连接在供电端和输出端之间的功率晶体管；以及上述的误差放大器。

优选地，所述低压差线性稳压器还包括连接在所述误差放大器的输出端与所述功率晶体管的控制端之间的缓冲器。

优选地，所述缓冲器为源跟随器或CMOS缓冲器。

本发明实施例的低压差线性稳压器的误差放大器以及低压差线性稳压器包括以下有益效果。

误差放大器包括放大模块和下冲抑制模块，下冲抑制模块与放大模块连接于第一节点，用于根据第一节点的节点电压的变化来调节输出电压。当输出电压降低时，放大模块将输出电压和基准电压之间的电压差放大，使得第一节点的节点电压出现较大的电平变化，下冲抑制模块将该电平变化转换成电流变化，下拉功率晶体管的控制端电压，从而在负载电流发生变化时使得输出电压的下冲得到有效抑制，有利于提高低压差线性稳压器的响应速度，提高电路的稳定性。此外，这种负反馈的控制方式，提高了低压差线性稳压器的响应速度，同时不会增加额外的静态电流，与现有技术相比功耗更低。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据现有技术的低压差线性稳压器的电路示意图；

图2示出根据本发明实施例的低压差线性稳压器的电路示意图；

图3a和图3b分别示出现有技术和本发明实施例的低压差线性稳压器的输出示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOSFET包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。

下面结合附图和实施例对本发明进一步说明。

图2示出根据本发明实施例的低压差线性稳压器的电路示意图。如图2所示，低压差线性稳压器200用于将供电端的电源电压VDD转换成输出电压Vout，低压差线性稳压器200包括误差放大器210和功率晶体管Mnp。

在本实施例中，功率晶体管Mnp例如选自P型MOSFET，功率晶体管Mnp的控制端与误差放大器210的输出端连接，功率晶体管Mnp的第一端与供电端连接，功率晶体管Mnp的第二端与所述输出端连接。误差放大器210通过控制所述功率晶体管Mnp的控制端电压，来控制功率晶体管Mnp的第一端和第二端之间的电阻，从而控制所述功率晶体管Mnp的压降。

在其他实施例中，功率晶体管Mnp也可以为NPN达林顿管、NPN型双极性晶体管、PNP型双极性晶体管、以及N型MOSFET等。

进一步的，误差放大器210将输出电压Vout和基准电压Vref进行比较，当二者出现偏差时，误差放大器210将所述偏差放大后控制功率晶体管Mnp的管压降。在本实施例中，当输出电压Vout降低时，输出电压Vout与基准电压Vref之间的电压差增大，使得施加到功率晶体管Mnp的控制端的电压增大，功率晶体管Mnp的第一端和第二端之间的导通电阻减小，功率晶体管Mnp两端的压降降低，从而使得低压差线性稳压器200的输出端的电压升高，使得输出电压Vout恢复到正常水平。

在本发明的其他实施例中，低压差线性稳压器还包括连接在输出端和地之间的反馈网络，误差放大器210根据所述反馈网络提供的反馈电压和基准电压之间的电压差控制功率晶体管Mnp的管压降。

当负载电流发生变化时，会造成输出端的电压发生很大的变化，产生过冲(overshoot)或者下冲(undershoot)，且由于低压差线性稳压器的环路响应需要一定的时间，因此在功率晶体管Mnp未将输出电压Vout恢复到原来的输出电压之前，输出电压Vout都会有一个负脉冲。而不同的低压差线性稳压器对负载电流的响应时间各不相同，当该响应时间较长时，输出端的电压发生的持续时间较长，负脉冲导致的压降更大，导致负载电路无法正常工作。为了在负载电流变化时抑制输出电压的下冲变化，现有技术通过电压抑制电路抑制输出电压的变化，增加了更多的器件，使得低压差线性稳压器的电路更复杂，功耗更大。

为了解决现有技术的技术问题，提高低压差线性稳压器的响应速度，本发明实施例提供的误差放大器210包括放大模块211和下冲抑制模块212。

放大模块211用于将输出电压Vout和基准电压Vref进行比较，从而获得二者之间的误差信号。

下冲抑制模块212与放大模块211连接于节点A，当输出电压Vout降低时，放大模块212将输出电压Vout和基准电压Vref之间的电压差放大，使得节点A的节点电压出现较大的电平变化，下冲抑制模块212将该电平变化转换成电流变化，下拉功率晶体管Mnp的控制端电压，使得输出电压的下冲得到抑制，进而进一步稳定输出电压。这种负反馈的控制方式，增大了低压差线性稳压器的响应速度，同时不会增加额外的静态电流，与现有技术相比功耗更低。

需要说明的是，在本发明的其他实施例中，下冲抑制模块212也可集成于误差放大器210的外部以作为独立的模块使用，本发明不以此为限制。

继续参考图2，放大模块211包括输入级和共源共栅放大级。输入级又称为前置级电路，一般为双端输入的高性能差分放大电路，其输入端用于输入所述输出电压Vout和基准电压Vref。共源共栅放大级为误差放大器的主要放大电路，其作用为得到输入电压Vout和基准电压Vref之间的误差信号。

具体地，输入级包括N型MOSFET Mn1和Mn2以及电流源I1。N型MOSFET Mn1和Mn2形成差分晶体管对，即N型MOSFET Mn1和Mn2的第二端彼此连接，且N型MOSFET Mn1和Mn2的第二端都连接至电流源I1的第一端，电流源I1的第二端接地。N型MOSFET Mn1的控制端用于接收输出电压Vout，N型MOSFET Mn2的控制端用于接收基准电压Vref。N型MOSFET Mn1和Mn2的第一端分别连接至共源共栅放大级。

共源共栅放大级包括P型MOSFET Mp1至Mp4、以及N型MOSFET Mn3至Mn6。

P型MOSFET Mp1和Mp3、以及N型MOSFET Mn3和Mn5依次串联连接在供电端和地之间的第一支路。在四者的导通状态，电流经P型MOSFET Mp1和Mp3、以及N型MOSFET Mn3和Mn5，从供电端流至地。

P型MOSFET Mp2和Mp4、以及N型MOSFET Mn4和Mn6依次串联连接在供电端和地之间的第二支路。在四者的导通状态，电流经P型MOSFET Mp2和Mp4、以及N型MOSFET Mn4和Mn6，从供电端流至地。

P型MOSFET Mp1和Mp2的控制端彼此连接，且都连接至P型MOSFET Mp3的第二端，彼此形成镜像晶体管。P型MOSFET Mp3和Mp4的控制端彼此连接。N型MOSFET Mn3和Mn4的控制端相互连接，且二者的控制端都接收偏置电压Vb1。N型MOSFET Mn5和Mn6的控制端相互连接，且二者的控制端都接收偏置电压Vb2。P型MOSFET Mp1和Mp3的中间节点连接至N型MOSFET Mn1的第一端，P型MOSFET Mp2和Mp4的中间节点连接至N型MOSFET Mn2的第一端。P型MOSFET Mp4和N型MOSFET Mn4之间的节点B用于提供所述误差信号。

下冲抑制模块包括P型MOSFET Mp5、以及N型MOSFET Mn7和Mn8。P型MOSFET Mp5和N型MOSFET Mn7依次串联连接于供电端和地之间，P型MOSFET Mp5的控制端与P型MOSFET Mp2的第二端连接于所述节点A。N型MOSFET Mn8的第一端与功率晶体管Mnp的控制端连接于节点C，N型MOSFET Mn8的第二端接地。其中，N型MOSFET Mn7和Mn8的控制端彼此连接，且都连接至N型MOSFET Mn7的第一端，彼此形成镜像晶体管。

当输出电压Vout小于基准电压Vref时节点A的节点电压被迅速拉低，当节点A的节点电压与电源电压VDD之间的电压差的绝对值大于P型MOSFET Mp5的阈值电压时，P型MOSFET Mp5导通，经由N型MOSFET Mn7和Mn8构成的电流镜将节点C的电压拉低，从而使得输出电压Vout被抬高，抑制输出电压Vout的下冲变化；当输出电压Vout大于基准电压Vref时节点A的节点电压被抬高，P型MOSFET Mp5关断，电流镜中没有电流，因此电流镜不会影响节点C的节点电压，从而不会产生误动作。

在本发明的其他实施例中，低压差线性稳压器200还包括连接于误差放大器210的输出端和功率晶体管Mnp的控制端之间的缓冲器220。缓冲器220用于隔离误差放大器的输出端和功率晶体管Mnp的控制端之间的较大的对地寄生电容，且使得所述功率晶体管的控制端具有较快的摆率驱动，可以提高低压差线性稳压器的响应速度，从而进一步减小过冲或下冲。在其中一个实施例中，所述缓冲器可以为源跟随器、CMOS缓冲器或者其他合适的缓冲器。

图3a和图3b分别示出现有技术和本发明实施例的低压差线性稳压器的输出示意图。其中，I_LOAD表示负载电流的变化曲线。如图3a所示，在现有技术的低压差线性稳压器中，当负载电流在1us中从1mA变化到500mA时，输出电压Vout变化了336mV；而在图3b中，在本发明实施例的低压差线性稳压器中，当负载电流在1us中从1mA变化到500mA时，输出电压Vout仅变化了28mV。由此可知，与现有技术相比，本发明可有效提高低压差线性稳压器的响应速度，在负载电流发生变化时使得输出电压的下冲得到有效抑制，提高电路的稳定性。

综上所述，在本发明实施例的低压差线性稳压器的误差放大器以及低压差线性稳压器中，误差放大器包括放大模块和下冲抑制模块。下冲抑制模块与放大模块连接于第一节点，用于根据第一节点的节点电压的变化来调节输出电压。当输出电压降低时，放大模块将输出电压和基准电压之间的电压差放大，使得第一节点的节点电压出现较大的电平变化，下冲抑制模块将该电平变化转换成电流变化，下拉功率晶体管的控制端电压，从而在负载电流发生变化时使得输出电压的下冲得到有效抑制，有利于提高低压差线性稳压器的响应速度，提高电路的稳定性。此外，这种负反馈的控制方式，提高了低压差线性稳压器的响应速度，同时不会增加额外的静态电流，与现有技术相比功耗更低。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种低压差线性稳压器的误差放大器，所述误差放大器用于根据所述低压差线性稳压器的输出电压与基准电压之间的电压差驱动功率晶体管，以将供电端提供的电源电压转换成输出端的输出电压，

其中，所述误差放大器包括：

放大模块，用于将所述输出电压与所述基准电压进行比较，以获得二者之间的误差信号；

下冲抑制模块，与所述放大模块连接于第一节点，用于根据所述第一节点的节点电压调节所述输出电压。

2.根据权利要求1所述的误差放大器，其特征在于，所述下冲抑制模块包括：

串联连接于所述供电端和地之间的第一晶体管和第二晶体管；以及

串联连接于所述功率晶体管的控制端与地之间的第三晶体管，

所述第二晶体管与所述第三晶体管构成电流镜，所述第三晶体管的第一端与所述功率晶体管的控制端连接于第二节点，所述第一晶体管的控制端连接于所述第一节点，

其中，当所述第一节点的节点电压与所述电源电压之间的电压差的绝对值大于阈值电压时，所述第一晶体管导通，经由所述电流镜将所述第二节点的电压拉低。

3.根据权利要求1所述的误差放大器，其特征在于，所述放大模块包括：

输入级，用于接收所述输出电压和所述基准电压；以及

共源共栅放大级，与所述输入级相连接，用于输出所述输出电压和所述基准电压之间的误差信号。

4.根据权利要求3所述的误差放大器，其特征在于，所述输入级包括第四晶体管、第五晶体管以及一电流源，

所述第四晶体管和所述第五晶体管的第一端连接至所述共源共栅放大级，

所述第四晶体管和所述第五晶体管的第二端与所述电流源的第一端连接，所述电流源的第二端连接接地，

所述第四晶体管的控制端用于接收所述输出电压，所述第五晶体管的控制端用于接收所述基准电压。

5.根据权利要求4所述的误差放大器，其特征在于，所述共源共栅放大级包括：

串联连接于所述供电端和地之间的第六晶体管、第七晶体管、第八晶体管以及第九晶体管；以及

串联连接于所述供电端和地之间的第十晶体管、第十一晶体管、第十二晶体管以及第十三晶体管，

其中，所述第六晶体管和所述第十晶体管构成电流镜，所述第七晶体管和所述第十一晶体管的控制端相互连接，

所述第八晶体管和所述第十二晶体管的控制端相互连接，并接收第一偏置电压，

所述第九晶体管和所述第十三晶体管的控制端相互连接，并接收第二偏置电压，

所述第六晶体管和所述第七晶体管的中间节点与所述第四晶体管的第一端连接，所述第十晶体管和所述第十一晶体管的中间节点与所述第五晶体管的第一端连接，

所述第十晶体管和所述第十一晶体管的中间节点与所述下冲抑制模块连接于所述第一节点，

所述第十一晶体管和所述第十二晶体管的中间节点用于提供所述误差信号。

6.根据权利要求2所述的误差放大器，其特征在于，所述第一晶体管选自P型的金属氧化物半导体场效应晶体管，

所述第二晶体管和所述第三晶体管分别选自N型的金属氧化物半导体场效应晶体管。

7.根据权利要求5所述的误差放大器，其特征在于，所述第四晶体管、所述第五晶体管、所述第八晶体管、所述第九晶体管、所述第十二晶体管以及所述第十二晶体管分别选自N型的金属氧化物半导体场效应晶体管，

所述第六晶体管、所述第七晶体管、所述第十晶体管以及所述第十一晶体管分别选自P型的金属氧化物半导体场效应晶体管。

8.一种低压差线性稳压器，其特征在于，包括：

串联连接在供电端和输出端之间的功率晶体管；以及权利要求1-7任一项所述的误差放大器。

9.根据权利要求8所述的低压差线性稳压器，其特征在于，还包括连接在所述误差放大器的输出端与所述功率晶体管的控制端之间的缓冲器。

10.根据权利要求9所述的低压差线性稳压器，其特征在于，所述缓冲器为源跟随器或CMOS缓冲器。

Images