CN112684844B - 一种低压差线性稳压器 - Google Patents

Abstract

本申请公开了一种低压差线性稳压器，包括误差放大器、偏置电路、以及电源抖动抑制电路，误差放大器用于将输出电压与基准电压进行比较，并根据二者的误差信号控制功率晶体管的管压降，以稳定输出电压，偏置电路用于向误差放大器提供偏置电流，电源抖动抑制电路用于根据供电电压向偏置电路提供补偿电流，以使得偏置电路在供电电压发生变化时提供稳定的偏置电流，使得输出电压的下冲得到有效抑制，提高了电路的稳定性。

Description

一种低压差线性稳压器

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种低压差线性稳压器。

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)是将不稳定的输入电压转换为可调节的直流输出电压，以便于作为其它系统的供电电源。由于线性稳压器具有结构简单、静态功耗小、输出电压纹波小等特点，因此线性稳压器常被用于移动消费类电子设备芯片的片内电源管理。

如图1示出根据现有技术的低压差线性稳压器的电路示意图。如图1所示，低压差线性稳压器100包括功率晶体管Mnp、误差放大器110以及缓冲器120。功率晶体管Mnp用于根据供电端提供的供电电压VDD向后级负载提供输出电压Vout。误差放大器110用于将输出电压Vout与一参考信号Vref进行比较，以获得二者之间的误差信号。缓冲器120用于根据所述误差信号控制功率晶体管Mnp的压降，从而稳定输出电压Vout。

在现有的低压差线性稳压器中，当供电端的供电电压从高到低变化时，误差放大器的偏置电流变得很小甚至为零，会导致LDO不能正常工作，继而使得输出端的电压跟随供电电压而变化。当供电电压快速变化时会在输出端的电压上产生毛刺现象，且供电电压变化幅度越大，毛刺越大，导致电路异常，严重影响了电路的稳定性。

发明内容

鉴于上述问题，本发明的目的在于提供一种低压差线性稳压器，可在供电电压发生变化时降低输出电压的下冲，提高电路的稳定性。

根据本发明实施例，提供了一种低压差线性稳压器，用于将供电端提供的供电电压转换成输出端的输出电压，包括：误差放大器，用于将所述输出电压与基准电压进行比较，并根据二者的误差信号控制功率晶体管的管压降，以稳定所述输出电压；偏置电路，用于向所述误差放大器提供偏置电流；以及电源抖动抑制电路，用于根据所述供电电压向所述偏置电路提供补偿电流。

优选地，所述电源抖动抑制电路包括：串联连接于内部偏置电压和地之间的第一晶体管和第一电流源；串联连接于所述内部偏置电压和地之间的第二晶体管和第三晶体管，所述第一晶体管和所述第二晶体管构成电流镜；第一电容，第一端与所述供电端连接，第二端与所述第一晶体管和第二晶体管的控制端连接；以及串联于所述偏置电路与地之间的第四晶体管，所述第四晶体管和所述第三晶体管构成电流镜，从而向所述偏置电路提供第一补偿电流。

优选地，所述低压差线性稳压器还包括连接在所述误差放大器的输出端与所述功率晶体管的控制端之间的缓冲器。

优选地，所述电源抖动抑制电路还包括：串联连接于所述缓冲器和地之间的第五晶体管，所述第五晶体管和所述第三晶体管构成电流镜，从而向所述缓冲器提供第二补偿电流。

优选地，所述偏置电路包括第六至第九晶体管、以及第二电流源，第六晶体管和第二电流源依次串联连接于所述供电端和地之间，第七晶体管和第八晶体管依次串联连接于所述供电端和地之间，其中，所述第六晶体管和所述第七晶体管构成电流镜，所述第八晶体管和所述第九晶体管构成电流镜，所述第六晶体管和所述第二电流源的中间节点连接至所述第四晶体管的第一端以接收所述第一补偿电流，所述偏置电流流经所述第九晶体管。

优选地，所述误差放大器包括：输入级，用于接收所述输出电压和所述基准电压；以及放大级，与所述输入级相连接，用于输出所述输出电压和所述基准电压之间的误差信号。

优选地，所述输入级包括第十晶体管和第十一晶体管，所述第十晶体管的控制端用于接收所述输出电压，所述第十一晶体管的控制端用于接收所述基准电压，所述第十晶体管和所述第十一晶体管的第一端分别与所述放大级连接，第二端与第九晶体管的第一端连接，以接收所述偏置电流。

优选地，所述放大级包括：串联连接于所述供电端和地之间的第十二晶体管、第十三晶体管、第十四晶体管以及第十五晶体管；以及串联连接于所述供电端和地之间的第十六晶体管、第十七晶体管、第十八晶体管以及第十九晶体管，其中，所述第十二晶体管和所述第十六晶体管构成电流镜，所述第十三晶体管和所述第十七晶体管的控制端相互连接，所述第十四晶体管和所述第十八晶体管的控制端相互连接，并接收一偏置电压，所述第十五晶体管和所述第十九晶体管分别和所述第八晶体管构成电流镜，以接收所述偏置电流，所述第十二晶体管的第二端与所述第九晶体管的第一端连接，所述第十六晶体管的第二端与所述第十晶体管的第一端连接，所述第十七晶体管和所述第十八晶体管的中间节点用于提供所述误差信号。

优选地，所述第一晶体管和所述第二晶体管分别选自P型的金属氧化物半导体场效应晶体管，所述第三晶体管、所述第四晶体管和所述第五晶体管分别选自N型的金属氧化物半导体场效应晶体管。

优选地，所述第六晶体管和所述第七晶体管分别选自P型的金属氧化物半导体场效应晶体管，所述第八晶体管和第九晶体管选自N型的金属氧化物半导体场效应晶体管。

优选地，所述第十晶体管、所述第十一晶体管、所述第十二晶体管、所述第十三晶体管、所述第十六晶体管和所述第十七晶体管分别选自N型的金属氧化物半导体场效应晶体管，所述第十四晶体管、所述第十五晶体管、所述第十八晶体管和所述第十九晶体管分别选自P型的金属氧化物半导体场效应晶体管。

优选地，所述缓冲器为源跟随器或CMOS缓冲器。

本发明实施例的低压差线性稳压器包括误差放大器、偏置电路、以及电源抖动抑制电路。误差放大器用于将输出电压与基准电压进行比较，并根据二者的误差信号控制功率晶体管的管压降，以稳定输出电压，偏置电路用于向误差放大器提供偏置电流，电源抖动抑制电路用于根据供电电压向偏置电路提供补偿电流，以使得偏置电路可在供电电压发生变化时提供稳定的偏置电流，使得输出电压的下冲得到有效抑制，提高电路的稳定性。此外，本发明实施例的电源抖动抑制电路不需要使用单独的运算放大器，电路结构简单，极大的节省了版图面积，同时不会增加额外的静态电流，与现有技术相比功耗更低。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据现有技术的低压差线性稳压器的电路示意图；

图2示出根据本发明实施例的低压差线性稳压器的电路示意图；

图3a和图3b分别示出现有技术和本发明实施例的低压差线性稳压器的输出示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOSFET包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。

下面结合附图和实施例对本发明进一步说明。

图2示出根据本发明实施例的低压差线性稳压器的电路示意图。如图2所示，低压差线性稳压器200用于将供电端的供电电压VDD转换成输出电压Vout，低压差线性稳压器200包括偏置电路210、误差放大器220、电源抖动抑制电路230、以及功率晶体管Mnp。偏置电路210用于向电路中的其他模块提供偏置电流IB1。误差放大器220用于比较输出电压Vout和基准电压Vref，并将二者之间的误差信号经放大后，控制功率晶体管Mnp的管压降，使得输出电压Vout保持稳定。电源抖动抑制电路230用于根据供电电压VDD向偏置电路220提供补偿电流，以使得偏置电路220可在供电电压VDD发生变化时提供稳定的偏置电流，从而抑制输出电压随供电电压变化，提高电路的稳定性。

在本实施例中，功率晶体管Mnp例如选自P型MOSFET，功率晶体管Mnp的控制端与误差放大器210的输出端连接，功率晶体管Mnp的第一端与供电端连接，功率晶体管Mnp的第二端与所述输出端连接。误差放大器210通过控制所述功率晶体管Mnp的控制端电压，来控制功率晶体管Mnp的第一端和第二端之间的电阻，从而控制所述功率晶体管Mnp的压降。

进一步的，误差放大器210将输出电压Vout和基准电压Vref进行比较，当二者出现偏差时，误差放大器210将所述偏差放大后控制功率晶体管Mnp的管压降。在本实施例中，当输出电压Vout降低时，输出电压Vout与基准电压Vref之间的电压差增大，使得施加到功率晶体管Mnp的控制端的电压增大，功率晶体管Mnp的第一端和第二端之间的导通电阻减小，功率晶体管Mnp两端的压降降低，从而使得低压差线性稳压器200的输出端的电压升高，使得输出电压Vout恢复到正常水平。

在本发明的其他实施例中，低压差线性稳压器还包括连接在输出端和地之间的反馈网络，误差放大器210根据所述反馈网络提供的反馈电压和基准电压之间的电压差控制功率晶体管Mnp的管压降。

进一步的，误差放大器220包括输入级和放大级。输入级又称为前置级电路，一般为双端输入的高性能差分放大电路，其输入端用于输入所述输出电压Vout和基准电压Vref。放大级为误差放大器的主要放大电路，其作用为将输入电压Vout和基准电压Vref之间的差值放大以得到误差信号。

具体地，输入级包括N型MOSFET Mn1和Mn2。N型MOSFET Mn1和Mn2形成差分晶体管对，即N型MOSFET Mn1和Mn2的第二端彼此连接，且N型MOSFET Mn1和Mn2的第二端彼此连接，且用于接收偏置电流。

N型MOSFET Mn1的控制端用于接收输出电压Vout，N型MOSFET Mn2的控制端用于接收基准电压Vref。N型MOSFET Mn1和Mn2的第一端分别连接至放大级。

放大级包括P型MOSFET Mp3至Mp6、以及N型MOSFET Mn3至Mn6。P型MOSFET Mp3和Mp5、以及N型MOSFET Mn3和Mn5依次串联连接在供电端和地之间的第一支路。在四者的导通状态，电流经P型MOSFET Mp3和Mp5、以及N型MOSFET Mn3和Mn5，从供电端流至地。

P型MOSFET Mp4和Mp6、以及N型MOSFET Mn4和Mn6依次串联连接在供电端和地之间的第二支路。在四者的导通状态，电流经P型MOSFET Mp4和Mp6、以及N型MOSFET Mn4和Mn6，从供电端流至地。

P型MOSFET Mp3和Mp4的控制端彼此连接，且都连接至P型MOSFET Mp5的第二端，彼此形成镜像晶体管。P型MOSFET Mp5和Mp6的控制端彼此连接，彼此形成共源共栅放大电路。N型MOSFET Mn3和Mn4的控制端相互连接，且二者的控制端都接收偏置电压Vb1，彼此形成共源共栅放大电路。N型MOSFET Mn5和Mn6的控制端相互连接，彼此形成镜像晶体管且二者都采用镜像的方式从偏置电路220获得所述偏置电流IB1。P型MOSFET Mp3的第二端连接至N型MOSFET Mn1的第一端，P型MOSFET Mp4的第二端连接至N型MOSFET Mn2的第一端。P型MOSFETMp6和N型MOSFET Mn4之间的节点A用于提供所述误差信号。

偏置电路220包括P型MOSFET Mp7和Mp8、N型MOSFET Mn10和Mn11、电容C1以及电流源I1。

P型MOSFET Mp7和电流源I1依次串联连接于供电端和地之间。P型MOSFET Mp8和N型MOSFET Mn10依次串联连接于供电端和地之间。P型MOSFET Mp7和Mp8的控制端彼此连接，且都连接至P型MOSFET Mp7的第二端，彼此形成镜像晶体管。电容C1连接于P型MOSFET Mp7的第一端和第二端之间。

N型MOSFET Mn10的控制端与N型MOSFET Mn11、Mn5以及Mn6连接，且都连接至N型MOSFET Mn10的第一端，彼此形成镜像晶体管。从而偏置电流IB1经由N型MOSFET Mn10从偏置电路220流至误差放大器210。N型MOSFET Mn11的第一端与N型MOSFET Mn1和Mn2的第二端连接，N型MOSFET Mn11采用镜像方式从偏置电路210获得偏置电流IB1，从而将偏置电流IB1提供至N型MOSFET Mn1和Mn2。

电源抖动抑制电路230包括P型MOSFET Mp1和Mp2、N型MOSFET Mn7至Mn9、电流源I2以及电容C2。

P型MOSFET Mp1和Mp2的控制端彼此连接，且都连接至P型MOSFET Mp1的第二端，彼此形成镜像晶体管。电容C1连接于供电端和P型MOSFET Mp1和Mp2的控制端之间。P型MOSFETMp1和Mp2的第一端都连接至内部偏置电压Vreg。

电流源I2的第一端连接至P型MOSFET Mp1的第二端，电流源I2的第二端接地。N型MOSFET Mn7的第一端连接至P型MOSFET Mp2的第二端，N型MOSFET Mn7的第二端接地。

N型MOSFET Mn7、Mn8、以及Mn9的控制端彼此连接，且都连接至N型MOSFET Mn7的第一端，彼此形成镜像晶体管。N型MOSFET Mn8的第一端连接至P型MOSFET Mp7和电流源I1的中间节点。当供电电压VDD由高变低时，P型MOSFET Mp7因为无法瞬间响应，导致P型MOSFETMp7的栅源电压Vgs随着供电电压VDD的减小而减小，进而导致提供给误差放大器的偏置电流减小，此时因为电容C2的耦合作用，P型MOSFET Mp1的栅源电压Vgs随供电电压VDD的减小而增大，流经P型MOSFET Mp2、N型MOSFET Mn7和Mn8的电流也随着增大，该电流流至P型MOSFET Mp7和电流源I1的中间节点，补偿因P型MOSFET Mp7的栅源电压Vgs减小而损失的偏置电流。

在本发明的其他实施例中，低压差线性稳压器200还包括连接于误差放大器210的输出端和功率晶体管Mnp的控制端之间的缓冲器220。缓冲器220用于隔离误差放大器的输出端和功率晶体管Mnp的控制端之间的较大的寄生电容，且使得所述功率晶体管的控制端具有较快的摆率驱动，可以提高低压差线性稳压器的响应速度，从而进一步减小过冲或下冲。在其中一个实施例中，所述缓冲器可以为源跟随器、CMOS缓冲器或者其他合适的缓冲器。

进一步的，N型MOSFET Mn9的第一端连接至缓冲器240。在P型MOSFET Mp2、N型MOSFET Mn7和Mn9的导通状态，补偿电流经P型MOSFET Mp2、N型MOSFET Mn7和Mn9流至缓冲器240。

图3a和图3b分别示出现有技术和本发明实施例的低压差线性稳压器的输出示意图。其中，VDD表示供电电压的变化曲线，Vout表示输出电压的变化曲线。如图3a所示，在现有技术的低压差线性稳压器中，当供电电压VDD在1us中从2.3V变化到5.5V时，输出电压Vout变化了254mV；而在图3b中，在本发明实施例的低压差线性稳压器中，当负载电流在1us中从2.3V变化到5.5V时，输出电压Vout仅变化了22mV。由此可知，与现有技术相比，本发明可有效抑制输出电压跟随供电电压变化，在供电电压发生变化时使得输出电压的下冲得到有效抑制，提高电路的稳定性。此外，本发明实施例的电源抖动抑制电路不需要使用单独的运算放大器，电路结构简单，极大的节省了版图面积。

综上所述，本发明实施例的低压差线性稳压器包括误差放大器、偏置电路、以及电源抖动抑制电路。误差放大器用于将输出电压与基准电压进行比较，并根据二者的误差信号控制功率晶体管的管压降，以稳定输出电压，偏置电路用于向误差放大器提供偏置电流，电源抖动抑制电路用于根据供电电压向偏置电路提供补偿电流，以使得偏置电路可在供电电压发生变化时提供稳定的偏置电流，使得输出电压的下冲得到有效抑制，提高电路的稳定性。此外，本发明实施例的电源抖动抑制电路不需要使用单独的运算放大器，电路结构简单，极大的节省了版图面积，同时不会增加额外的静态电流，与现有技术相比功耗更低。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (11)

1.一种低压差线性稳压器，用于将供电端提供的供电电压转换成输出端的输出电压，包括：

误差放大器，用于将所述输出电压与基准电压进行比较，并根据二者的误差信号控制功率晶体管的管压降，以稳定所述输出电压；

偏置电路，用于向所述误差放大器提供偏置电流；以及

电源抖动抑制电路，包括串联连接于内部偏置电压和地之间的第一晶体管和第一电流源，串联连接于所述内部偏置电压和地之间的第二晶体管和第三晶体管，所述第一晶体管和所述第二晶体管构成电流镜，连接于所述供电端与所述第一晶体管和所述第二晶体管的控制端之间的第一电容，以及串联连接于所述偏置电路与地之间的第四晶体管，所述第四晶体管与所述第三晶体管构成电流镜，

其中，所述第一电容用于将所述供电电压的变化耦合至所述第一晶体管的栅源电压，从而通过第二至第四晶体管向所述偏置电路提供第一补偿电流。

2.根据权利要求1所述的低压差线性稳压器，其特征在于，还包括连接在所述误差放大器的输出端与所述功率晶体管的控制端之间的缓冲器。

3.根据权利要求2所述的低压差线性稳压器，其特征在于，所述电源抖动抑制电路还包括：

串联连接于所述缓冲器和地之间的第五晶体管，所述第五晶体管和所述第三晶体管构成电流镜，从而向所述缓冲器提供第二补偿电流。

4.根据权利要求1所述的低压差线性稳压器，其特征在于，所述偏置电路包括第六至第九晶体管、以及第二电流源，

第六晶体管和第二电流源依次串联连接于所述供电端和地之间，

第七晶体管和第八晶体管依次串联连接于所述供电端和地之间，

其中，所述第六晶体管和所述第七晶体管构成电流镜，所述第八晶体管和所述第九晶体管构成电流镜，所述第六晶体管和所述第二电流源的中间节点连接至所述第四晶体管的第一端以接收所述第一补偿电流，

所述偏置电流流经所述第九晶体管。

5.根据权利要求4所述的低压差线性稳压器，其特征在于，所述误差放大器包括：

输入级，用于接收所述输出电压和所述基准电压；以及

放大级，与所述输入级相连接，用于输出所述输出电压和所述基准电压之间的误差信号。

6.根据权利要求5所述的低压差线性稳压器，其特征在于，所述输入级包括第十晶体管和第十一晶体管，

所述第十晶体管的控制端用于接收所述输出电压，所述第十一晶体管的控制端用于接收所述基准电压，

所述第十晶体管和所述第十一晶体管的第一端分别与所述放大级连接，第二端与第九晶体管的第一端连接，以接收所述偏置电流。

7.根据权利要求6所述的低压差线性稳压器，其特征在于，所述放大级包括：

串联连接于所述供电端和地之间的第十二晶体管、第十三晶体管、第十四晶体管以及第十五晶体管；以及

串联连接于所述供电端和地之间的第十六晶体管、第十七晶体管、第十八晶体管以及第十九晶体管，

其中，所述第十二晶体管和所述第十六晶体管构成电流镜，所述第十三晶体管和所述第十七晶体管的控制端相互连接，

所述第十四晶体管和所述第十八晶体管的控制端相互连接，并接收一偏置电压，

所述第十五晶体管和所述第十九晶体管分别和所述第八晶体管构成电流镜，以接收所述偏置电流，

所述第十二晶体管的第二端与所述第九晶体管的第一端连接，所述第十六晶体管的第二端与所述第十晶体管的第一端连接，

所述第十七晶体管和所述第十八晶体管的中间节点用于提供所述误差信号。

8.根据权利要求3所述的低压差线性稳压器，其特征在于，所述第一晶体管和所述第二晶体管分别选自P型的金属氧化物半导体场效应晶体管，

所述第三晶体管、所述第四晶体管和所述第五晶体管分别选自N型的金属氧化物半导体场效应晶体管。

9.根据权利要求4所述的低压差线性稳压器，其特征在于，所述第六晶体管和所述第七晶体管分别选自P型的金属氧化物半导体场效应晶体管，

所述第八晶体管和第九晶体管选自N型的金属氧化物半导体场效应晶体管。

10.根据权利要求7所述的低压差线性稳压器，其特征在于，所述第十晶体管、所述第十一晶体管、所述第十二晶体管、所述第十三晶体管、所述第十六晶体管和所述第十七晶体管分别选自N型的金属氧化物半导体场效应晶体管，

所述第十四晶体管、所述第十五晶体管、所述第十八晶体管和所述第十九晶体管分别选自P型的金属氧化物半导体场效应晶体管。

11.根据权利要求2所述的低压差线性稳压器，其特征在于，所述缓冲器为源跟随器或CMOS缓冲器。

Images