KR910009086B1 - 출력회로 - Google Patents

출력회로 Download PDF

Info

Publication number
KR910009086B1
KR910009086B1 KR1019880006625A KR880006625A KR910009086B1 KR 910009086 B1 KR910009086 B1 KR 910009086B1 KR 1019880006625 A KR1019880006625 A KR 1019880006625A KR 880006625 A KR880006625 A KR 880006625A KR 910009086 B1 KR910009086 B1 KR 910009086B1
Authority
KR
South Korea
Prior art keywords
current
circuit
output
output terminal
signal
Prior art date
Application number
KR1019880006625A
Other languages
English (en)
Other versions
KR890001293A (ko
Inventor
히데아키 마스오카
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치 filed Critical 가부시기가이샤 도시바
Publication of KR890001293A publication Critical patent/KR890001293A/ko
Application granted granted Critical
Publication of KR910009086B1 publication Critical patent/KR910009086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

내용 없음.

Description

출력회로
제1도는 본 발명의 1실시예에 따른 출력회로를 나타낸 회로도.
제2도는 본 발명의 다른 실시예에 따른 출력회로를 나타낸 회로도.
제3도는 종래의 출력회로를 나타낸 회로도.
제4도 및 제5도는 각각 제3도에 도시된 회로의 특성을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
Q1∼Q6: NPN트랜지스터 I1,I2: 정전류원
C1: 캐패시터 R1,R2: 저항
[산업상의 이용분야]
본 발명은 예컨대 주파수분주를 행하는 프리스케일러 IC(prescaler IC) 등의 ECL(Emitter Coupled Logic) 회로의 출력단에 사용되는 출력회로에 관한 것이다.
[종래의 기술 및 그 문제점]
프리스케일러 IC등의 ECL회로의 출력단에 사용되는 출력회로로서는 제3도와 같은 회로가 알려져 있는 바, 이 회로는 NPN트랜지스터(Q1,Q2)와 저항(R1,R2) 및 정전류원(I1)으로 이루어진 차동증폭회로의 한쪽 출력, 즉 노드(A)의 전위를 풀업(pull up)용 NPN트랜지스터(Q3)의 베이스에 공급해서 출력단자(T3)로의 유출전류를 증가시킴과 더불어, NPN트랜지스터(Q4,Q5)로 이루어진 전류미러(current mirror)회로에 의해 출력단자(T3)로부터의 유입전류를 확보하는 구성이다. 여기서 출력단자(T3)로부터의 유입전류량은 트랜지스터(Q5)의 콜렉터전류(Ic)와 같으므로, 도시된 바와 같이 트랜지스터(Q5)의 사이즈를 트랜지스터(Q4)의 사이즈보다 크게 설정함으로써, 전류미러회로의 입력전류로 되는 정전류원(I1)의 전류값보다도 큰 값의 유입전류를 얻을 수 있게 되는 것이다.
또, 출력단자(T3)에 접속되는 회로는 통상 수 pF∼수 10pF 정도의 입력용량을 갖기 때문에, 입력단자(T1,T2)에 공급되는 입력신호의 주파수가 높을 때에는, 이 출력회로의 부하는 주로 용량성 부하로 되게 된다. 제3도에서는 이 부하용량을 CL로서 나타내고 있다.
부하용량(CL)을 충전시키는 출력신호의 상승시에 있어서는, NPN트랜지스터(Q3)를 에미터폴로워로서 사용함으로써 그 상승파형의 기울기를 크게할 수가 있지만, 부하용량(CL)의 방전시 즉 출력신호가 하강할때에는 출력단자(T3)로부터의 유입전류량이 정전류원(I2)의 전류치로 결정되는 트랜지스터(Q5)의 콜렉터전류(Ic)로 제한되어 버리기 때문에 하강파형의 기울기가 작아지게 된다.
그 태양을 제4도에 Vout1으로서 나타냈다. 이 도면에 있어서, 세로 축은 전압, 가로축은 시간을 나타낸다. 이와 같이 출력신호의 하강속도가 지연되기 때문에, 입력신호의 주파수가 높을 경우에는 부하용량(CL)이 충분히 방전되기 전에 트랜지스터(Q3)가 ON되게 되므로 출력신호의 진폭은 출력파형(Vout2)과 같이 작아지게 된다.
출력신호의 하강의 기울기는 트랜지스터(Q5)의 콜렉터전류(Ic)가 감소할 수록 작아지게 되므로, 출력진폭의 주파수 특성은 제5도에 나타낸 바와 같이 콜렉터전류(Ic)가 감소할 수록 악화되게 된다. 또, 양호한 주파수 특성을 얻기 위해 전류원(I2)으로 흐르는 전류값을 크게 해 주면, 전원(Vcc)단자로부터 접지단자로 큰 전류값이 항상 흐르게 되어 소비전력이 증대되게 된다.
또, 전류미러회로를 구성하고 있는 트랜지스터(Q5)의 베이스와 콜렉터 사이에는 정전용량(Cbc)이 존재하기 때문에, 출력신호의 전압이 변화하게 되면 정전용량(Cbc)으로 변위전류가 흘러 이것이 전류미러회로의 입력전류로서 부가되게 된다. 이 때문에, 출력신호가 상승할 때에는 트랜지스터(Q5)의 베이스전류가 증가되어 콜렉터전류(Ic)가 증가하게 되고, 출력신호가 하강할때에는 트랜지스터(Q5)의 베이스전류가 감소되어 콜렉터전류(Ic)가 감소하게 된다. 이 콜렉터전류(Ic)는 출력전류를 감소시키는 방향으로 변화하게 되는 바, 출력진폭의 주파수 특성을 저하시키는 하나의 요인으로 되게 된다.
[발명의 목적]
본 발명은 상기와 같은 점을 감안해서 이루어진 것으로, 종래의 출력회로에서는 출력신호의 주파수 특성을 개선해서 충분한 출력진폭을 얻고자 하면 소비전력이 증대된다고 하는 문제점을 개선하여 소비전력이 적으면서도 출력진폭의 주파수 특성이 양호한 출력회로를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위한 본 발명의 출력회로는, 제1 및 제2신호입력단자에 각각 공급되는 입력신호의 차전압에 따른 신호를 출력하는 차동증폭회로와, 이 차동증폭회로의 한쪽 출력단에 베이스가 접속되고 콜렉터가 제1전원전위공급단자에 접속되며 에미터가 신호출력단자에 접속된 NPN트랜지스터, 전류입력단이 전류원에 접속되고 전류출력단이 상기 신호출력단자에 접속된 전류미러회로 및, 상기 차동증폭회로의 다른쪽 출력단과 상기 전류미러회로의 전류입력단사이에 접속된 캐패시터를 구비한 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명의 출력회로에 있어서는, 차동증폭회로의 다른쪽 출력단과 전류미러회로의 전류입력단사이에 접속된 캐패시터에 의해 전류미러회로의 입력전류량을 입력신호에 따라 변화시킬 수 있게 되어, 풀업용 NPN트랜지스터가 ON되는 경우에는 전류미러회로의 입력전류가 감소되고, 또 그 NPN트랜지스터가 오프되는 경우에는 입력전류가 증가하게 된다. 따라서, 전원전류를 증가시키지 않고 출력단자에 결합되는 용량부하로의 충방전전류를 증가시킬 수 있게 되어, 소비전력이 적으면서도 주파수 특성이 양호한 출력진폭을 얻을 수 있게 된다.
[실시예]
이하, 제1 및 제2도를 참조해서 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예에 따른 출력회로를 나타낸 것으로, 차동증폭회로의 한쪽 출력을 풀업용 NPN트랜지스터(Q3)의 베이스에 공급해서 출력단자(T3)로의 유출전류를 증가시킴과 더불어, NPN트랜지스터(Q4,Q5)로 이루어진 전류미러회로에 의해 출력단자(T3)로부터의 유입전류를 확보하는 점은 제3도에 도시된 종래의 출력회로와 동일하지만, 본 회로에서는 차동증폭회로의 다른쪽 출력단(B)과 전류미러회로의 전류입력단사이에 캐패시터(C1)를 더 설치하여, 이 캐패시터(C1)에 의해 전류미러회로의 입력전류량을 입력신호에 따라 변화시키는 구성으로 되어 있다. 또, 전류미러회로를 구성하는 트랜지스터(Q5)의 사이즈를 트랜지스터(Q4)의 사이즈보다 크게 설계하여 전류미러회로의 출력전류(Ic)를 정전류원(I2)의 전류값보다도 크게 하고 있다.
그리고 차동증폭회로의 출력 즉 노드(A)의 전위와 노드(B)의 전위는 서로 역상으로 되기 때문에 노드(A)의 전위가 상승할 때에는 노드(B)의 전위가 하강하게 되지만 트랜지스터(Q4,Q5)의 베이스전위는 거의 일정하기 때문에, 이때에는 캐패시터(C1)의 양단의 전위차가 감소하게 되는 바, 이 캐패시터(C1)가 방전하게 된다. 이 캐패시터(C1)의 방전전류는 정전류원(I2)의 전류값에 부가되게 되지만, 이 캐패시터(C1)의 방전전류는 I2와 역방향이기 때문에 전류미러회로의 입력전류가 감소하게 되고, 그 결과 전류미러회로의 출력전류(Ic)가 감소하게 된다. 여기서 트랜지스터(Q3)는 에미터폴로워로서 동작하고 있기 때문에 노드(A)의 전위가 상승할때에는 출력단자(T3)의 전위도 상승하게 되고, 이때의 콜렉터전류(Ic)가 감소하게 됨으로써 출력단자(T3)의 전위도 상승하게 되고, 이때의 콜렉터전류(Ic)가 감소하게 함으로써 출력단자(T3)로의 유출전류량은 증가하게 된다. 따라서, 출력신호의 상승시에 있어서의 동작을 고속화시킬 수 있게 된다.
한편, 노드(A)의 전위가 하강하고 노드(B)의 전위가 상승할 때에는 캐패시터(C1)의 양단의 전위차가 증가하게 되는 바, 캐패시터(C1)의 충전전류가 I2에 부가되어 전류미러회로의 입력전류로 되게 된다. 이 경우, 캐패시터(C1)의 충전전류는 I2와 동방향이기 때문에 전류미러회로로의 입력전류가 증가하게 되고, 그 결과 출력단자(T3)로부터의 유입전류량이 증가하게 된다. 즉, 노드(A)의 전위가 하강할때에는 노드(B)의 전위가 상승함과 더불어 트랜지스터(Q3)가 OFF로 되게 되므로, 이때의 유입전류의 증가에 의해 출력신호의 하강동작은 고속으로 이루어지게 된다.
이와 같이, 캐패시터(C1)를 사용함으로써, 전류미러회로의 입력전류를 입력신호에 따라 변화시켜 출력단자(T3)의 상승 및 하강시에서의 유출 및 유입전류를 증가시킬 수 있기 때문에, 전원전류를 증가시키지 않고 부하용량의 충방전전류를 증가시킬 수 있게 되어, 소비전력이 적으면서도 출력진폭의 주파수 특성이 양호한 출력회로를 실현할 수 있게 된다.
제2도는 본 발명의 제2실시예를 나타낸 것으로, NPN트랜지스터(Q6)를 사용해서 트랜지스터(Q4,Q5)의 베이스전류를 증가시킴으로써, 전류미러회로에서의 입출력전류사이의 전류값에 대한 오차를 줄인 예이다. 전류미러회로를 이와 같은 구성으로 해도 제1도의 실시예와 마찬가지로 출력진폭의 주파수 특성을 양호하게 할 수 있는 것은 물론이다.
또, 차동증폭회로의 구성역시 제1도 및 제2도에 도시된 것에 한정되지 않고, 여러가지의 구성을 생각할 수가 있다.
[발명의 효과]
이상과 같이 본 발명에 의하면, 소비전력이 적으면서도 출력진폭의 주파수 특성이 양호한 출력회로를 얻을 수 있게 된다.

Claims (1)

  1. ECL회로의 출력단에 사용되는 출력회로에 있어서, 제1 및 제2신호입력단자(T1,T3)에 각각 공급되는 입력신호의 차전압에 따른 신호를 출력하는 차동증폭회로와, 이 차동증폭회로의 한쪽 출력단에 베이스가 접속되고 콜렉터가 제1전원전위 공급단자에 접속되며 에미터가 신호출력단자(T3)에 접속된 NPN트랜지스터(Q3), 전류입력단이 정전류원(I2)에 접속되고 전류출력단이 상기 신호출력단자(T3)에 접속된 전류미러회로(Q4,Q5) 및, 상기 차동증폭회로의 다른쪽 출력단과 상기 전류미러회로의 전류입력단사이에 접속된 캐패시터(C1)를 구비한 것을 특징으로 하는 출력회로.
KR1019880006625A 1987-06-03 1988-06-02 출력회로 KR910009086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-138166 1987-06-03
JP62138166A JPS63302620A (ja) 1987-06-03 1987-06-03 出力回路

Publications (2)

Publication Number Publication Date
KR890001293A KR890001293A (ko) 1989-03-20
KR910009086B1 true KR910009086B1 (ko) 1991-10-28

Family

ID=15215571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006625A KR910009086B1 (ko) 1987-06-03 1988-06-02 출력회로

Country Status (4)

Country Link
US (1) US4906869A (ko)
EP (1) EP0293833A3 (ko)
JP (1) JPS63302620A (ko)
KR (1) KR910009086B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2641143A1 (en) * 1988-12-27 1990-06-29 Thomson Composants Militaires Output buffer amplifier in bipolar technology
JPH03157015A (ja) * 1989-08-25 1991-07-05 Fujitsu Ltd Ｅｃｌ回路
JPH0666678B2 (ja) * 1989-11-30 1994-08-24 株式会社東芝 Ｅｃｌ回路
US5012128A (en) * 1990-01-24 1991-04-30 International Business Machines Corporation High speed push-pull driver having current mirror pull-down
JPH0461419A (ja) * 1990-06-29 1992-02-27 Nec Corp Ｅｃｌ回路
US5089724A (en) * 1990-11-30 1992-02-18 International Business Machines Corporation High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage
JPH04334121A (ja) * 1991-05-09 1992-11-20 Nec Corp 能動プルダウン回路
US5122686A (en) * 1991-07-18 1992-06-16 Advanced Micro Devices, Inc. Power reduction design for ECL outputs that is independent of random termination voltage
JP2998325B2 (ja) * 1991-08-30 2000-01-11 日本電気株式会社 Ｅｃｌ回路
US5278464A (en) * 1992-06-02 1994-01-11 Motorola, Inc. Using delay to obtain high speed current driver circuit
US5293083A (en) * 1992-06-30 1994-03-08 International Business Machines Corporation Fast limited swing push-pull driver
US5321320A (en) * 1992-08-03 1994-06-14 Unisys Corporation ECL driver with adjustable rise and fall times, and method therefor
US5506521A (en) * 1992-08-03 1996-04-09 Unisys Corporation ECL driver with adjustable rise and fall times, and method therefor
DE4236430C1 (de) * 1992-10-28 1994-02-17 Siemens Ag Schaltstufe in Stromschaltertechnik
US5381057A (en) * 1993-05-03 1995-01-10 Kabushiki Kaisha Toshiba ECL gate having active pull-down transistor
US5548287A (en) * 1993-06-17 1996-08-20 Sony Corporation Analog to digital converter
DE4321483C2 (de) * 1993-06-28 1995-04-20 Siemens Ag Leitungstreiberschaltstufe in Stromschaltertechnik
US5815014A (en) * 1996-06-28 1998-09-29 The Whitaker Corporation Transistor based frequency multiplier
FR2762160B1 (fr) * 1997-04-09 1999-12-03 Commissariat Energie Atomique Amplificateur de precision pour signaux impulsionnels
EP1603243B1 (en) * 2004-05-31 2010-04-28 STMicroelectronics Srl Prescaling stage for high frequency applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5347244A (en) * 1976-10-12 1978-04-27 Hitachi Ltd Semiconductor circuit
EP0009083A1 (de) * 1978-09-19 1980-04-02 Siemens Aktiengesellschaft Schaltungsanordnung zum Wechseln des Bezugspotentials von logischen Signalen
DE3217237A1 (de) * 1982-05-07 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur pegelumsetzung
DE3217512A1 (de) * 1982-05-10 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur pegelumsetzung
DE3309396A1 (de) * 1983-03-16 1984-09-20 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur pegelanpassung
JPS6157118A (ja) * 1984-08-29 1986-03-24 Toshiba Corp レベル変換回路
US4626709A (en) * 1984-09-28 1986-12-02 Advanced Micro Devices, Inc. Dynamic push-pull for ECL
US4644194A (en) * 1985-06-24 1987-02-17 Motorola, Inc. ECL to TTL voltage level translator

Also Published As

Publication number Publication date
EP0293833A3 (en) 1990-03-07
JPS63302620A (ja) 1988-12-09
EP0293833A2 (en) 1988-12-07
US4906869A (en) 1990-03-06
KR890001293A (ko) 1989-03-20

Similar Documents

Publication Publication Date Title
KR910009086B1 (ko) 출력회로
US5041743A (en) Emitter-follower circuit with reduced delay time
US4754171A (en) High speed low power emitter coupled logic circuit
US4687953A (en) Dynamic ECL line driver circuit
US5177379A (en) Emitter coupled logic circuit with reduced power consumption and high speed
US5089724A (en) High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage
US4714900A (en) Current output circuit having well-balanced output currents of opposite polarities
US5146116A (en) Ecl circuit with a reduced power active pulldown
US4883975A (en) Schmitt trigger circuit
US5514984A (en) Active pull down type ECL apparatus capable of stable operation
JPS60817B2 (ja) 相補型エミツタ・フオロワ回路
US5066876A (en) Circuit for converting ecl level signals to mos level signals
KR930009152B1 (ko) Ecl논리회로
US4535258A (en) Transistor-transistor logic circuit with improved switching times
EP0328842B1 (en) Half current switch with feedback
JPS6331214A (ja) 可変遅延回路
JPH0720059B2 (ja) トランジスタ回路
US4617478A (en) Emitter coupled logic having enhanced speed characteristic for turn-on and turn-off
JP2821612B2 (ja) 出力回路
JP3464864B2 (ja) Ｅｃｌ論理回路
US5206542A (en) Comparator having a reduced number of elements
US5495099A (en) High speed super push-pull logic (SPL) circuit using bipolar technology
JPS62281616A (ja) Ｅｃｌ出力回路
JPS59214327A (ja) 論理回路装置
JP3327938B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee