KR102047181B1 - 저전력 전압 레귤레이터 - Google Patents

저전력 전압 레귤레이터 Download PDF

Info

Publication number
KR102047181B1
KR102047181B1 KR1020180025259A KR20180025259A KR102047181B1 KR 102047181 B1 KR102047181 B1 KR 102047181B1 KR 1020180025259 A KR1020180025259 A KR 1020180025259A KR 20180025259 A KR20180025259 A KR 20180025259A KR 102047181 B1 KR102047181 B1 KR 102047181B1
Authority
KR
South Korea
Prior art keywords
boost
regulator
capacitor
digital
output terminal
Prior art date
Application number
KR1020180025259A
Other languages
English (en)
Other versions
KR20180103705A (ko
Inventor
이리 네라드
Original Assignee
이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님 filed Critical 이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님
Publication of KR20180103705A publication Critical patent/KR20180103705A/ko
Application granted granted Critical
Publication of KR102047181B1 publication Critical patent/KR102047181B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

저전력 전압 레귤레이터
본 발명은 디지털 회로 (20) 를 구동하기 위한 전압 레귤레이터에 관한 것이다. 그 전압 레귤레이터는
- 입력 단자 (Vin) 및 출력 단자 (OUT) 로서, 상기 출력 단자 (OUT) 는 적어도 부스트 신호 출력 단자 (22) 를 갖는 디지털 또는 스위칭 회로 (20) 의 전력 단자 (21) 에 접속 가능한, 상기 출력 단자 (OUT),
- 패스 디바이스 (P3) 및 제 1 커패시터 (C1)
- 패스 디바이스 (P3) 에 또는 제 1 커패시터 (C1) 에 접속되고 부스트 신호 출력 단자 (22) 에 접속 가능한 레귤레이터 부스트 입력 단자 (12) 를 갖는 부스트 회로 (30) 를 포함하고,
- 부스트 회로 (30) 는 적어도 부스트 커패시터 (C2) 및 레귤레이터 부스트 입력 단자 (12) 에 접속되고 부스트 커패시터 (C2) 에 접속된 스위칭 장치 (50) 를 포함하며, 스위칭 장치 (50) 는 디지털 또는 스위칭 회로 (20) 에 의해 생성된 부스트 신호에 의해 제어 가능하다.

Description

저전력 전압 레귤레이터{LOW POWER VOLTAGE REGULATOR}
기술 분야
본 발명은 전압 레귤레이터의 분야에 관한 것이고, 특히 마이크로프로세서, 마이크로콘트롤러 또는 다른 디지털 회로와 함께 사용하기 위한 광대역 저전력 전압 레귤레이터에 관한 것이다. 본 개시는 또한 그러한 전압 레귤레이터를 포함하는 휴대용 전자 디바이스에 관한 것이다.
마이크로프로세서의 속력이 증가함에 따라, CMOS 트랜지스터 피처 크기 감소에 부합하여, 필요한 전력 공급 전압이 계속 줄어들고 있다. 부하가 증가하고 프로세서 속력이 더 높아지면 마이크로프로세서 전력 공급부 상의 전류 과도 상태 (current transient) 가 더 심해진다. 예를 들어, 마이크로프로세서가, 특히 비교적 빠른 레이트로, 명령을 실행할 때, 전력 공급부에 노이즈를 유발할 수도 있고 따라서 에러를 유발할 수도 있는 전류 과도 상태가 발생할 수도 있다.
전압 레귤레이터의 통상적인 구현예에서, 레귤레이터의 반응은 레귤레이터의 출력에 존재하는 부하와 레귤레이터에 제공되는 기준 전압 사이의 전압 차에 의존한다. 부하 전류가 갑자기 증가하는 것에 응답하여, 레귤레이터가 반응하기 전에 부하 전압이 떨어진다. 결과적으로, 레귤레이터 반응 또는 조정의 시작 시간은 레귤레이터의 출력에 존재하는 부하의 변화의 시작 시간과 일치하지 않는다. 이것은 일반적으로 부하 상에서 좁지만 가능하게는 깊은 전압 강하 (voltage dip) 를 방지하는 것을 꽤 어렵게 만든다.
지금까지 제시된 이 문제에 대한 해결책은 레귤레이터의 피드백 루프 속력 증가에 초점을 두고 있다. 이러한 해결책은 전력 소모가 크고 따라서 배터리 수명에 악영향을 미친다. 더욱이, 부하 회로와 병렬인 대형 커패시터조차도 제한된 효과가 있을 수도 있는데, 그러한 커패시터가 레귤레이터 회로가 반응할 수 있기 전에 전압 차가 발달하는 것의 근본적인 필요성을 제거하지 않기 때문이다. 또한, 지금까지 알려진 모든 기술 해결책들은 이론상의 속력 제한이 있다.
더욱이, 최적화된 매우 낮은 공급 전류에서 정상적으로 동작되는, 배터리 수명에 큰 중점을 둔 저전력 또는 초저전력 애플리케이션들의 수가 증가하고 있다. 실용적인 사용을 위하여, 이러한 애플리케이션들과 디바이스들은, 외부 인터페이스를 통해 커맨드를 수신하거나 데이터를 반환하는 고전류 모드를 적어도 일시적으로 지원해야 한다.
또한, 전자 시스템 설계의 주된 목표 중 하나는 경쟁력있는 비용이며, 이는 최소 개수의 개별 부품들의 엄격한 요건에 이른다. 일반적으로 많은 시스템에서 그리고 특히 휴대용 디바이스에서, 레귤레이터 회로는 외부 커패시터를 이용할 수 없다. 이러한 조건들하에서, 통합 레귤레이터 회로는 급격한 부하 변동에 대해 매우 빠르고 강력한 반응을 제공해야 한다.
따라서, 본 개시의 목적은 변화하는 부하에 대해 상당히 빠른, 거의 순시적 반응을 나타내는 디지털 회로를 구동하기 위한 초저전력 전압 레귤레이터를 제공하는 것이다. 전압 레귤레이터는 간단하고 구현하기 용이해야 한다. 구현은 비용 효율적이며 저렴해야 하고 큰 범위의 공급 전류에 걸쳐 디지털 회로를 위한 구동 전압의 빠르고 신뢰적인 레귤레이션 (regulation) 을 가능하게 해야 한다.
미국 특허 제 6,177,785 B1 호에는 스위칭 회로를 구동하기 위한 전압 레귤레이터 (voltage regulator) 가 기재되어 있다. 전압 레귤레이터는 프로그래밍 가능 출력 조정기, 에러 증폭기 및 출력 드라이버를 포함한다. 프로그램 가능 기준 생성기 (reference generator) 는 제 1 프로그래밍 신호에 응답하고 기준 전압을 생성한다. 프로그램 가능 출력 조정기는 제 2 프로그래밍 신호에 응답하고 출력 조정 전압을 생성한다. 에러 증폭기는 기준 전압과 출력 조정 전압 간의 차에 대응하는 에러 전압을 생성한다. 출력 드라이버는 에러 전압에 대응하여 레귤레이트된 출력 전압을 구동한다. 그러나 전압 레귤레이터의 출력 단자에서의 부하 상에서 좁고 깊은 전압 강하를 방지하기 위해 선택되야 하는 두 가지 동작 모드가 정의되지 않았으며, 이는 단점이다.
본 발명의 개요
일 양태에서, 디지털 또는 스위칭 회로, 예를 들어, 마이크로프로세서를 구동하기 위한 전압 레귤레이터가 제공된다. 전압 레귤레이터는 입력 단자 및 출력 단자를 포함한다. 출력 단자는 디지털 또는 스위칭 회로의 전력 단자에 접속가능하다. 디지털 또는 스위칭 회로는 적어도 부스트 (boost) 신호 출력 단자를 갖는다.
레귤레이터는 적어도 패스 디바이스 및 제 1 커패시터를 갖는다. 레귤레이터는 또한, 디지털 회로의 부스트 신호 출력 단자에 접속 가능한 레귤레이터 부스트 입력 단자를 갖는 부스트 회로를 갖는다. 부스트 회로는 패스 디바이스에 및/또는 제 1 커패시터에 접속된다. 일반적으로, 패스 디바이스는 MOS 트랜지스터로서 구현된다. 전압 레귤레이터의 부스트 회로는 또한, 적어도 부스트 커패시터, 및 레귤레이터 부스트 입력 단자에 접속되고 부스트 커패시터에 접속된 스위칭 장치를 포함한다. 스위칭 장치는 디지털 또는 스위칭 회로에 의해 생성되고 제공되는 부스트 신호에 의해 제어 가능하다. 스위칭 장치는 부스트 신호에 의해 결정론적으로 (deterministically) 제어 가능하다.
일반적으로, 레귤레이터의 입력 단자는 레귤레이트되지 않은 전압 입력 단자이다. 레귤레이터의 출력 단자는 레귤레이트된 전압 출력 단자이다.
부스트 회로 및 부스트 회로와 디지털 또는 스위칭 회로의 부스트 신호 출력 단자의 상호 접속에 의해 전압 레귤레이터는 디지털 또는 스위칭 회로의 요구시 저전력 모드와 고전력 모드 사이에서 스위칭될 수 있다. 이러한 방식으로, 전압 레귤레이터의 동적 성능은 더 이상 레귤레이터의 출력에서 부하의 변동에 반응하도록 구성된 레귤레이터 피드백 루프의 속력에 의존하지 않는다. 오히려, 그리고 디지털 또는 스위칭 회로의 부스트 신호 출력 단자에 접속된 레귤레이터 부스트 입력 단자에 의해, 디지털 또는 스위칭 회로에 의해 생성된 디지털 신호가 레귤레이터에 직접 제공되어, 레귤레이터의 출력 단자에서의 부하가 현재 시간 인스턴스에서 실제로 변하는 것 또는 변할 것을 표시할 수 있다.
이러한 방식으로, 그리고 전압 레귤레이터의 부하가 변화하는 순간 또는 심지어 순간 이전에, 레귤레이터는 동작 모드를 바꾸도록 제어 신호에 의해 트리거됨으로써, 변화하는 부하에 대한 요구에 순시적 반응을 가능하게 한다. 이 설계는 레귤레이터에서 매우 빠른 피드백 루프의 사용을 오히려 불필요하게 만들고 디지털 또는 스위칭 회로의 변화하는 요구에 대한 전압 레귤레이터의 순시적 반응을 가능하게 한다.
일반적으로, 디지털 회로는 스위칭 소자를 포함하고 디지털 회로에 의해 생성될 제어 신호는 디지털 회로의 디지털 작동 (digital activity) 또는 스위칭 작동의 시작 및/또는 종료를 결정한다. 이러한 방식으로, 디지털 제어 신호는 본질적으로 변화하는 전류 부하와 일치한다. 디지털 또는 스위칭 회로에 의해 제공되고 생성된 디지털 제어 신호는 디지털 또는 스위칭 회로의 부스트 신호 출력 단자와 레귤레이터의 레귤레이터 부스트 입력 단자의 상호접속을 통해 순시적으로 스위칭 장치에 제공된다. 그러므로, 전압 레귤레이터는 더 이상 이론상의 속력 제한이 없다. 따라서 출력 단자에서 변화하는 부하 조건에 순시적으로 반응하는 것이 가능해진다. 본 개념은 이론상의 속도 제한이 없다.
레귤레이터는 디지털 또는 스위칭 부하 작동이 발생하기 전에 셋업 시간 (set up time) 을 필요로 하지 않는다. 레귤레이터는 레귤레이터 부스트 입력 단자에 제공된 부스트 또는 제어 신호가 부하 작동의 바로 시작시에 양의 에지를 가지며 디지털 또는 스위칭 회로의 부하 작동의 종료시에 음의 에지를 갖는다는 것을 가정한다. 이러한 방식으로, 예를 들어, 나노암페어 범위의, 초소형 레귤레이터 정동작 전류가, 예를 들어, 수십 또는 수백 마이크로암페어의 범위의, 급격한 큰 부하 스텝들과 결합될 수 있다. 이러한 방식으로, 나노암페어 또는 심지어 미만에서 시작하여 수백 마이크로암페어에 이르기까지, 비교적 큰 범위에 걸쳐 부하 전류를 처리하도록 구성된 초고속, 순시 반응 전압 레귤레이터가 제공될 수 있다.
부스트 회로의 목적은, 일반적으로 밀러 커패시터 (Miller capacitor) 로 구현되는, 제 1 커패시터에 저장된 전하의 순시적 변경을 제공하는 것이다. 이러한 순시적 전하 변경은 레귤레이터 부스트 입력 단자에 접속되고 레귤레이터 부스트 입력 단자에 의해 제어되는 스위칭 장치와 조합하여 부스트 커패시터에 의해 효과적으로 제공될 수 있다.
레귤레이터의 토폴로지는 또한, 최소 부하 커패시턴스에서 강력한 과도 부하 레귤레이션 성능을 갖는 저전력 레귤레이트된 시스템의 설계를 가능하게 하여, 커패시터와 같은 외부 부품들의 구현을 피하는 것을 가능하게 한다. 이러한 방식으로, 레귤레이터의 전반적인 기하학적 설계는 상당히 컴팩트한 수준으로 유지될 수 있다. 이러한 레귤레이터 회로는 일반적으로 커패시터리스 (capacitor less) 또는 "캡리스" (capless) 라고 불린다.
전형적인 실시형태들에서, 전압 레귤레이터는 적어도 전방 단 (front stage) 또는 전방 단부 (front end) 및 후방 단 (back stage) 또는 후방 단부 (back end) 를 포함한다. 후방 단 또는 후방 단부는 전술한 패스 디바이스 및 제 1 커패시터를 포함한다.
또 다른 실시 형태에 따르면, 스위칭 장치는 접지 단자와 출력 단자에서 레귤레이트된 전압 사이에서 부스트 커패시터의 일 단자를 스위칭하도록 구성된다. 부스트 커패시터의 다른 하나의 단자는 패스 디바이스 또는 패스 트랜지스터의 게이트에 영구적으로 접속된다. 여기서, 몇 가지 추가 옵션이 있다: 부스트 커패시터의 후판 (latter plate) 은 또한 접지와 완전 레귤레이트되지 않은 전압 사이, 또는 접지 단자와 외부 회로에 의해 생성된 특정 전압 사이, 또는 외부 회로에 의해 생성된 두 전압 사이에서 스위칭될 수 있다.
레귤레이터가 저전력 모드에 있다고 가정하면, 부스트 커패시터의 스위칭된 판이 출력 단자에 접속되고, 부스트 커패시터는 그의 커패시턴스에 따라 충전된다. 다음으로 그리고 레귤레이터를 고전력 모드로 전환할 때, 부스트 커패시터의 스위칭된 판은 접지에 접속되고 부스트 커패시터는 출력 패스 디바이스의 게이트와 접지 사이에 접속된다. 이것은 부스트 전하 및 레귤레이터 출력 전류의 순시적 조정을 제공함으로써, 레귤레이터의 출력 단자에서 전압 레벨에서의 강하를 방지하거나 상쇄시킨다.
접지 단자와 레귤레이트된 전압 사이에서 부스트 커패시터를 스위칭하는 것이 바람직한데, 왜냐하면 레귤레이트된 전압은 일반적으로 매우 작은 변동을 가지며, 이는 주입된 부스트 전하의 감소된 변동으로 옮겨지기 때문이다.
전압 레귤레이터의 다른 실시형태에서, 제 1 커패시터는 패스 디바이스의 게이트에 그리고 출력 단자에 접속된 소위 밀러 커패시터를 포함한다. 밀러 커패시터는 패스 디바이스의 게이트 및 드레인에 영구적으로 접속되며, 패스 디바이스의 드레인은 레귤레이터 출력에 접속되고 레귤레이터 출력과 동일하다.
이러한 커패시터는 일반적으로, 밀러 커패시터로 표기되며, 그 목적은 속도를 줄이는 것의 대가로 얻어지는 레귤레이터 루프의 안정성을 향상시키는 것이다.
전형적인 실시형태에서, 밀러 커패시터를 갖는 패스 디바이스 또는 패스 트랜지스터는 차동 단 또는 차동 증폭기에 의해 선행되며, 2 단 밀러 레귤레이터라 불리는 토폴로지를 형성한다. 이러한 차동 단 또는 차동 증폭기는 전압 레귤레이터의 전방 단부 또는 전방 단을 형성할 수도 있고, 밀러 커패시터를 갖는 패스 디바이스 또는 패스 트랜지스터는 전압 조정기의 후방 단부 또는 후방 단을 형성할 수도 있다.
일반적인 애플리케이션 및 또 다른 실시형태에 따르면, 부스트 커패시터는 저전력 모드에서 패스 디바이스의 게이트에 그리고 레귤레이터 출력에 접속되는, 즉 밀러 커패시터와 병렬인 방식으로 스위칭된다. 저전력 모드에서, 부스트 커패시터는 패스 디바이스의 게이트와 레귤레이터 출력 사이에 위치된다.
고전력 모드에서만, 부스트 커패시터는 패스 디바이스의 게이트 및 접지에 접속된다. 다음으로 그것은 패스 디바이스와 접지 사이에 위치된다. 한편으로는, 이것은 유효 밀러 커패시턴스의 증가를 제공하고 따라서 저부하에서 안정성을 향상시킨다. 다른 한편으로는, 그것은 또한, 높은 부하에서 빠른 응답을 주는 효과적인 밀러 커패시턴스 감소를 제공한다.
일반적인 구현 및 또 다른 실시형태에 따르면, 밀러 커패시터의 커패시턴스는 부스트 커패시터의 커패시턴스보다 크거나 동일하다. 이러한 방식으로, 부스트 커패시터는 요구시, 즉 레귤레이터를 저전력 모드로부터 고전력 모드로 스위칭하는 순간에 밀러 커패시터에 저장된 전하를 변경하기 위한 보충적 커패시터이다.
또 다른 실시형태에서, 스위칭 장치는 PMOS 형 스위칭 디바이스 및 NMOS 형 스위칭 디바이스를 포함한다. 일 실시형태에서, 스위칭 장치는 부스트 커패시터의 스위칭된 플레이트에 양자 모두 접속되는 PMOS 형 스위칭 디바이스 및 NMOS 형 스위칭 디바이스로 이루어질 수도 있다. PMOS 트랜지스터 및 NMOS 트랜지스터와 같은 상이한 유형의 스위칭 디바이스에 의해, 디지털 부하의 부스트 신호 출력 단자로부터 얻어진 신호에 응답하여 부스트 커패시터의 순시적 스위칭을 제공하는 상당히 간단하고 견고한 구현의 스위칭 장치가 만들어질 수 있다.
일 실시형태에서, 레귤레이터 부스트 입력 단자는 PMOS 형 스위칭 디바이스의 게이트에 그리고 NMOS 형 스위칭 디바이스의 게이트에 접속된다. 상승 또는 하강 에지가 디지털 또는 스위칭 회로의 부스트 신호 출력 단자로부터 레귤레이터 부스트 입력 단자에 제공되자마자, 스위칭 장치의 스위칭 디바이스들 양자 모두는 순시적으로 그들의 스위칭 상태를 서로 바꿀 수도 있다. 이러한 방식으로, 부스트 커패시터의 상당히 빠르고, 신뢰성 있고 효과적인 스위칭이 제공될 수 있다.
또 다른 실시형태에 따르면, 스위칭 장치는 저전력 구성과 부스트 구성, 따라서 고출력 구성 사이에서 스위칭 가능하다. 저전력 구성 또는 저전력 모드에 있을 때, 부스트 커패시터는 패스 디바이스의 게이트에 그리고 레귤레이터 출력에 접속되며, 즉 밀러 커패시터와 병렬이다. 부스트 구성 또는 고전력 모드에 있을 때, 부스트 커패시터는 패스 디바이스의 게이트에 그리고 접지에 접속된다. 저전력 구성에 있을 때, 부스트 커패시터가 충전될 수도 있다. 부스트 구성 또는 고전력 모드로 전환될 때 부스트 커패시터의 스위칭된 판은 레귤레이터 출력으로부터 분리되고 접지에 접속된다. 다음으로, 부스트 커패시터에 이전에 축적된 전기 전하는, 패스 디바이스의 게이트에서 전압을 변화시키고 또한 레귤레이터 출력 전류를 증가시키고 레귤레이터의 출력 단자 상의 전압을 안정화시키기 위하여 밀러 커패시터로 직접 재분배될 수 있다. 부스트 구성에 있을 때, 부스트 커패시터는 밀러 커패시터와 함께 커패시터 디바이더 (capacitor divider) 를 형성한다.
또 다른 실시형태에 따르면, 부스트 커패시터의 일 단자는 제 1 노드에 접속된다. 이 제 1 노드는 또한, PMOS 형 스위칭 디바이스의 드레인에 접속된다. 제 1 노드는 또한, 스위칭 장치의 NMOS 형 스위칭 디바이스의 드레인에 접속된다. 부스트 커패시터의 상기 판 또는 단자는 제 1 노드에 접속되는 한편, 부스트 커패시터의 또 다른 단자는 패스 디바이스의 게이트 단자에 영구적으로 접속된다. 이런 식으로 그리고 PMOS 형 스위칭 디바이스 및 NMOS 형 스위칭 디바이스의 상태를 서로 바꿈으로써, 저전력 모드 또는 저전력 구성으로부터 고전력 모드 또는 부스트 구성으로 레귤레이터의 스위칭시에 부스트 커패시터의 상기 판 또는 단자는 레귤레이터 출력 단자로부터 분리되고 접지 단자에 접속 또는 연결될 수 있다.
또 다른 실시형태에서, PMOS 형 스위칭 디바이스의 게이트 및 NMOS 형 스위칭 디바이스의 게이트는 레귤레이터 부스트 입력 단자에 접속된다. 이러한 방식으로 그리고 레귤레이터 부스트 입력 단자를 통해 스위칭 신호를 수신할 때, PMOS 형 스위칭 디바이스 및 NMOS 형 스위칭 디바이스는 순시적으로 그리고 동시에 그들의 상태를 서로 바꿀 수 있고 부스트 커패시터의 상기 판 또는 단자를 레귤레이터 출력으로부터 분리하고 그것을 접지에 접속시킬 수도 있다. 이러한 스위칭 프로세스에는 이론상의 속력 제한이 없다.
또 다른 실시형태에 따르면, 부스트 커패시터는 소스가, 레귤레이트되지 않은 전압 입력 단자 또는 레귤레이터 입력 단자에 접속되고 드레인이 레귤레이트된 전압 출력 단자 또는 레귤레이터 출력 단자에 접속된 출력 패스 디바이스의 게이트에 접속된 제 2 노드에 접속된다. 출력 패스 디바이스는 MOSFET 트랜지스터로서, 예를 들어, PMOS 트랜지스터로서 구현될 수도 있다. 대안적으로, 이는 NMOS 트랜지스터로서 구현될 수도 있다.
또 다른 실시형태에서, 스위칭 장치는 에지 검출기 및 전류 스타브드 인버터 (current starved inverter) 를 포함한다. 일반적으로, 레귤레이터 부스트 입력 단자에 대한 임의의 작동은 각각의 부스트 반응을 트리거할 수도 있는 반면,작동하지 않은 기간은 정의된 속력에서 느린 회복을 가능하게 한다. 스타브드 인버터와 조합하여 에지 검출기를 갖는 스위칭 장치를 구현함으로써, 적응적 솔루션이 제공될 수 있고 매우 불규칙한 작동이 올바르게 처리될 수 있다. 이는, 디지털 또는 스위칭 회로의 부하 전류 소모를 나타내는 부스트 신호 출력 단자에 잘 정의된 디지털 제어 신호를 제공하거나 또는 생성하는 것이 곤란한 경우에, 특히 유용하다.
비대칭 부스트 인버터와 조합된 에지 검출은 디지털 또는 스위칭 회로의 부하 작동의 매 시작 또는 재시작시에 강한 응답을 유지하면서 매우 불규칙한 부하 작동에 대해 부스트 액션을 조정할 수 있다. 무 또는 비대칭형 인버터는 또한, 이를테면 저전력 모드로부터 고전력 모드로 그리고 그 반대, 고전력 모드로부터 저전력 모드로 전압 레귤레이터를 스위칭할 때, 부하 시작 및 부하 종료에 대해 상이한 부스트 전류 또는 상이한 부스트 천이 속도를 얻기 위해 사용될 수 있다.
또 다른 실시형태에서, 에지 검출기의 입력은 레귤레이터 부스트 입력 단자에 접속된다. 이러한 방식으로, 에지 검출기는 레귤레이터 부스트 입력 단자에서 및/또는 디지털 부하의 부스트 신호 출력 단자에서 제공된 신호들의 시퀀스를 모니터링하도록 구성되고 모니터링하는 것이 가능해진다. 그러한 토폴로지는 디지털 또는 스위칭 회로의 부하 작동의 매 시작 또는 재시작시에 강한 응답을 유지하면서 매우 불규칙한 부하 작동에 대해 부스트 액션을 조정할 수 있다.
또 다른 실시형태에서, 스위칭된 부스트 커패시터는 모든 선형 레귤레이터의 일부를 형성하는 차동 증폭기에 추가된다. 상기 스위칭된 부스트 커패시터를 상기 차동 증폭기에 추가하는 것은 그 증폭기의 선형 기능을 소거 또는 방지하지 않는다. 또한, 이러한 조합은 부스트 신호 출력 단자로부터 획득된 부스트 신호의 부정확한 타이밍 또는 심지어 잘못된 부스트 신호, 즉 부하 전류 변화에 대응하지 않는 부스트 신호 또는 제어 신호를 용인한다. 이러한 레귤레이터의 용인 (tolerance) 은 기준 입력과 회로의 부하간에 현저한 전압 차이가 존재하지 않는다면 상기 차동 증폭기가 부스트 액션에 참여하지 않는다는 사실에 기인한다.
또 다른 실시형태에서, 전압 레귤레이터는 패스 디바이스에 그리고 레귤레이터의 전방 단에 접속된 적응형 바이어스 회로를 포함한다. 레귤레이터의 전방 단은 2단 밀러 레귤레이터의 토폴로지를 특징으로 하는 차동 증폭기를 포함할 수도 있다.
또 다른 실시형태에 따르면, 적응형 바이어스 회로는 패스 디바이스를 통해 흐르는 전류의 일부분과 동일한 미러 전류를 생성하도록 구성된 전류 미러 토폴로지를 포함한다. 적응형 바이어스 회로 및 전류 미러 토폴로지는 전압 레귤레이터의 전방 단의 정적 바이어스 전류에 미러 전류 (mirror current) 를 추가하도록 구성된다.
적응형 바이어스에 의해, 부스트 커패시터에 의해 제공되는 부스트 전하의 효과도 향상될 수 있다. 부스트 커패시터에 의해 제공되는 부스트 전하 주입이 저전력 모드에서 올 때, 적응형 바이어스는 이 효과를, 적응형 바이어스 회로와 레귤레이터의 전방 단이 양의 피드백 루프를 형성할 때, 전방 단이 기준 전압과 레귤레이터 출력 전압 사이에 양의 차이를 겪을 때마다, 즉 레귤레이터 출력 전압이 그의 목표보다 낮을 때마다, 증폭한다. 고전력 모드에서, 어느 방향으로든 부스트 전하 전송의 효과는 레귤레이터의 전방 단에서의 총 정적 바이어스 전류와 비교할 때 상대적으로 작으므로 제한된다. 정적 단자 전류는 일반적으로 적응형 바이어스 회로에 의해 증가된다. 스위칭 장치를 갖는 적응형 바이어스 회로와 디지털 또는 스위칭 회로 자체에 의해 제어되는 그의 결정론적 스위칭의 조합은 큰 부하 작동의 초기에 레귤레이터의 강한 반응을 제공하는데 이로운 한편, 그 증가된 부하 작동 동안 부스트 스위치의 추가 작동에 대한 레귤레이터 반응의 감도를 감소시킨다. 부하 작동 시작시 강력한 반응과 부스트 제어 신호에 대한 감소된 반응의 조합은 디지털 부스트 신호 생성과 관련된 디지털 설계 오버헤드를 줄이므로 대부분의 저전력 애플리케이션에서 특히 유익하다.
또 다른 양태에 따르면, 전술한 바와 같은 전압 레귤레이터를 포함하고, 적어도 부스트 신호 출력 단자가 레귤레이터의 레귤레이터 부스트 입력 단자에 접속된 제 1 디지털 또는 스위칭 회로를 더 포함하는 휴대용 전자 디바이스가 제공된다. 휴대용 전자 디바이스는 피트니스 트래커 (fitness tracker), 손목 시계, 스마트 폰 또는 일반적으로 배터리 또는 태양 전지에 의해 구동되는 다양한 다른 휴대용 전자 디바이스들로서 구성될 수도 있다. 저전력 레귤레이터 및 디지털 또는 스위칭 회로와의 상호 작용은 저전력 모드에 있을 때 전류 소비를 최소로 줄이고 요구시 충분한 전류를 순시적으로 제공하는데 특히 유익하다.
추가 실시형태에 따르면, 휴대용 전자 디바이스는 제 2 디지털 또는 스위칭 회로를 더 포함하고, 전압 레귤레이터는 제 1 디지털 또는 스위칭 회로의 부스트 노드에 접속된 제 1 레귤레이터 부스트 입력 단자를 포함하고, 제 2 디지털 또는 스위칭 회로의 부스트 노드에 접속된 제 2 레귤레이터 부스트 입력 단자를 더 포함한다. 원칙적으로, 레귤레이터는 다수의 디지털 또는 스위칭 회로에 접속될 수 있다. 사실상, 다수의 디지털 또는 스위칭 회로들의 병렬 조합은 하나의 동일한 전압 레귤레이터에 의해 접속 및 구동될 수 있으며, 단, 레귤레이터는 디지털 또는 스위칭 회로 각각의 하나에 대해 별도의 레귤레이터 부스트 입력 단자를 포함한다. 이러한 방식으로, 각 디지털 또는 스위칭 회로에 의해 제공되는 디지털 제어 신호가 전술한 요건들을 충족시키고 레귤레이터의 각 로딩 블록 (loading block) 에 대해 이용가능하다는 조건하에 다수의 부하 또는 디지털 또는 스위칭 회로들은 단일 레귤레이터에 의해 전력 공급될 수 있다. 이것은 개별 로딩 블록으로부터 나오는 부하 변화들에 대한 부분적인 레귤레이터 조정의 중첩을 허용한다.
이러한 방식으로, 적어도 하나의 디지털 또는 스위칭 회로와 조합된 전압 레귤레이터의 전술된 토폴로지는 단일단, 다단, 그리고 다경로 레귤레이터 설계에서 사용될 수 있고, 여기서, 지배적 시간 상수는 집중 커패시턴스 (lumped capacitance) 와 연관된다.
또한, 부스트 회로, 즉 부스트 커패시터와 조합된 스위칭 장치는 디지털 또는 스위칭 작동의 시작 및/또는 종료에서의 레귤레이터 출력 전압 과도 상태의 최소 언더슈트, 최소 오버슈트 또는 최소 안정 시간에 대해 최적화될 수 있다. 부스트 회로의 특정 설계는 스타브드 인버터가 사용되는 경우 스타브드 인버터에서 전류 제한, 스위치 디바이스 치수, 또는 부스트 캐패시턴스를 적절히 설계함으로써 얻어질 수도 있다.
일반적으로, 위에서 설명한 토폴로지는 최소 부하 커패시턴스에서 강한 과도 부하 레귤레이션 성능을 갖는 저전력 레귤레이터 시스템의 설계를 가능하게 하여, 커패시터와 같은 많은 외부 부품의 구현을 피하는 것을 가능하게 한다는 것이 인정되어야 한다. 이 토폴로지는 또한, 출력 부하 변화와 정렬된 순시 동작점 천이를 제공하고, 스위치 디바이스를 통한 커패시터 전하 재분배에만 의존하고, 따라서 이론상의 속력 제한이 없다.
이하에서, 레귤레이터의 실시형태들이 도면을 참조하여 설명되며, 여기서:
도 1은 디지털 또는 스위칭 회로와 조합된 전압 레귤레이터의 개략적인 블록도를 도시하며,
도 2는 스위칭 장치의 개략적인 블록도를 도시하며,
도 3은 일 실시형태에 따른 전체 레귤레이터의 개략적인 블록도를 도시하며,
도 4는 또 다른 스위칭 장치의 개략적인 블록도를 도시하며, 그리고
도 5는 2개의 분리된 디지털 또는 스위칭 회로에 접속된 전압 레귤레이터의 개략적인 블록도이다.
도 1에서, 전압 레귤레이터 (10) 의 간략하고 개략적인 블록도가 제공된다. 전압 레귤레이터 (10) 는 디지털 또는 스위칭 회로 (20) 의 전력 단자 (21) 에 접속된다. 디지털 또는 스위칭 회로 (20) 는 마이크로프로세서 또는 마이크로콘트롤러 또는 유사한 디지털 스위칭 또는 디지털 처리 디바이스를 포함할 수도 있다. 전압 레귤레이터 (10) 는 입력 단자 (Vin) 및 출력 단자 (OUT) 를 포함한다. 출력 단자 (OUT) 는 디지털 또는 스위칭 회로 (20) 의 전력 단자 (21) 에 접속된다.
전압 레귤레이터 (10) 는 전방 단 (24) 또는 전방 단부 및 후방 단 (26) 또는 후방 단부를 더 포함한다.
통상적으로, 전방 단 (24) 은 도 3에서 보다 상세히 설명될 차동 증폭기로서 구현될 수도 있는 증폭기 회로 (40) 를 포함한다. 레귤레이터 (10) 는 디지털 또는 스위칭 회로 (20) 의 부스트 신호 출력 단자 (22) 에 접속된 레귤레이터 부스트 입력 단자 (12) 를 더 포함한다. 또한, 레귤레이터 (10) 와 디지털 또는 스위칭 회로 (20) 는 접지 단자 (GND) 에 접속된다.
후방 단 (26) 은 패스 디바이스 (P3) 및 제 1 커패시터 (C1) 를 포함한다. 패스 디바이스 (P3) 는 일반적으로, 트랜지스터로서 구현되고 제 1 커패시터 (C1) 는 소위 밀러 커패시터로서 동작한다.
레귤레이터 부스트 입력 단자 (12) 를 통해 레귤레이터 (10) 는, 디지털 또는 스위칭 회로 (20) 에 의해 생성되고 부스트 신호 출력 단자 (22) 를 통해 제공되는 부스트 신호를 수신한다. 이러한 방식으로 그리고 디지털 또는 스위칭 회로 (20) 의 부하 작동이 시작하자마자, 레귤레이터 (10) 는 저전력 모드로부터 고전력 모드로 또는 그 반대로 레귤레이터 (10) 의 순시적 천이를 트리거하는 각각의 부스트 신호를 즉시 수신한다. 레귤레이터 성능은 더 이상 출력 단자 (OUT) 에서의 부하가 변화하는지를 감지하거나 또는 검출하는 기존 피드백 루프의 속력에 의존하지 않는다. 오히려, 그리고 디지털 또는 스위칭 회로 (20) 의 스위칭 또는 처리 작동과 동시에, 전압 레귤레이터 (10) 는 저전력 모드로부터 고전력 모드로 또는 그 반대로 결정론적으로 스위칭된다.
효율적이고 신속한 스위칭을 제공하기 위해, 레귤레이터 (10) 는 패스 디바이스 (P3) 의 게이트에 그리고 레귤레이터 부스트 입력 단자 (12) 에 접속된 부스트 회로 (30) 를 포함한다. 부스트 회로 (30) 는 적어도 부스트 커패시터 (C2) 및 스위칭 장치 (50) 를 포함한다. 스위칭 장치 (50) 는 레귤레이터 부스트 입력 단자 (12) 에 접속되고, 또한 부스트 커패시터 (C2) 에 접속된다. 스위칭 장치 (50) 는 디지털 또는 스위칭 회로 (20) 에 의해 생성되는 부스트 신호에 의해 제어 가능하다. 스위칭 장치 (50) 가 레귤레이터 부스트 입력 단자 (12) 에 접속되기 때문에, 디지털 또는 스위칭 회로 (20) 에 의해 생성된 제어 신호 또는 부스트 신호는 레귤레이터 부스트 입력 단자 (12) 에 그리고 스위칭 장치 (50) 에 부스트 신호 출력 단자 (22) 의 접속을 통해 전송된다.
부스트 회로 (30) 및 레귤레이터 패스 디바이스 (P3) 와 함께 스위칭 장치 (50) 는 도 2에 보다 상세히 도시되어 있다. 스위칭 장치 (50) 는 PMOS 형 스위칭 디바이스 (P5) 와 NMOS형 스위칭 디바이스 (N7) 를 포함한다. 도 2에 나타낸 바와 같이, NMOS 형 및 PMOS 형 스위칭 디바이스들은 각각 NMOS 트랜지스터 및 PMOS 트랜지스터들 (N7 및 P5) 로 구현된다.
스위칭 트랜지스터들 (P5 및 N7) 의 게이트는 양자 모두 레귤레이터 부스트 입력 단자 (12) 에 접속된다. 이러한 방식으로, PMOS 트랜지스터 (P5) 와 NMOS 트랜지스터 (N7) 는 디지털 또는 스위칭 회로 (20) 의 부스트 신호 출력 단자 (22) 로부터 상승 에지가 제공됨과 동시에 스위칭 가능하다. 트랜지스터 (P5) 의 드레인과 트랜지스터 (N7) 의 드레인은 제 1 노드 (n1) 에 접속된다. 제 1 노드 (n1) 는 또한, 부스트 커패시터 (C2) 에 접속된다. 부스트 커패시터 (C2) 의 반대측 단자는 제 2 노드 (n2) 에 접속된다. 제 2 노드 (n2) 는 현재 밀러 커패시터 (C1) 로 구현되는 제 1 커패시터 (C1) 의 일 단자에 접속되는 한편, 밀러 커패시터 (C1) 의 반대측 단자는 출력 단자 (OUT) 에 접속된다. 제 2 노드 (n2) 는 또한 패스 디바이스 (P3) 의 게이트 단자에 접속된다.
저전력 모드에 있을 때, PMOS 트랜지스터 (P5) 가 도통하는 한편, NMOS 트랜지스터 (N7) 는 비 도통한다. 이 구성에서 부스트 커패시터 (C2) 와 밀러 커패시터 (C1) 는 병렬로 접속된다. 상승 에지가 레귤레이터 부스트 입력 단자 (12) 에 제공되면, 2개의 CMOS 스위칭 디바이스들 (P5 및 N7) 은 동시 스위칭을 받는다. 다음으로, 스위칭 디바이스 (N7) 가 도통 또는 폐쇄되는 한편, 스위칭 디바이스 (P5) 는 비도통 또는 개방된다. 결과적으로, 부스트 커패시터 (C2) 는 이제 노드 (n2) 와 접지 단자 (GND) 사이에 접속되고, 밀러 커패시터 (C1) 와 부스트 커패시터 (C2) 는 이제 직렬로 접속되어, 커패시티브 디바이더를 형성한다. 다음으로, 부스트 커패시터 (C2) 에 이전에 축적된 전하는 밀러 커패시터 (C1) 에 재분배될 수 있다. 사실상, 패스 디바이스 (P3) 의 게이트에 순시 전압 천이가 제공될 수 있으므로, 변화하는 부하 조건에 응답하여 레귤레이터 액션의 초기 단계에서 출력 단자 (OUT) 로 흐르는 전류를 증가시킨다.
부스트 동작은 직접 또는 스위치를 통해 접속된 커패시터들 간의 전하 재분배에 기반하므로 이론상의 속도 제한이 없다. 또한, 부스트 액션의 강도는 출력 커패시터 (C1) 와 부스트 커패시터 (C2) 의 커패시턴스 비에 의해 제어 및 설계될 수 있다.
레귤레이터 (10) 는, 현재 PMOS 형 트랜지스터 (P3) 로서 구현된, 출력 패스 디바이스를 더 포함한다. P3 의 소스는 입력 단자 (Vin) 에 접속되고, P3의 드레인은 출력 단자 (OUT) 에 접속된다. 제 2 노드 (n2) 는 출력 패스 디바이스 (P3) 의 게이트에, 그리고 따라서 PMOS 트랜지스터 (P3) 에 접속된다. 레귤레이터 (10) 및 이에 따른 스위칭 장치 (50) 가 저전력 모드로부터 더 고전력 모드로 스위칭됨에 따라, 부스트 커패시터 (C2) 가 제 2 노드 (n2) 에 접속되고 따라서 출력 패스 디바이스 (P3) 의 게이트에 접속되기 때문에, 출력 패스 디바이스 (P3) 의 게이트에서 전압 전위가 즉시 조정될 수 있다. 따라서, 부스트 커패시터 (C2) 의 스위칭은 출력 패스 디바이스 (P3) 의 동작에 대한 즉각적인 조정을 제공한다.
도 3에서, 레귤레이터 (10) 에서의 부스트 회로 (30) 및 스위칭 장치 (50) 의 구현이 보다 상세히 도시된다. 거기에 나타낸 바와 같이, 레귤레이터 (10) 는 바이어스 단자 (BIAS) 및 기준 노드 (REF) 를 포함한다. 바이어스 단자는 2개의 NMOS 형 디바이스들, 즉 제 1 NMOS 트랜지스터 (N1) 및 제 2 NMOS 트랜지스터 (N2) 에 의해 형성된 전류 미러 (62) 에 접속된다. 전류 미러 (62) 는 레귤레이터 (10) 의 전방 단 또는 전방 단부의 일정 바이어스 회로를 형성한다. 트랜지스터 (N1) 의 드레인은 바이어스 단자 (BIAS) 에 접속되는 한편, 양자 모두의 트랜지스터 (N1, N2) 의 게이트들은 바이어스 단자 (BIAS) 에 접속된다.
제 2 트랜지스터 (N2) 의 드레인은 입력 차동 트랜지스터들 (N5, N6) 의 소스 단자들에 접속된다
또한, 2개의 추가 NMOS 형 스위칭 디바이스들 (N3 및 N4) 을 포함하는 또 다른 전류 미러에 의해 형성되는 적응형 바이어스 회로 (60) 가 제공된다. 또한 여기서, 트랜지스터들 (N3, N4) 의 게이트들은 서로 상호접속된다. 소스들 (N3 및 N4) 는 접지 단자 (GND) 에 접속되는 한편, N3 의 드레인은 또 다른 PMOS 디바이스 (P4) 의 드레인에 접속되고, 트랜지스터 (N4) 의 드레인은 입력 차동 트랜지스터 (N5, N6) 의 소스 단자에 접속된다.
PMOS 스위칭 디바이스 (P4) 는 P3의 스케일링된 카피이다. 트랜지스터들 (P3 및 P4) 의 게이트들은 서로 접속된다. P3 및 P4의 소스들은 양자 모두 레귤레이트되지 않은 입력 단자 (Vin) 에 접속된다.
또한, 전류 미러 구성으로 배열된 2개의 PMOS 트랜지스터 (P1, P2) 를 포함하고 2개의 NMOS 트랜지스터 (N5 및 N6) 를 더 포함하는 증폭기 코어 (40) 가 제공된다. N5의 소스는 N6의 소스에 접속된다. N5의 게이트는 기준 (REF) 에 접속되고, N6의 게이트는 레귤레이트된 출력 단자 (OUT) 에 접속된다. N5의 드레인은 P3 와 P4의 게이트에 접속되고 N6의 드레인은 P2의 드레인에 접속된다. P1 및 P2의 소스들은 모두 입력 단자 (Vin) 에 그리고 P3 의 소스에 접속된다.
적응형 바이어스 회로 (60) 는 부스트 커패시터 (C2) 에 의해 제공되는 부스트 전하의 효과를 향상시킨다. 부스트 전하 주입이 저전력 모드에서 올 때, 출력 단자 (OUT) 에서의 전압이 기준 (REF) 에서의 전압보다 작은 경우 적응형 바이어스 회로 (60) 는 바이어스 디바이스들 (P4, N3, N4) 및 증폭기 코어 (40) 에 의해 형성된 루프에 존재하는 양의 피드백 (positive feedback) 덕분에 이 효과를 증폭시킨다. 대조적으로, 고 전력에서, 어느 방향으로든, 부스트 전하 전송의 효과는 레귤레이터 (10) 의 전방 단에서의 정적 단자 전류와 비교할 때 상대적으로 작으므로 제한된다. 레귤레이터 부스트 입력 단자 (12) 에서 부정확한 부스트 신호가 있어야 하는 상황에서, 적응형 바이어스 (60) 는 참여하지 않을 것이다. 적응형 바이어스 (60) 는 출력 단자 (OUT) 에서의 전압이 기준 (REF) 에서의 전압보다 작은 경우에만 부스트 커패시터 (C2) 의 효과에 기여하고 향상시킬 것이다. 또한, 적응형 바이어스 회로는 출력 단자 그리고 이에 따라 레귤레이터가 저전력 모드에서 구동될 때만 실질적인 효과를 제공한다.
일반적인 구현에서, 밀러 커패시터 (C1) 의 커패시턴스는 부스트 커패시터 (C2)의 커패시턴스보다 크다. 레귤레이터 (10) 가 저전력 모드로부터 고전력 모드로 스위칭될 때 그리고 부스트 커패시터 (C2) 및 거기에 저장된 전하가 밀러 커패시터 (C1) 에 추가의 전하를 공급할 때, 출력 패스 디바이스 (P3) 의 게이트에서의 전압은 순시적으로 조정되고, 이 디바이스를 통한 전류는 출력 단자 (OUT) 에서의 변화하는 부하에 보다 강력하고 신속하게 반응하기 위하여 순시적으로 증가한다.
도 4에 따른 추가 실시형태에서, 도 3 및 도 4와 관련하여 설명된 부스트 회로 (30) 는 부스트 회로 (130) 로 대체되었다. 도 2의 부스트 회로 (30) 와 비교하여, 부스트 회로 (130) 는 2 개의 추가적인 PMOS 디바이스들 (P6 및 P7) 을 포함한다. PMOS 트랜지스터 (P6) 는 PMOS 트랜지스터 (P5) 와 일렬을 이룬다. P6의 소스는 출력 단자 (OUT) 에 접속된다. P6의 드레인은 P5의 소스에 접속되고 P5의 드레인은 부스트 커패시터 (C2) 의 한 단자에 접속된다. 부스트 커패시터 (C2) 의 다른 단자는 여전히 출력 패스 디바이스 (P3) 의 게이트에 접속된다.
P5의 게이트는 N7의 게이트에 접속된다. 또한, P5 및 N7의 게이트는 이진 비교기 (binary comparator) 로서 여기에서 작동하는 XOR 게이트 또는 배타적 OR 게이트 (72) 의 출력에 접속된다. 게이트 또는 비교기 (72) 는 레귤레이터 부스트 입력 단자 (12) 에 접속된 에지 검출기 (70) 의 부분이다. 에지 검출기 (70) 는 레귤레이터 부스트 입력 단자 (12) 와 비교기 (72) 의 하나의 입력 사이에 배열된 지연 회로 (74) 를 더 포함한다. 비교기 (72) 의 다른 하나의 입력은 레귤레이터 부스트 입력 단자 (12) 에 직접 접속된다.
도 2에 도시되고 트랜지스터 (P5 및 N7) 에 의해 형성된 단순한 부스트 인버터와 비교하여, 트랜지스터 (P5, P6 및 N7) 에 의해 형성된 스타브드 인버터 (80) 와 조합된 에지 검출기 (70) 의 배열은 비대칭 출력 구동을 제공한다. 레귤레이터 부스트 입력 단자 (12) 상의 임의의 작동은 스타브드 인버터 (80) 에서의 NMOS 측을 통한 강한 부스트 반응을 트리거할 수도 있는 한편, 아무런 작동이 없는 기간은 정의된 속력 또는 속도에서의 부스트 커패시터 (C2) 의 느린 회복 또는 재충전에 이른다. 도 4에 도시된 바와 같은 구현은 적응형이고 매우 불규칙한 부하 작동을 처리할 수 있으며, 부하 전류 소비를 나타내는 레귤레이터 부스트 입력 단자 (12) 에서 제공될 디지털 제어 신호를 발견하거나 생성하는 것이 얻기 곤란한 그러한 경우들에서 사용될 수 있다.
더욱이, 도 4에 따른 구현은 또한 다른 추가의 PMOS 트랜지스터 (P7) 가 트랜지스터 (P6) 와 전류 미러를 형성한다는 점에서 도 3과 상이하다. 여기에서 P7과 P6의 게이트들이 접속된다. P7 의 소스는 P6 의 소스에 접속된다. 출력 커패시터 (C1) 의 일 단자뿐만 아니라 양쪽 모두의 소스들이 레귤레이터 (10) 의 출력 단자 (OUT) 에 접속된다.
도 5에서, 적어도 2개의 디지털 또는 스위칭 회로들 (20, 120) 을 갖는 전압 레귤레이터의 추가 구현이 개략적으로 도시된다. 여기서, 전압 레귤레이터 (10) 는 하나뿐만 아니라 적어도 2개 또는 심지어 여러 개의 레귤레이터 부스트 입력 단자 (12, 112) 를 포함한다. 각각의 레귤레이터 부스트 입력 단자 (12,112) 는 제 1 디지털 또는 스위칭 회로 (20) 의 그리고 제 2 디지털 또는 스위칭 회로 (120) 의 적어도 하나의 부스트 신호 출력 단자 (22,122) 에 각각 접속된다. 이러한 방식으로, 단일 전압 레귤레이터 (10) 가 구성될 수도 있으며, 하나의 디지털 또는 스위칭 회로 (20) 뿐만 아니라 다수의 디지털 또는 스위칭 회로 (20, 120) 를 동시에 구동하도록 적응될 수도 있다.

Claims (13)

  1. 디지털 또는 스위칭 회로 (20) 를 구동하기 위한 전압 레귤레이터로서,
    - 입력 단자 (Vin) 및 출력 단자 (OUT) 로서, 상기 출력 단자 (OUT) 는 적어도 부스트 신호 출력 단자 (22) 를 갖는 디지털 또는 스위칭 회로 (20) 의 전력 단자 (21) 에 접속 가능한, 상기 출력 단자 (OUT),
    - 게이트 단자를 가지며 상기 입력 단자 (Vin) 와 상기 출력 단자 (OUT) 사이에 접속되는 패스 디바이스 (P3),
    - 상기 전압 레귤레이터의 상기 출력 단자 (OUT) 와 상기 패스 디바이스 (P3) 의 상기 게이트 사이에 접속된 제 1 커패시터 (C1), 및
    - 부스트 커패시터 (C2), 스위칭 장치 (50), 및 상기 디지털 또는 스위칭 회로 (20) 의 상기 부스트 신호 출력 단자 (22) 에 접속 가능한 레귤레이터 부스트 입력 단자 (12) 를 포함하는 부스트 회로 (30) 를 포함하고,
    상기 스위칭 장치 (50) 는, 상기 디지털 또는 스위칭 회로 (20) 로부터 상기 레귤레이터 부스트 입력 단자 (12) 에서 수신된 부스트 신호에 기초하여, 저전력 구성에 따라 상기 제 1 커패시터 (C1) 에 병렬로, 또는 부스트 구성에 따라 상기 패스 디바이스 (P3) 의 게이트와 접지 (GND) 사이에 상기 부스트 커패시터 (C2) 를 접속시키도록 스위칭 가능하게 배열되는, 전압 레귤레이터.
  2. 제 1 항에 있어서,
    상기 제 1 커패시터 (C1) 는 상기 출력 단자 (OUT) 와 상기 패스 디바이스 (P3) 의 게이트 사이에 접속된 밀러 커패시터 (C1) 를 포함하는, 전압 레귤레이터.
  3. 제 1 항에 있어서,
    상기 제 1 커패시터 (C1) 의 커패시턴스는 상기 부스트 커패시터 (C2) 의 커패시턴스보다 크거나 동일한, 전압 레귤레이터.
  4. 제 1 항에 있어서,
    상기 스위칭 장치 (50) 는 PMOS 형 스위칭 디바이스 (P5) 와 NMOS형 스위칭 디바이스 (N7) 를 포함하는, 전압 레귤레이터.
  5. 제 4 항에 있어서,
    상기 부스트 커패시터 (C2) 는 상기 PMOS 형 스위칭 디바이스 (P5) 의 드레인에 그리고 상기 NMOS 형 스위칭 디바이스 (N7) 의 드레인에 접속된 제 1 노드 (n1) 에 접속되는, 전압 레귤레이터.
  6. 제 5 항에 있어서,
    상기 PMOS 형 스위칭 디바이스 (P5) 의 게이트 및 상기 NMOS 형 스위칭 디바이스 (N7) 의 게이트는 상기 레귤레이터 부스트 입력 단자 (12) 에 접속되는, 전압 레귤레이터.
  7. 제 5 항에 있어서,
    상기 부스트 커패시터 (C2) 는, 소스가 상기 입력 단자 (Vin) 에 접속되고 드레인이 상기 출력 단자 (OUT) 에 접속된 PMOS 형 스위칭 디바이스 (P3) 인, 상기 패스 디바이스 (P3) 의 게이트에 접속된 제 2 노드 (n2) 에 접속되는, 전압 레귤레이터.
  8. 제 1 항에 있어서,
    상기 스위칭 장치는 에지 검출기 (70) 및 스타브드 인버터 (80) 를 포함하는, 전압 레귤레이터.
  9. 제 8 항에 있어서,
    상기 에지 검출기 (70) 의 입력은 상기 레귤레이터 부스트 입력 단자 (12) 에 접속되는, 전압 레귤레이터.
  10. 제 1 항에 있어서,
    상기 전압 레귤레이터의 증폭기 회로 (40) 를 더 포함하고, 또한,
    상기 패스 디바이스 (P3) 에 그리고 상기 증폭기 회로 (40) 에 접속된 적응형 바이어스 회로 (60) 를 더 포함하는, 전압 레귤레이터.
  11. 제 10 항에 있어서,
    상기 적응형 바이어스 회로 (60) 는, 상기 패스 디바이스 (P3) 를 통해 흐르는 전류의 일부분과 동일한 미러 전류를 생성하도록 구성되고 상기 미러 전류를 상기 증폭기 회로 (40) 의 정적 바이어스 전류에 추가하도록 구성된 전류 미러 토폴로지를 포함하는, 전압 레귤레이터.
  12. 제 1 항에 기재된 전압 레귤레이터 (10) 를 포함하고, 적어도 부스트 출력 단자 (22) 가 상기 전압 레귤레이터 (10) 의 상기 레귤레이터 부스트 입력 단자 (12) 에 접속된 적어도 제 1 디지털 또는 스위칭 회로 (20) 를 포함하는, 휴대용 전자 디바이스.
  13. 제 12 항에 있어서,
    제 2 디지털 또는 스위칭 회로 (120) 를 더 포함하고, 상기 전압 레귤레이터 (10) 는 상기 제 1 디지털 또는 스위칭 회로 (20) 의 상기 부스트 출력 단자 (22) 에 접속된 제 1 레귤레이터 부스트 입력 단자 (12) 를 포함하고 상기 제 2 디지털 또는 스위칭 회로 (120) 의 부스트 출력 단자 (122) 에 접속된 제 2 레귤레이터 부스트 입력 단자 (112) 를 포함하는, 휴대용 전자 디바이스.
KR1020180025259A 2017-03-10 2018-03-02 저전력 전압 레귤레이터 KR102047181B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17160377.2A EP3373101A1 (en) 2017-03-10 2017-03-10 Low power voltage regulator
EP17160377.2 2017-03-10

Publications (2)

Publication Number Publication Date
KR20180103705A KR20180103705A (ko) 2018-09-19
KR102047181B1 true KR102047181B1 (ko) 2019-11-20

Family

ID=58266511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180025259A KR102047181B1 (ko) 2017-03-10 2018-03-02 저전력 전압 레귤레이터

Country Status (3)

Country Link
US (1) US10126770B2 (ko)
EP (2) EP3373101A1 (ko)
KR (1) KR102047181B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111065187B (zh) * 2018-10-17 2022-04-26 戴洛格半导体（英国）有限公司 电流调节器
CN112306133B (zh) * 2020-10-13 2022-05-10 上海兆芯集成电路有限公司 稳压器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289846B1 (ko) 1998-09-29 2001-05-15 윤종용 저 전력 소비의 전압 제어기
JP2010140254A (ja) 2008-12-11 2010-06-24 Renesas Electronics Corp ボルテージレギュレータ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175266B1 (en) * 1998-12-08 2001-01-16 Vantis Corporation Operational amplifier with CMOS transistors made using 2.5 volt process transistors
KR100684911B1 (ko) * 2006-02-09 2007-02-22 삼성전자주식회사 반도체 메모리 장치의 전압 레귤레이터 회로
US9887014B2 (en) * 2009-12-18 2018-02-06 Aeroflex Colorado Springs Inc. Radiation tolerant circuit for minimizing the dependence of a precision voltage reference from ground bounce and signal glitch
US8248150B2 (en) * 2009-12-29 2012-08-21 Texas Instruments Incorporated Passive bootstrapped charge pump for NMOS power device based regulators
JP6163310B2 (ja) * 2013-02-05 2017-07-12 エスアイアイ・セミコンダクタ株式会社 定電圧回路及びアナログ電子時計
US9671803B2 (en) * 2013-10-25 2017-06-06 Fairchild Semiconductor Corporation Low drop out supply asymmetric dynamic biasing
CN104615181B (zh) * 2013-11-05 2016-06-22 智原科技股份有限公司 电压调节器装置与相关方法
US9312824B2 (en) * 2014-01-14 2016-04-12 Intel Deutschland Gmbh Low noise low-dropout regulator
US9778303B2 (en) * 2015-10-13 2017-10-03 Analog Devices Global Method and system for continuous off chip capacitor detection for linear regulators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289846B1 (ko) 1998-09-29 2001-05-15 윤종용 저 전력 소비의 전압 제어기
JP2010140254A (ja) 2008-12-11 2010-06-24 Renesas Electronics Corp ボルテージレギュレータ

Also Published As

Publication number Publication date
US20180259988A1 (en) 2018-09-13
US10126770B2 (en) 2018-11-13
KR20180103705A (ko) 2018-09-19
EP3373101A1 (en) 2018-09-12
EP3373102B1 (en) 2021-03-03
EP3373102A1 (en) 2018-09-12

Similar Documents

Publication Publication Date Title
US6812782B2 (en) Switch mode converter that allows 100% duty cycle on gate driver
JP2013118007A (ja) 集積アプリケーション用のｌｄｏレギュレータ
JP2003235244A (ja) Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路
US10505441B2 (en) Voltage regulation system, regulator chip and voltage regulation control method
CN107342685B (zh) Dcdc转换器
JP2003009515A (ja) 電源システム
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
US7902914B2 (en) Semiconductor integrated circuit
RU2660959C2 (ru) Способ и устройство для минимизирования коммутационных помех и их воздействия
KR102047181B1 (ko) 저전력 전압 레귤레이터
US7554304B2 (en) Low dropout voltage regulator for slot-based operation
CN109814650A (zh) 一种低压差线性稳压器用箝位晶体管结构
US8933726B2 (en) Dynamic voltage scaling system having time borrowing and local boosting capability
US20140354258A1 (en) Supply voltage circuit
EP2479633B1 (en) Voltage regulator with pre-charge circuit
US20160261261A1 (en) Methods and Apparatus for a Burst Mode Charge Pump Load Switch
KR20060125565A (ko) 정전압 전원 회로 및 정전압 전원 회로의 제어 방법
JP2002051537A (ja) Ｄｃ／ｄｃコンバータ回路
CN209948734U (zh) 自动负载检测电路
WO2020204820A1 (en) A digital comparator for a low dropout (ldo) regulator
CN109818411B (zh) 一种适用于电源突变的电源开关电路、芯片及供电系统
CN113949127B (zh) 一种用于系统供电的供电管理电路及控制方法
US6930540B2 (en) Integrated circuit with voltage divider and buffered capacitor
JP5104383B2 (ja) 電子回路装置
US8907651B2 (en) Power supply circuit for reduced wake-up time

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant