JP2008067186A

JP2008067186A - 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法

Info

Publication number: JP2008067186A
Application number: JP2006244424A
Authority: JP
Inventors: Yoshiki Takagi; 義器高木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-09-08
Filing date: 2006-09-08
Publication date: 2008-03-21
Anticipated expiration: 2026-09-08
Also published as: US7598807B2; KR20080023133A; CN101141117A; US20080061881A1; JP4653046B2; CN101141117B

Abstract

【課題】制御信号によって動作停止状態から直ちに作動状態にすることができる差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法を得る。
【解決手段】切換信号ＳＬＰによって作動した際は、差動増幅段にバイアス電流を供給する定電流源をなすＮＭＯＳトランジスタＭ７、及び次段の増幅段にバイアス電流を供給する定電流源をなすＮＭＯＳトランジスタＭ１１の各ゲートに所定の第１バイアス電圧Ｖｂ１をそれぞれ入力し、切換信号ＳＬＰによって動作を停止すると、ＮＭＯＳトランジスタＭ７及びＭ１１の各ゲートに第１バイアス電圧Ｖｂ１よりも大きい所定の第２バイアス電圧Ｖｂ２をそれぞれ入力するようにした。
【選択図】図１

Description

本発明は、差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法に関し、特に低消費電流でしかも動作停止状態から作動状態に高速に移行可能なボルテージレギュレータに使用する差動増幅回路に関する。

従来、ボルテージレギュレータは、リップル除去率（ＰＳＲＲ）や負荷過渡応答性を向上させるために、消費電流の大きい回路構成を有するものと、高速応答性を必要としないことから消費電流を抑制した回路構成を有するものとがあった。携帯電話等のように、通常の消費電流で動作する動作状態と、スリープモード等のように低消費電流となる待機状態とを有する機種では、高速応答性を有するボルテージレギュレータを使用すると、高速応答性を必要としない待機状態ではボルテージレギュレータによる消費電流の無駄が大きかった。

図４は、従来のボルテージレギュレータの回路例を示した図である（例えば、特許文献１参照。）。
図４では、出力端子１０１から出力される電流が大きく出力電圧Ｖｏｕｔの変動に対して高速応答性を必要とする重負荷動作モードで作動する第１誤差増幅回路１１０と、待機状態のように出力端子１０１から出力される電流が小さく出力電圧Ｖｏｕｔの変動に対して高速応答性を必要としない軽負荷動作モードで作動する第２誤差増幅回路１２０を備えている。第１誤差増幅回路１１０と第２誤差増幅回路１２０の選択は外部の制御装置からの制御信号によって行われる。切換スイッチＳＷ１〜ＳＷ３は、該制御信号によって切換制御される。切換スイッチＳＷ１〜ＳＷ３は、重負荷動作モード時はａ側に接続され、軽負荷動作モード時はｂ側に接続される。

重負荷動作モード時は、バイアス電圧ＶＡが、切換スイッチＳＷ１を介して、第１誤差増幅回路１１０のＮＭＯＳトランジスタＭ１０６とＮＭＯＳトランジスタＭ１０７のゲートにそれぞれ入力され、第１誤差増幅回路１１０にバイアス電流が供給され第１誤差増幅回路１１０は作動する。しかし、第２誤差増幅回路１２０のバイアス電流生成用トランジスタであるＮＭＯＳトランジスタＭ１１５のゲートは切換スイッチＳＷ２によって接地され、ＮＭＯＳトランジスタＭ１１５のゲート−ソース間がショートされることから、バイアス電流は生成されず第２誤作増幅回路１２０は動作を停止する。

次に、軽負荷動作モード時は、バイアス電圧ＶＡは、切換スイッチＳＷ２を介して、第２誤差増幅回路１２０のＮＭＯＳトランジスタＭ１１５のゲートに入力されており、第２誤差増幅回路１２０にバイアス電流が供給されるため第２誤差増幅回路１２０は作動する。しかし、第１誤差増幅回路１１０のバイアス電流生成用トランジスタであるＮＭＯＳトランジスタＭ１０６とＮＭＯＳトランジスタＭ１０７の各ゲートは、切換スイッチＳＷ１によってそれぞれ接地されてゲート−ソース間がショートされるため、バイアス電流は生成されず第１誤作増幅回路１１０は動作を停止する。更に、切換スイッチＳＷ３によってＰＭＯＳトランジスタＭ１０３のゲート−ソース間もショートされることから、第１誤作増幅回路１１０の動作をより確実に停止させている。
このようにして、待機状態のように消費電流が少なく高速応答性を必要としない軽負荷動作モード時には消費電流を低減させるようにしていた。
特開２００２−３１２０４３号公報

しかし、軽負荷動作モードから重負荷動作モードに移行する場合、切換スイッチＳＷ１がｂからａに切り換わり、ＮＭＯＳトランジスタＭ１０６とＭ１０７の各ゲートにバイアス電圧ＶＡがそれぞれ入力され、第１誤差増幅回路１１０にバイアス電流が供給され始めるが、ＮＭＯＳトランジスタＭ１０６とＭ１０７の各ゲートは、直前まで切換スイッチＳＷ１によってショートされているため、ゲート電圧は０Ｖである。

ＭＯＳトランジスタのゲート−ソース間にはゲート容量が存在するため、切換スイッチＳＷ１がｂからａに切り換わり、ＮＭＯＳトランジスタＭ１０６とＭ１０７の各ゲートにバイアス電圧ＶＡがそれぞれ入力されても、該各ゲート電圧は直ちにバイアス電圧ＶＡにはならず、前記ゲート容量を充電するまでに時間がかかる。このため、軽負荷動作モードから重負荷動作モードに切り換わった直後には、第１誤差増幅回路１１０のバイアス電流が不足して、出力電圧Ｖｏｕｔが一瞬低下するという問題が発生する。このような問題は、重負荷動作モードから軽負荷動作モードに移行する際にも同様に発生する。

本発明は、このような問題を解決するためになされたものであり、制御信号によって動作停止状態から直ちに作動状態にすることができる差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法を得ることを目的とする。

この発明に係る差動増幅回路は、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路において、
複数のトランジスタからなる差動対と、
該差動対への第１バイアス電流を生成する第１バイアス電流生成回路部と、
前記切換信号に応じて、該第１バイアス電流生成回路部で生成された第１バイアス電流の前記差動対への供給制御を行う第１バイアス電流制御回路部と、
を備え、
前記第１バイアス電流生成回路部は、前記切換信号に応じて前記第１バイアス電流の電流値を変えるものである。

具体的には、前記第１バイアス電流生成回路部は、第１バイアス電流制御回路部に対して前記差動対へ第１バイアス電流を供給させるように前記切換信号が入力されると、第１所定値の第１バイアス電流を生成し、第１バイアス電流制御回路部に対して前記差動対への第１バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第１所定値よりも大きい第２所定値の第１バイアス電流を生成するようにした。

また、前記第１バイアス電流生成回路部は、
制御電極に入力されたバイアス電圧に応じた第１バイアス電流を生成する第１バイアス電流生成用トランジスタと、
該第１バイアス電流生成用トランジスタに前記第１所定値の第１バイアス電流を生成させるための所定の第１バイアス電圧を生成する第１バイアス電圧生成回路と、
前記第１バイアス電流生成用トランジスタに前記第２所定値の第１バイアス電流を生成させるための所定の第２バイアス電圧を生成する第２バイアス電圧生成回路と、
前記切換信号に応じて、前記第１バイアス電圧又は前記第２バイアス電圧のいずれか一方を、前記第１バイアス電流生成用トランジスタの制御電極に入力する切換回路と、
を備えるようにした。

この場合、前記切換回路は、第１バイアス電流制御回路部に対して前記差動対へ第１バイアス電流を供給させるように前記切換信号が入力されると、前記第１バイアス電圧を第１バイアス電流生成用トランジスタの制御電極に入力し、第１バイアス電流制御回路部に対して前記差動対へのバイアス電流の供給を停止させるように前記切換信号が入力されると、前記第２バイアス電圧を第１バイアス電流生成用トランジスタの制御電極に入力するようにした。

また、前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、
該差動増幅回路部の出力信号を増幅して出力する増幅回路部と、
を備え、
前記増幅回路部は、
該差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタと、
該増幅用トランジスタへ供給するための所定の第２バイアス電流を生成する第２バイアス電流生成回路部と、
前記切換信号に応じて、該第２バイアス電流生成回路部で生成された第２バイアス電流の前記増幅用トランジスタへの供給制御を行う第２バイアス電流制御回路部と、
を備え、
前記第２バイアス電流生成回路部は、前記切換信号に応じて前記第２バイアス電流の電流値を変えるようにした。

また、前記第２バイアス電流生成回路部は、第２バイアス電流制御回路部に対して前記増幅用トランジスタへ第２バイアス電流を供給させるように前記切換信号が入力されると、第３所定値の第２バイアス電流を生成し、第２バイアス電流制御回路部に対して前記増幅用トランジスタへの第２バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第３所定値よりも大きい第４所定値の第２バイアス電流を生成するようにした。

この場合、前記第２バイアス電流生成回路部は、制御電極が前記第１バイアス電流生成用トランジスタの制御電極に接続され、制御電極に入力された電圧に応じた第２バイアス電流を生成する第２バイアス電流生成用トランジスタを備えるようにした。

また、この発明に係るボルテージレギュレータは、入力された制御信号に応じた電流を入力端子から出力端子に出力する少なくとも１つの出力トランジスタと、
前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する、外部からの切換信号に応じて作動又は動作を停止する複数の差動増幅回路を有し、前記比例電圧が前記基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換し出力電圧として前記出力端子から出力するボルテージレギュレータにおいて、
前記各差動増幅回路の少なくとも１つは、
複数のトランジスタからなる差動対と、
該差動対への第１バイアス電流を生成する第１バイアス電流生成回路部と、
前記切換信号に応じて、該第１バイアス電流生成回路部で生成された第１バイアス電流の前記差動対への供給制御を行う第１バイアス電流制御回路部と、
を備え、
前記第１バイアス電流生成回路部は、前記切換信号に応じて前記第１バイアス電流の電流値を変えるものである。

また、前記差動増幅回路は、
前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、
該差動増幅回路部の出力信号を増幅して出力する増幅回路部と、
を備え、
前記増幅回路部は、
前記差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタと、
該増幅用トランジスタへ供給するための所定の第２バイアス電流を生成する第２バイアス電流生成回路部と、
前記切換信号に応じて、該第２バイアス電流生成回路部で生成された第２バイアス電流の前記増幅用トランジスタへの供給制御を行う第２バイアス電流制御回路部と、
を備え、
前記第２バイアス電流生成回路部は、前記切換信号に応じて前記第２バイアス電流の電流値を変えるようにした。

また、この発明に係る差動増幅回路の動作制御方法において、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路の動作制御方法において、
作動させるための前記切換信号が入力されると、定電流源から第１所定値のバイアス電流を差動対に供給し、
動作を停止させるための前記切換信号が入力されると、前記定電流源から差動対へのバイアス電流の供給を遮断すると共に、該定電流源に対して前記第１所定値よりも大きい第２所定値のバイアス電流を生成させるようにした。

また、この発明に係る差動増幅回路の動作制御方法において、前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、該差動増幅回路部の出力信号を増幅して出力する増幅回路部とを備え、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路の動作制御方法において、
作動させるための前記切換信号が入力されると、第１定電流源から第１所定値の第１バイアス電流を差動対に供給すると共に、第２定電流源から第３所定値の第２バイアス電流を、前記差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタに供給し、
動作を停止させるための前記切換信号が入力されると、前記第１定電流源から差動対への第１バイアス電流の供給を遮断すると共に、前記第２定電流源から増幅用トランジスタへの第２バイアス電流の供給を遮断し、
前記第１定電流源に対して前記第１所定値よりも大きい第２所定値の第１バイアス電流を生成させると共に、前記第２定電流源に対して前記第３所定値よりも大きい第４所定値の第２バイアス電流を生成させるようにした。

本発明の差動増幅回路及び差動増幅回路を使用したボルテージレギュレータによれば、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路において、複数のトランジスタからなる差動対と、該差動対への第１バイアス電流を生成する第１バイアス電流生成回路部と、前記切換信号に応じて、該第１バイアス電流生成回路部で生成された第１バイアス電流の前記差動対への供給制御を行う第１バイアス電流制御回路部とを備え、前記第１バイアス電流生成回路部は、前記切換信号に応じて前記第１バイアス電流の電流値を変えるようにした。このため、動作を停止させるように前記切換信号が入力されると、差動増幅回路は、第１バイアス電流生成回路部で生成されるバイアス電流を増加させるようにして、制御信号によって動作停止状態から作動状態への移行を高速に行うことができ、出力端子から出力される電流が大きく出力電圧の変動に対して高速応答性を必要とする重負荷動作モードと、待機状態のように出力端子から出力される電流が小さく出力電圧の変動に対して高速応答性を必要としない軽負荷動作モードとで異なる差動増幅回路を使用したボルテージレギュレータにおいて、動作モードの切り換え時における出力電圧の変動を大幅に改善させることができる。

また、本発明の差動増幅回路の動作制御方法によれば、動作を停止させるための前記切換信号が入力されると、定電流源から差動対へのバイアス電流の供給を遮断すると共に、該定電流源に対して生成するバイアス電流を増加させるようにした。また、差動増幅回路部の出力信号を増幅して出力する増幅回路部を備える場合は、動作を停止させるための前記切換信号が入力されると、各定電流源から差動対及び増幅用トランジスタへのバイアス電流の供給をそれぞれ遮断すると共に、該各定電流源に対して生成するバイアス電流を増加させるようにした。このため、制御信号によって動作停止状態から作動状態への移行を高速に行うことができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における差動増幅回路の回路例を示した図である。
図１において、差動増幅回路１は、ＰＭＯＳトランジスタＭ１〜Ｍ３、ＮＭＯＳトランジスタＭ４〜Ｍ１１、インバータ２、所定の第１バイアス電圧Ｖｂ１を生成して出力する第１バイアス電圧生成回路３及び第１バイアス電圧Ｖｂ１よりも大きい所定の第２バイアス電圧Ｖｂ２を生成して出力する第２バイアス電圧生成回路４を備えている。

なお、ＮＭＯＳトランジスタＭ７〜Ｍ９、インバータ２、第１バイアス電圧生成回路３及び第２バイアス電圧生成回路４は第１バイアス電流生成回路部を、ＮＭＯＳトランジスタＭ６は第１バイアス電流制御回路部をそれぞれなす。また、ＮＭＯＳトランジスタＭ７は第１バイアス電流生成用トランジスタをなすと共に第１定電流源をなし、インバータ２及びＮＭＯＳトランジスタＭ８，Ｍ９は切換回路をなす。また、ＮＭＯＳトランジスタＭ８，Ｍ９，Ｍ１１、インバータ２、第１バイアス電圧生成回路３及び第２バイアス電圧生成回路４は第２バイアス電流生成回路部を、ＮＭＯＳトランジスタＭ１０は第２バイアス電流制御回路部をそれぞれなす。また、ＮＭＯＳトランジスタＭ３は増幅用トランジスタをなし、ＮＭＯＳトランジスタＭ１１は第２バイアス電流生成用トランジスタをなすと共に第２定電流源をなす。

差動対をなすＮＭＯＳトランジスタＭ４及びＭ５の各ソースは接続され、該接続部と接地電圧との間には、ＮＭＯＳトランジスタＭ６及びＭ７が直列に接続されている。ＮＭＯＳトランジスタＭ４のゲートが反転入力端−をなし、ＮＭＯＳトランジスタＭ５のゲートが非反転入力端＋をなしている。ＮＭＯＳトランジスタＭ７のゲートと第１バイアス電圧Ｖｂ１との間には、ＮＭＯＳトランジスタＭ８が接続され、ＮＭＯＳトランジスタＭ７のゲートと第２バイアス電圧Ｖｂ２との間には、ＮＭＯＳトランジスタＭ９が接続されている。ＮＭＯＳトランジスタＭ６及びＭ１０の各ゲートには、外部からの切換信号ＳＬＰが入力されており、ＮＭＯＳトランジスタＭ９のゲートには、切換信号ＳＬＰの信号レベルをインバータ２で反転させた信号が入力されている。

ＮＭＯＳトランジスタＭ７のゲートには、第１バイアス電圧Ｖｂ１又は第２バイアス電圧Ｖｂ２のいずれかが入力され、ＮＭＯＳトランジスタＭ７は、ＮＭＯＳトランジスタＭ４及びＭ５に定電流を供給する定電流源をなしている。
ＰＭＯＳトランジスタＭ１及びＭ２は、カレントミラー回路を形成し差動対をなすＮＭＯＳトランジスタＭ４及びＭ５の負荷をなしており、電源電圧ＶＤＤとＮＭＯＳトランジスタＭ４のドレインとの間にはＰＭＯＳトランジスタＭ１が、電源電圧ＶＤＤとＮＭＯＳトランジスタＭ５のドレインとの間にはＰＭＯＳトランジスタＭ２がそれぞれ接続されている。ＰＭＯＳトランジスタＭ１及びＭ２の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１のドレインに接続されている。また、電源電圧ＶＤＤと接地電圧との間には、ＰＭＯＳトランジスタＭ３、ＮＭＯＳトランジスタＭ１０及びＭ１１が直列に接続され、ＰＭＯＳトランジスタＭ３とＮＭＯＳトランジスタＭ１０の接続部が、差動増幅回路１の出力端をなしている。

ＰＭＯＳトランジスタＭ３のゲートは、ＰＭＯＳトランジスタＭ２とＮＭＯＳトランジスタＭ５の接続部に接続され、該接続部は差動増幅段の出力端をなしている。ＮＭＯＳトランジスタＭ１０のゲートには切換信号ＳＬＰが入力されており、ＮＭＯＳトランジスタＭ１１のゲートはＮＭＯＳトランジスタＭ７のゲートに接続されている。このことから、ＮＭＯＳトランジスタＭ１１はＰＭＯＳトランジスタＭ３の定電流負荷をなす。ＮＭＯＳトランジスタＭ６，Ｍ８，Ｍ９，Ｍ１０は、切換信号ＳＬＰに応じてスイッチングを行うスイッチングトランジスタをなしている。

このような構成において、第２バイアス電圧Ｖｂ２は、第１バイアス電圧Ｖｂ１よりも電圧が大きくなるように設定されている。通常動作時は、切換信号ＳＬＰがハイレベルであり、ＮＭＯＳトランジスタＭ６，Ｍ８，Ｍ１０がそれぞれオンして導通状態になると共に、ＮＭＯＳトランジスタＭ９がオフして遮断状態になる。ＮＭＯＳトランジスタＭ８がオンすると、ＮＭＯＳトランジスタＭ７及びＭ１１の各ゲートに第１バイアス電圧Ｖｂ１がそれぞれ入力され、ＮＭＯＳトランジスタＭ７及びＭ１１は、第１バイアス電圧Ｖｂ１に応じた一定のドレイン電流をそれぞれ生成する。ＮＭＯＳトランジスタＭ７のドレイン電流は、ＮＭＯＳトランジスタＭ６を介して差動対のバイアス電流として供給されると共に、ＮＭＯＳトランジスタＭ１１のドレイン電流は、ＮＭＯＳトランジスタＭ１０を介してＰＭＯＳトランジスタＭ３のバイアス電流として供給されるため、差動増幅回路１は作動状態になる。

次に、スリープ動作を行う場合等のように差動増幅回路１の動作を停止して電流消費を停止させる場合は、切換信号ＳＬＰがローレベルになる。この場合、ＮＭＯＳトランジスタＭ６，Ｍ８，Ｍ１０はそれぞれオフして遮断状態になると共に、ＮＭＯＳトランジスタＭ９がオンして導通状態になる。
ＮＭＯＳトランジスタＭ９がオンする、ＮＭＯＳトランジスタＭ７のゲートには第２バイアス電圧Ｖｂ２が入力される。ＮＭＯＳトランジスタＭ７は、第２バイアス電圧Ｖｂ２に応じた一定のドレイン電流を生成してバイアス電流として差動対に供給しようとするが、ＮＭＯＳトランジスタＭ６がオフしているため、差動対へのバイアス電流の供給も停止する。同様に、ＮＭＯＳトランジスタＭ１１は、第２バイアス電圧Ｖｂ２に応じた一定のドレイン電流を生成してバイアス電流としてＰＭＯＳトランジスタＭ３に供給しようとするが、ＮＭＯＳトランジスタＭ１０がオフしているため、ＰＭＯＳトランジスタＭ３へのバイアス電流の供給も停止する。このため、差動増幅回路１は動作を停止する。

次に、切換信号ＳＬＰがローレベルからハイレベルに変化すると、ＮＭＯＳトランジスタＭ７及びＭ１１の各ゲート電圧は第２バイアス電圧Ｖｂ２から第１バイアス電圧Ｖｂ１にそれぞれ戻る。しかし、第２バイアス電圧Ｖｂ２が第１バイアス電圧Ｖｂ１よりも電圧が大きいことから、ＮＭＯＳトランジスタＭ７及びＭ１１の各ゲート容量を充電する必要がない。このため、ＮＭＯＳトランジスタＭ７及びＭ１１は、それぞれ瞬時に所定のバイアス電流を生成することができる。
このように、切換信号ＳＬＰによって差動増幅回路１を作動させる際、ＮＭＯＳトランジスタＭ７及びＭ１１の各ゲート容量を充電する必要をなくして、ＮＭＯＳトランジスタＭ７及びＭ１１からそれぞれ瞬時に所定のバイアス電流が供給されるようにしたことから、差動増幅回路１を高速に作動させることができる。

次に、図２は、図１の差動増幅回路１をボルテージレギュレータに使用した場合の例を示した図である。
図２のボルテージレギュレータ１０において、消費電流は大きいが高速な動作を行う第１誤差増幅回路１１と消費電流を抑制した第２誤差増幅回路１２にはそれぞれ、制御装置１４から制御信号が入力されており、第１誤差増幅回路１１及び第２誤差増幅回路１２は、該制御信号に応じて排他的に作動又は停止する。第１誤差増幅回路１１及び第２誤差増幅回路１２は、それぞれ図１の差動増幅回路１で構成されており、動作を停止した場合は消費電流を低減させる。

出力端子１５から出力される電流が大きい重負荷動作モードの場合、第１誤差増幅回路１１が作動すると共に、第２誤差増幅回路１２が動作を停止する。この結果、第１誤差増幅回路１１は、抵抗Ｒ１１と抵抗Ｒ１２で出力電圧Ｖｏｕｔが分圧された分圧電圧Ｖｆｂが、基準電圧発生回路１３からの所定の基準電圧Ｖｒｅｆに等しくなるように、出力トランジスタＭ２０の動作制御を行う。このように、出力トランジスタＭ２０は、第１誤差増幅回路１１によって制御されることから、ボルテージレギュレータ１０としては、消費電流は大きいが高速な動作を行うことができる。

一方、出力端子１５から出力される電流が小さい軽負荷動作モードの場合は、第１誤差増幅回路１１が動作を停止すると共に、第２誤差増幅回路１２が作動する。この結果、第２誤差増幅回路１２は、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆに等しくなるように、出力トランジスタＭ２０の動作制御を行う。このように、出力トランジスタＭ２０は、第２誤差増幅回路１２によって制御されることから、ボルテージレギュレータ１０としては、消費電流を抑制することができる。

重負荷動作モードから軽負荷動作モードに、又は軽負荷動作モードから重負荷動作モードに動作モードが切り換わる場合、動作を停止していた誤差増幅回路が起動する。このとき、停止していた誤差増幅回路のバイアス電流を供給するためのＮＭＯＳトランジスタＭ７及びＭ１１の各ゲートには十分なバイアス電圧が既に印加されている。このため、前記図１で説明したように、ＮＭＯＳトランジスタＭ７及びＭ１１の各ゲート容量を充電する必要がないことから、該誤差増幅回路は高速に起動し、動作モード切り換え時における出力電圧Ｖｏｕｔの変動を大幅に低減させることができる。

図３は、軽負荷動作モードから重負荷動作モードに切り換わった際の、出力電圧Ｖｏｕｔの波形例を示しており、図３からも動作モード切り換え時における出力電圧Ｖｏｕｔの変動が大幅に低減していることが分かる。なお、図３では、出力電圧Ｖｏｕｔが１.２Ｖで、電源電圧ＶＤＤが２.２Ｖであり、外付容量が１μＦで、出力端子１５から出力される負荷電流が１０ｍＡである場合を例にして示している。
なお、図２では、第１誤差増幅回路１１及び第２誤差増幅回路１２にそれぞれ図１の差動増幅回路を使用した場合を例にして説明したが、第１誤差増幅回路１１又は第２誤差増幅回路１２のいずれか一方にだけ図１の差動増幅回路を使用するようにしてもよい。

このように、本第１の実施の形態における差動増幅回路は、切換信号ＳＬＰによって作動した際は、差動増幅段にバイアス電流を供給する定電流源をなすＮＭＯＳトランジスタＭ７、及び次段の増幅段にバイアス電流を供給する定電流源をなすＮＭＯＳトランジスタＭ１１の各ゲートに所定の第１バイアス電圧Ｖｂ１をそれぞれ入力し、切換信号ＳＬＰによって動作を停止すると、ＮＭＯＳトランジスタＭ７及びＭ１１の各ゲートに第１バイアス電圧Ｖｂ１よりも大きい所定の第２バイアス電圧Ｖｂ２をそれぞれ入力するようにした。このことから、制御信号によって差動増幅回路を高速に起動させることができ、該差動増幅回路からなる２つの誤差増幅回路を使用したボルテージレギュレータにおいて、重負荷動作モードから軽負荷動作モードに、又は軽負荷動作モードから重負荷動作モードに動作モードを切り換える際に、誤差増幅回路を切り換えて使用したときの出力電圧の変動を低減させることができる。

本発明の第１の実施の形態における差動増幅回路の回路例を示した図である。図１の差動増幅回路１を使用したボルテージレギュレータの回路例を示した図である。図２の出力電圧Ｖｏｕｔの波形例を示した図である。従来のボルテージレギュレータの回路例を示した図である。

符号の説明

１差動増幅回路
２インバータ
３第１バイアス電圧生成回路
４第２バイアス電圧生成回路
１０ボルテージレギュレータ
１１第１誤差増幅回路
１２第２誤差増幅回路
１３基準電圧発生回路
１４制御装置
Ｍ１〜Ｍ３ＰＭＯＳトランジスタ
Ｍ４〜Ｍ１１ＮＭＯＳトランジスタ
Ｍ２０出力トランジスタ
Ｒ１１，Ｒ１２抵抗

Claims

外部からの切換信号に応じて作動又は動作を停止する差動増幅回路において、
複数のトランジスタからなる差動対と、
該差動対への第１バイアス電流を生成する第１バイアス電流生成回路部と、
前記切換信号に応じて、該第１バイアス電流生成回路部で生成された第１バイアス電流の前記差動対への供給制御を行う第１バイアス電流制御回路部と、
を備え、
前記第１バイアス電流生成回路部は、前記切換信号に応じて前記第１バイアス電流の電流値を変えることを特徴とする差動増幅回路。
前記第１バイアス電流生成回路部は、第１バイアス電流制御回路部に対して前記差動対へ第１バイアス電流を供給させるように前記切換信号が入力されると、第１所定値の第１バイアス電流を生成し、第１バイアス電流制御回路部に対して前記差動対への第１バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第１所定値よりも大きい第２所定値の第１バイアス電流を生成することを特徴とする請求項１記載の差動増幅回路。
前記第１バイアス電流生成回路部は、
制御電極に入力されたバイアス電圧に応じた第１バイアス電流を生成する第１バイアス電流生成用トランジスタと、
該第１バイアス電流生成用トランジスタに前記第１所定値の第１バイアス電流を生成させるための所定の第１バイアス電圧を生成する第１バイアス電圧生成回路と、
前記第１バイアス電流生成用トランジスタに前記第２所定値の第１バイアス電流を生成させるための所定の第２バイアス電圧を生成する第２バイアス電圧生成回路と、
前記切換信号に応じて、前記第１バイアス電圧又は前記第２バイアス電圧のいずれか一方を、前記第１バイアス電流生成用トランジスタの制御電極に入力する切換回路と、
を備えることを特徴とする請求項２記載の差動増幅回路。
前記切換回路は、第１バイアス電流制御回路部に対して前記差動対へ第１バイアス電流を供給させるように前記切換信号が入力されると、前記第１バイアス電圧を第１バイアス電流生成用トランジスタの制御電極に入力し、第１バイアス電流制御回路部に対して前記差動対へのバイアス電流の供給を停止させるように前記切換信号が入力されると、前記第２バイアス電圧を第１バイアス電流生成用トランジスタの制御電極に入力することを特徴とする請求項３記載の差動増幅回路。
前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、
該差動増幅回路部の出力信号を増幅して出力する増幅回路部と、
を備え、
前記増幅回路部は、
該差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタと、
該増幅用トランジスタへ供給するための所定の第２バイアス電流を生成する第２バイアス電流生成回路部と、
前記切換信号に応じて、該第２バイアス電流生成回路部で生成された第２バイアス電流の前記増幅用トランジスタへの供給制御を行う第２バイアス電流制御回路部と、
を備え、
前記第２バイアス電流生成回路部は、前記切換信号に応じて前記第２バイアス電流の電流値を変えることを特徴とする請求項１、２、３又は４記載の差動増幅回路。
前記第２バイアス電流生成回路部は、第２バイアス電流制御回路部に対して前記増幅用トランジスタへ第２バイアス電流を供給させるように前記切換信号が入力されると、第３所定値の第２バイアス電流を生成し、第２バイアス電流制御回路部に対して前記増幅用トランジスタへの第２バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第３所定値よりも大きい第４所定値の第２バイアス電流を生成することを特徴とする請求項５記載の差動増幅回路。
前記第２バイアス電流生成回路部は、制御電極が前記第１バイアス電流生成用トランジスタの制御電極に接続され、制御電極に入力された電圧に応じた第２バイアス電流を生成する第２バイアス電流生成用トランジスタを備えることを特徴とする請求項６記載の差動増幅回路。
入力された制御信号に応じた電流を入力端子から出力端子に出力する少なくとも１つの出力トランジスタと、
前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する、外部からの切換信号に応じて作動又は動作を停止する複数の差動増幅回路を有し、前記比例電圧が前記基準電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換し出力電圧として前記出力端子から出力するボルテージレギュレータにおいて、
前記各差動増幅回路の少なくとも１つは、
複数のトランジスタからなる差動対と、
該差動対への第１バイアス電流を生成する第１バイアス電流生成回路部と、
前記切換信号に応じて、該第１バイアス電流生成回路部で生成された第１バイアス電流の前記差動対への供給制御を行う第１バイアス電流制御回路部と、
を備え、
前記第１バイアス電流生成回路部は、前記切換信号に応じて前記第１バイアス電流の電流値を変えることを特徴とするボルテージレギュレータ。
前記第１バイアス電流生成回路部は、第１バイアス電流制御回路部に対して前記差動対へ第１バイアス電流を供給させるように前記切換信号が入力されると、第１所定値の第１バイアス電流を生成し、第１バイアス電流制御回路部に対して前記差動対への第１バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第１所定値よりも大きい第２所定値の第１バイアス電流を生成することを特徴とする請求項８記載のボルテージレギュレータ。
前記第１バイアス電流生成回路部は、
制御電極に入力されたバイアス電圧に応じた第１バイアス電流を生成する第１バイアス電流生成用トランジスタと、
該第１バイアス電流生成用トランジスタに前記第１所定値の第１バイアス電流を生成させるための所定の第１バイアス電圧を生成する第１バイアス電圧生成回路と、
前記第１バイアス電流生成用トランジスタに前記第２所定値の第１バイアス電流を生成させるための所定の第２バイアス電圧を生成する第２バイアス電圧生成回路と、
前記切換信号に応じて、前記第１バイアス電圧又は前記第２バイアス電圧のいずれか一方を、前記第１バイアス電流生成用トランジスタの制御電極に入力する切換回路と、
を備えることを特徴とする請求項９記載のボルテージレギュレータ。
前記切換回路は、第１バイアス電流制御回路部に対して前記差動対へ第１バイアス電流を供給させるように前記切換信号が入力されると、前記第１バイアス電圧を第１バイアス電流生成用トランジスタの制御電極に入力し、第１バイアス電流制御回路部に対して前記差動対へのバイアス電流の供給を停止させるように前記切換信号が入力されると、前記第２バイアス電圧を第１バイアス電流生成用トランジスタの制御電極に入力することを特徴とする請求項１０記載のボルテージレギュレータ。
前記差動増幅回路は、
前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、
該差動増幅回路部の出力信号を増幅して出力する増幅回路部と、
を備え、
前記増幅回路部は、
前記差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタと、
該増幅用トランジスタへ供給するための所定の第２バイアス電流を生成する第２バイアス電流生成回路部と、
前記切換信号に応じて、該第２バイアス電流生成回路部で生成された第２バイアス電流の前記増幅用トランジスタへの供給制御を行う第２バイアス電流制御回路部と、
を備え、
前記第２バイアス電流生成回路部は、前記切換信号に応じて前記第２バイアス電流の電流値を変えることを特徴とする請求項８、９、１０又は１１記載のボルテージレギュレータ。
前記第２バイアス電流生成回路部は、第２バイアス電流制御回路部に対して前記増幅用トランジスタへ第２バイアス電流を供給させるように前記切換信号が入力されると、第３所定値の第２バイアス電流を生成し、第２バイアス電流制御回路部に対して前記増幅用トランジスタへの第２バイアス電流の供給を停止させるように前記切換信号が入力されると、前記第３所定値よりも大きい第４所定値の第２バイアス電流を生成することを特徴とする請求項１２記載のボルテージレギュレータ。
前記第２バイアス電流生成回路部は、制御電極が前記第１バイアス電流生成用トランジスタの制御電極に接続され、制御電極に入力された電圧に応じた第２バイアス電流を生成する第２バイアス電流生成用トランジスタを備えることを特徴とする請求項１３記載のボルテージレギュレータ。
外部からの切換信号に応じて作動又は動作を停止する差動増幅回路の動作制御方法において、
作動させるための前記切換信号が入力されると、定電流源から第１所定値のバイアス電流を差動対に供給し、
動作を停止させるための前記切換信号が入力されると、前記定電流源から差動対へのバイアス電流の供給を遮断すると共に、該定電流源に対して前記第１所定値よりも大きい第２所定値のバイアス電流を生成させることを特徴とする差動増幅回路の動作制御方法。
前記差動対を有し、該差動対に対応して入力される各信号の電圧差を増幅して出力する差動増幅回路部と、該差動増幅回路部の出力信号を増幅して出力する増幅回路部とを備え、外部からの切換信号に応じて作動又は動作を停止する差動増幅回路の動作制御方法において、
作動させるための前記切換信号が入力されると、第１定電流源から第１所定値の第１バイアス電流を差動対に供給すると共に、第２定電流源から第３所定値の第２バイアス電流を、前記差動増幅回路部の出力信号が制御電極に入力された増幅用トランジスタに供給し、
動作を停止させるための前記切換信号が入力されると、前記第１定電流源から差動対への第１バイアス電流の供給を遮断すると共に、前記第２定電流源から増幅用トランジスタへの第２バイアス電流の供給を遮断し、
前記第１定電流源に対して前記第１所定値よりも大きい第２所定値の第１バイアス電流を生成させると共に、前記第２定電流源に対して前記第３所定値よりも大きい第４所定値の第２バイアス電流を生成させることを特徴とする差動増幅回路の動作制御方法。