CN107608440A - 一种带隙基准参考源电路 - Google Patents

一种带隙基准参考源电路 Download PDF

Info

Publication number
CN107608440A
CN107608440A CN201711014994.2A CN201711014994A CN107608440A CN 107608440 A CN107608440 A CN 107608440A CN 201711014994 A CN201711014994 A CN 201711014994A CN 107608440 A CN107608440 A CN 107608440A
Authority
CN
China
Prior art keywords
type transistor
resistance
triode
grid
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711014994.2A
Other languages
English (en)
Inventor
李振国
张海峰
胡毅
何洋
杨小坤
靳嘉桢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201711014994.2A priority Critical patent/CN107608440A/zh
Publication of CN107608440A publication Critical patent/CN107608440A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种带隙基准参考源电路，包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和差分放大器；差分放大器的第一端与第四电阻和第二电阻之间的连接节点相连，差分放大器的第二端与第五电阻和第一电阻之间的连接节点相连；差分放大器的第一端的电压与第二端的电压相同。该带隙基准参考源电路，通过选取适当的阻值，可以得到小于1V的带隙基准电压，并可以使得当VDD小于1V时也保证带隙基准参考源电路正常工作。同时，可以消除温度引起漏源电压变化，从而降低沟道调制效应的影响。

Description

一种带隙基准参考源电路
技术领域
本发明涉及集成电路设计技术领域，特别涉及一种带隙基准参考源电路。
背景技术
带隙基准参考源电路广泛地应用于模拟电路中，提供一个与工艺、电压和温度无关的电压，该电压可用于温度检测电路、数据转换器、低压差线性稳压器等电路中。
在深亚微米工艺下，芯片的集成度越来越高，电源电压越来越低，芯片内部电源最小值已经小于1V，而传统带隙基准源电路的最小工作电压大于1V，不能满足先进工艺下的低电压工作要求。因此，需要设计一款低压工作带隙基准源，使得参考电路可以在1V电源条件下安全稳定工作。
在现有的技术实现中，主要采用电流模结构基准源，利用反馈环路产生与电阻温度系数成反比的电流，该电流通过相同类型电流源进行按比例镜像，在镜像过程中，由于器件的沟道调制效应会引起电流比值的误差，降低基准的精度；同时，由于电路中双极型晶体管的基极-发射极电压VBE随温度变化较大，导致不能采用N型器件作为放大器的输入器件，因此，基准的最小工作电压通常大于1V。
现有技术存在以下缺点：电路在正常工作条件下，得到一个零温度系数的电压；为了满足运放的输入共模范围，最小工作电压大于1V；电流按比例镜像过程中，因为MOS器件的沟道调制效应，使得镜像电流随温度的变化产生由沟道调制引起的偏差，进一步恶化基准参考电压的绝对精度。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种带隙基准参考源电路，从而克服现有带隙基准参考源电路工作电压过大的缺陷。
本发明实施例提供的一种带隙基准参考源电路，包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和差分放大器；所述第一P型晶体管的源极、第二P型晶体管的源极、第三P型晶体管的源极与电源相连，所述第一P型晶体管的栅极、第二P型晶体管的栅极、第三P型晶体管的栅极相互连接；所述第一P型晶体管的漏极依次串接所述第四电阻、第二电阻后与所述第一三极管的发射极相连；所述第二P型晶体管的漏极依次串接所述第五电阻、第一电阻、第三电阻后与所述第二三极管的发射极相连；所述第三P型晶体管的漏极通过所述第六电阻与所述第三三极管的发射极相连；所述第一三极管的基极、第二三极管的基极、第三三极管的基极相连并接地，且所述第一三极管的集电极、第二三极管的集电极、第三三极管的集电极相连并接地；所述第七电阻的一端与所述第三P型晶体管的漏极相连，另一端接地；所述差分放大器的第一端与所述第四电阻和所述第二电阻之间的连接节点相连，所述差分放大器的第二端与所述第五电阻和所述第一电阻之间的连接节点相连；所述差分放大器的第一端的电压与第二端的电压相同。
在一种可能的实现方式中，所述差分放大器包括：第四P型晶体管、第五P型晶体管、第六P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管和第四N型晶体管；所述第四P型晶体管的源极、第五P型晶体管的源极和第六P型晶体管的源极与电源相连；所述第四P型晶体管的栅极与所述第一P型晶体管的栅极相连；所述第五P型晶体管的栅极与第六P型晶体管的栅极相连；所述第四P型晶体管的漏极与所述第四N型晶体管的漏极相连；所述第五P型晶体管的漏极与所述第一N型晶体管的漏极相连，所述第五P型晶体管的漏极还与所述第一P型晶体管的栅极相连；所述第六P型晶体管的漏极与所述第二N型晶体管的漏极相连，所述第六P型晶体管的漏极和栅极相连；所述第一N型晶体管的栅极为所述差分放大器的第一端，所述第二N型晶体管的栅极为所述差分放大器的第二端；所述第一N型晶体管的源极和所述第二N型晶体管的源极均与所述第三N型晶体管的漏极相连；所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连，并与所述第四N型晶体管的漏极相连；所述第三N型晶体管的源极与所述第四N型晶体管的源极相连并接地。
在一种可能的实现方式中，所述第二电阻、第三电阻、第四电阻和第五电阻的温度系数大于所述第一电阻、第六电阻和第七电阻的温度系数。
在一种可能的实现方式中，所述第二电阻的阻值与所述第三电阻的阻值相同。
在一种可能的实现方式中，所述第四电阻的阻值与所述第五电阻的阻值相同。
在一种可能的实现方式中，所述第一三极管、第二三极管、第三三极管均为PNP型三极管。
在一种可能的实现方式中，所述第一P型晶体管与所述第二P型晶体管尺寸相等。
在一种可能的实现方式中，所述第五P型晶体管与所述第六P型晶体管尺寸相等。
本发明实施例提供的一种带隙基准参考源电路，通过选取适当的阻值，可以得到小于1V的带隙基准电压，并可以使得当VDD小于1V时也保证带隙基准参考源电路正常工作。同时，MP1、MP2的漏端电压与MP3的漏端电压一样，不随温度的变化而变化，消除温度引起漏源电压变化，从而有效解决由沟道调制效应引起的基准精度降低的技术问题。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中带隙基准参考源电路的第一电路图；
图2为本发明实施例中带隙基准参考源电路的第二电路图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，以便于凸显本发明的主旨。
根据本发明实施例，提供了一种带隙基准参考源电路，如图1所示，具体包括：第一P型晶体管MP1、第二P型晶体管MP2、第三P型晶体管MP3、第一三极管Q1、第二三极管Q2、第三三极管Q3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7和差分放大器。
具体的，第一P型晶体管MP1的源极、第二P型晶体管MP2的源极、第三P型晶体管MP3的源极与电源VDD相连，第一P型晶体管MP1的栅极、第二P型晶体管MP2的栅极、第三P型晶体管MP3的栅极相互连接；
第一P型晶体管MP1的漏极依次串接第四电阻R4、第二电阻R2后与第一三极管Q1的发射极相连；第二P型晶体管MP2的漏极依次串接第五电阻R5、第一电阻R1、第三电阻R3后与第二三极管Q2的发射极相连；第三P型晶体管MP3的漏极通过第六电阻R6与第三三极管Q3的发射极相连。
第一三极管Q1的基极、第二三极管Q2的基极、第三三极管Q3的基极相连并接地，且第一三极管Q1的集电极、第二三极管Q2的集电极、第三三极管Q3的集电极相连并接地；第七电阻R7的一端与第三P型晶体管MP3的漏极相连，另一端接地。
本发明实施例中，差分放大器的第一端VN与第四电阻R4和第二电阻R2之间的连接节点相连，差分放大器的第二端VP与第五电阻R5和第一电阻R1之间的连接节点相连；同时，差分放大器的第一端VN的电压与第二端VP的电压相同，即VVP＝VVN。
本发明实施例提供的带隙基准参考源电路，差分放大器与MP1、MP2、R1、R2、R3、R4、R5、Q1、Q2构成环路，且节点VP、VN电位相等，可以产生与温度成正比的电流；该电流通过电流镜MP1、MP2、MP3的镜像送至由R6、R7、Q3组成的低压输出端，进而得到低于1V的带隙基准电压。
具体的，图1中双极型晶体管(Q1、Q2、Q3)的集电极电流与其发射极-基极电压之间的关系为：
其中，Is为双极型晶体管的饱和电流，VEB为双极型晶体管的发射极-基极电压，VT为热电压，VT＝KT/q；q为电子电荷，k为波尔兹曼常数，T为绝对温度。
双极型晶体管中的电流为：
其中，βF为晶体管的电流放大系数。
所以双极型晶体管的发射极-基极电压为：
图1中，差分放大器的正负输入端电压也相等(VVP＝VVN)，所以MN1、MN2中的电流相等；同时，本发明实施例中，当R4与R5阻值相同、且MP1与MP2的尺寸相等时，由于VVP＝VVN，故晶体管Q1、Q2中的电流IQ1、IQ2相等，二者的发射极-基极电压差为
在式(4)中，双极型晶体管Q1的发射极-基极电压为VEB1，Q2的发射极-基极电压为VEB2，双极型晶体管Q1、Q2的发射极面积之比为1：N；因此二者的饱和电流之比为：
Is1:Is2＝1:N (5)
从图1中看到，当R2与R3的阻值相同时，双极型晶体管Q1、Q2中的电流等于电阻R1中电流，有
IQ1＝IQ2＝ΔVEB/R1＝VT·lnN/R1 (6)
VP、VN的电位相等，大小为
MP1、MP2的漏端电压VP1、VN1的电位相等，大小为
通过调整R2、R4与R1的比例，可以得到一阶零温度特性的电压VVP1、VVN1；使得晶体管MP1、MP2、MP3的漏端电压不随温度变化而变化，大大降低由温度变化而产生的沟道调制效应，提升基准源的精度。
为了计算方便，假设MP1、MP2、MP3尺寸相等，Q3与Q1的尺寸相等，此时，输出电压Vbg为：
通过适当选择R1、R6的大小，可以得到零温度系数电压Vbg；同时，通过调整电阻R6、R7的比例，可以得到小于1V的带隙基准电压。同时，由于电源VDD为第三P型晶体管的Vds与Vbg之和，通过调节Vbg可以使得当VDD小于1V时也保证带隙基准参考源电路正常工作。
本发明实施例中，电阻R1、R6、R7为相同类型的电阻，R2、R3、R4、R5为正温度系数较大的电阻，其温度系数大于R1、R6、R7的温度系数。电阻R2、R3的增加可以提升节点VP、VN的电位，满足差分放大器的输入共模电位要求；同时，与电阻R4、R5一起生成与温度成正比的电压，与双极型晶体管的基极-发射极负温度特性电压加权，进而得到一阶零温度特性的电压，保证MP1、MP2的漏端电压与MP3的漏端电压一样，不随温度的变化而变化，消除温度引起漏源电压变化，从而降低由沟道调制效应引起的基准精度降低的技术问题。
即，第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5的温度系数大于第一电阻R1、第六电阻R6和第七电阻R7的温度系数。第二电阻R2的阻值与第三电阻R3的阻值相同。第四电阻R4的阻值与第五电阻R5的阻值相同。
在上述实施例的基础上，参见图2所示，差分放大器具体包括：第四P型晶体管MP4、第五P型晶体管MP5、第六P型晶体管MP6、第一N型晶体管MN1、第二N型晶体管MN2、第三N型晶体管MN3和第四N型晶体管MN4。
第四P型晶体管MP4的源极、第五P型晶体管MP5的源极和第六P型晶体管MP6的源极与电源VDD相连；第四P型晶体管MP4的栅极与第一P型晶体管MP1的栅极相连；第五P型晶体管MP5的栅极与第六P型晶体管MP6的栅极相连。
第四P型晶体管MP4的漏极与第四N型晶体管MN4的漏极相连；第五P型晶体管MP5的漏极与第一N型晶体管MN1的漏极相连，第五P型晶体管MP5的漏极还与第一P型晶体管MP1的栅极相连；第六P型晶体管MP6的漏极与第二N型晶体管MN2的漏极相连，第六P型晶体管MP6的漏极和栅极相连。
第一N型晶体管MN1的栅极为差分放大器的第一端VN，第二N型晶体管MN2的栅极为差分放大器的第二端VP。
第一N型晶体管MN1的源极和第二N型晶体管MN2的源极均与第三N型晶体管MN3的漏极相连；第三N型晶体管MN3的栅极与第四N型晶体管MN4的栅极相连，并与第四N型晶体管MN4的漏极相连；第三N型晶体管MN3的源极与第四N型晶体管MN4的源极相连并接地。
本发明实施例中，MP4用于提供偏置电压，晶体管MN1、MN2、MN3、MN4、MP5、MP6组成差分放大器，与MP1、MP2、R1、R2、R3、R4、R5、Q1、Q2构成环路，保证节点VP、VN电位相等。
本发明实施例中，采用第二电阻R2、第三电阻R3，提升VP、VN节点的电位，满足晶体管MN1、MN2的工作条件，实现正温度系数电流产生模块的低电源电压工作。通过采用第四电阻R4、第五电阻R5，与R2、R3一起，提升节点VP1、VN1的电位，同时实现节点电压的大小不随温度变化而变化，降低了沟道调制对基准源精度的影响；电阻R1、R6、R7为同一类型的电阻，一致性好，利于得到高精度的参考电压。电阻R2、R3、R4、R5为同一类型的正温度特性电阻，一致性好，提升误差放大器输入端的偏置电压，同时实现了MP1、MP2漏端电位的零温度特性，使得与MP3的匹配更加精准，降低了在低压环境下沟道调制效应对基准参考电压精度的影响。
本发明实施例提供的一种带隙基准参考源电路，通过选取适当的阻值，可以得到小于1V的带隙基准电压，并可以使得当VDD小于1V时也保证带隙基准参考源电路正常工作。同时，MP1、MP2的漏端电压与MP3的漏端电压一样，不随温度的变化而变化，消除温度引起漏源电压变化，从而降低由沟道调制效应引起的基准精度降低的技术问题。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (8)

1.一种带隙基准参考源电路，其特征在于，包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和差分放大器；
所述第一P型晶体管的源极、第二P型晶体管的源极、第三P型晶体管的源极与电源相连，所述第一P型晶体管的栅极、第二P型晶体管的栅极、第三P型晶体管的栅极相互连接；
所述第一P型晶体管的漏极依次串接所述第四电阻、第二电阻后与所述第一三极管的发射极相连；所述第二P型晶体管的漏极依次串接所述第五电阻、第一电阻、第三电阻后与所述第二三极管的发射极相连；所述第三P型晶体管的漏极通过所述第六电阻与所述第三三极管的发射极相连；
所述第一三极管的基极、第二三极管的基极、第三三极管的基极相连并接地，且所述第一三极管的集电极、第二三极管的集电极、第三三极管的集电极相连并接地；所述第七电阻的一端与所述第三P型晶体管的漏极相连，另一端接地；
所述差分放大器的第一端与所述第四电阻和所述第二电阻之间的连接节点相连，所述差分放大器的第二端与所述第五电阻和所述第一电阻之间的连接节点相连；所述差分放大器的第一端的电压与第二端的电压相同。
2.根据权利要求1所述的带隙基准参考源电路，其特征在于，所述差分放大器包括：第四P型晶体管、第五P型晶体管、第六P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管和第四N型晶体管；
所述第四P型晶体管的源极、第五P型晶体管的源极和第六P型晶体管的源极与电源相连；所述第四P型晶体管的栅极与所述第一P型晶体管的栅极相连；所述第五P型晶体管的栅极与第六P型晶体管的栅极相连；
所述第四P型晶体管的漏极与所述第四N型晶体管的漏极相连；所述第五P型晶体管的漏极与所述第一N型晶体管的漏极相连，所述第五P型晶体管的漏极还与所述第一P型晶体管的栅极相连；所述第六P型晶体管的漏极与所述第二N型晶体管的漏极相连，所述第六P型晶体管的漏极和栅极相连；
所述第一N型晶体管的栅极为所述差分放大器的第一端，所述第二N型晶体管的栅极为所述差分放大器的第二端；
所述第一N型晶体管的源极和所述第二N型晶体管的源极均与所述第三N型晶体管的漏极相连；所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连，并与所述第四N型晶体管的漏极相连；所述第三N型晶体管的源极与所述第四N型晶体管的源极相连并接地。
3.根据权利要求1所述的带隙基准参考源电路，其特征在于，所述第二电阻、第三电阻、第四电阻和第五电阻的温度系数大于所述第一电阻、第六电阻和第七电阻的温度系数。
4.根据权利要求1所述的带隙基准参考源电路，其特征在于，所述第二电阻的阻值与所述第三电阻的阻值相同。
5.根据权利要求1所述的带隙基准参考源电路，其特征在于，所述第四电阻的阻值与所述第五电阻的阻值相同。
6.根据权利要求1所述的带隙基准参考源电路，其特征在于，所述第一三极管、第二三极管、第三三极管均为PNP型三极管。
7.根据权利要求1所述的带隙基准参考源电路，其特征在于，所述第一P型晶体管与所述第二P型晶体管尺寸相等。
8.根据权利要求2所述的带隙基准参考源电路，其特征在于，所述第五P型晶体管与所述第六P型晶体管尺寸相等。
CN201711014994.2A 2017-10-25 2017-10-25 一种带隙基准参考源电路 Pending CN107608440A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711014994.2A CN107608440A (zh) 2017-10-25 2017-10-25 一种带隙基准参考源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711014994.2A CN107608440A (zh) 2017-10-25 2017-10-25 一种带隙基准参考源电路

Publications (1)

Publication Number Publication Date
CN107608440A true CN107608440A (zh) 2018-01-19

Family

ID=61080889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711014994.2A Pending CN107608440A (zh) 2017-10-25 2017-10-25 一种带隙基准参考源电路

Country Status (1)

Country Link
CN (1) CN107608440A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108646843A (zh) * 2018-08-06 2018-10-12 上海晟矽微电子股份有限公司 带隙电路及电子设备
US20220247405A1 (en) * 2021-01-29 2022-08-04 Renesas Electronics Corporation Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004185426A (ja) * 2002-12-04 2004-07-02 Asahi Kasei Microsystems Kk 定電圧発生回路
CN101141117A (zh) * 2006-09-08 2008-03-12 株式会社理光 差分放大器电路、其控制方法、使用其的电压调节器
CN103631297A (zh) * 2012-08-28 2014-03-12 三星半导体(中国)研究开发有限公司 低压输出带隙基准电路
CN103677056A (zh) * 2013-06-20 2014-03-26 国家电网公司 一种提供零温度系数电压的方法及电路
CN106774574A (zh) * 2016-12-14 2017-05-31 深圳市紫光同创电子有限公司 一种带隙基准源电路
CN107196616A (zh) * 2017-05-30 2017-09-22 长沙方星腾电子科技有限公司 一种用于运算放大器的密勒补偿电路及运算放大器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004185426A (ja) * 2002-12-04 2004-07-02 Asahi Kasei Microsystems Kk 定電圧発生回路
CN101141117A (zh) * 2006-09-08 2008-03-12 株式会社理光 差分放大器电路、其控制方法、使用其的电压调节器
CN103631297A (zh) * 2012-08-28 2014-03-12 三星半导体(中国)研究开发有限公司 低压输出带隙基准电路
CN103677056A (zh) * 2013-06-20 2014-03-26 国家电网公司 一种提供零温度系数电压的方法及电路
CN106774574A (zh) * 2016-12-14 2017-05-31 深圳市紫光同创电子有限公司 一种带隙基准源电路
CN107196616A (zh) * 2017-05-30 2017-09-22 长沙方星腾电子科技有限公司 一种用于运算放大器的密勒补偿电路及运算放大器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108646843A (zh) * 2018-08-06 2018-10-12 上海晟矽微电子股份有限公司 带隙电路及电子设备
US20220247405A1 (en) * 2021-01-29 2022-08-04 Renesas Electronics Corporation Semiconductor device
US11843371B2 (en) * 2021-01-29 2023-12-12 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
CN108037791B (zh) 一种无运放的带隙基准电路
CN105022441B (zh) 一种与温度无关的集成电路电流基准源
CN102270008B (zh) 宽输入带曲率补偿的带隙基准电压源
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN103631297B (zh) 低压输出带隙基准电路
CN109947169A (zh) 一种具有预稳压结构的高电源抑制比带隙基准电路
CN104199509A (zh) 一种用于带隙基准源的温度补偿电路
CN107992156A (zh) 一种亚阈值低功耗无电阻式基准电路
CN103309392A (zh) 一种二阶温度补偿的无运放全cmos基准电压源
CN115877907B (zh) 一种带隙基准源电路
CN104238617A (zh) 一种电流型带隙基准源
CN105320199A (zh) 一种具有高阶补偿的基准电压源
CN103412605A (zh) 高阶温度补偿无电阻带隙基准电压源
TW201530285A (zh) 低偏移帶隙電路和校正器
Yin et al. An 800 mA load current LDO with wide input voltage range
CN110347203A (zh) 宽带低功耗的带隙基准电路
CN205540381U (zh) 一种电流反馈式精确过温保护电路
TW201447533A (zh) 能帶隙參考電壓產生電路與使用其的電子系統
CN103246311B (zh) 带有高阶曲率补偿的无电阻带隙基准电压源
CN206757447U (zh) 自带保护电路的cmos低压差线性稳压器及电子设备
CN107608440A (zh) 一种带隙基准参考源电路
CN109343641A (zh) 一种高精度的电流基准电路
CN105320198B (zh) 一种低功耗高psrr带隙基准源
JP2010224594A (ja) 電圧発生回路
CN203870501U (zh) 一种与温度无关的集成电路电流基准源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180119

RJ01 Rejection of invention patent application after publication