CN101141117B - 差分放大器电路、其控制方法、使用其的电压调节器 - Google Patents

差分放大器电路、其控制方法、使用其的电压调节器 Download PDF

Info

Publication number
CN101141117B
CN101141117B CN2007101496358A CN200710149635A CN101141117B CN 101141117 B CN101141117 B CN 101141117B CN 2007101496358 A CN2007101496358 A CN 2007101496358A CN 200710149635 A CN200710149635 A CN 200710149635A CN 101141117 B CN101141117 B CN 101141117B
Authority
CN
China
Prior art keywords
bias current
bias
amplifier circuit
voltage
switching signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101496358A
Other languages
English (en)
Other versions
CN101141117A (zh
Inventor
高木义器
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN101141117A publication Critical patent/CN101141117A/zh
Application granted granted Critical
Publication of CN101141117B publication Critical patent/CN101141117B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7203—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias current in the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

差分放大器电路、使用该差分放大器电路的电压调节器、以及控制该差分放大器电路的方法。该电路包括：差分对，包括多个晶体管；第一偏置电流发生器电路部分，生成至差分对的第一偏置电流；以及第一偏置电流控制电路部分，响应于来自外界的切换信号，控制第一偏置电流至差分对的供应；其中第一偏置电流发生器电路部分响应于切换信号，改变第一偏置电流的电流值。

Description

差分放大器电路、其控制方法、使用其的电压调节器
相关申请的交叉引用
本申请要求2006年9月8日向日本知识产权局提交的专利申请第2006-244424号的优先权，其内容通过引用融入本文。
技术领域
本专利说明书涉及差分放大器电路、使用该差分放大器电路的电压调节器、以及控制该差分放大器电路的方法，更具体地，涉及用于具有低电流消耗、并且能够迅速从未运行状态切换到运行状态的电压调节器的差分放大器电路。
背景技术
电压调节器的电路配置一般分为两类：一种为消耗大量电流以提高电源拒斥比(power-supply rejection ratio，PSRR)与负载瞬时响应；另一种不必以高速响应，并且由此可以限制电流消耗量。当在(例如)具有运行模式与备用模式(即休眠模式)的、不要求高速响应的蜂窝式电话中采用高速响应电压调节器时，备用模式下的电流消耗导致大量损失。
图1为显示典型电压调节器100的示例电路的图示。电压调节器100包括：第一误差放大器电路110与第二误差放大器电路120。需要以高速响应于输出电压Vout的波动的第一误差放大器电路110运行在高负载运行模式下，其中从输出端子101输出的电流量大。不需要以高速响应于输出电压Vout的波动的第二误差放大器电路120运行在低负载运行模式下，其中从输出端子101输出的电流量小，如在等待状态下。外部控制器提供控制信号来在第一误差放大器电路110与第二误差放大器电路120之间选择，并且控制切换开关SW1到SW3的切换。每个切换开关SW1到SW3在高负载运行模式下连接到点a，在低负载运行模式下连接到点b。基准电压Vref施加到第一误差放大器电路110与第二误差放大器电路120。
在高负载运行模式下，偏置电压VA通过切换开关SW1施加到包含在第一误差放大器电路110中的NMOS晶体管M106与M107的每个栅极。偏置电流施加到第一误差放大器电路110，并且第一误差放大器电路110开始运行。在另一方面，因为作为第二误差放大器电路120的偏置电流发生器晶体管的NMOS晶体管M115的栅极通过切换开关SW2接地，并且NMOS晶体管M115在其栅极与源极之间短路，所以在其中不生成偏置电流，并且第二误差放大器电路120停止运行。
在低负载运行模式下，偏置电压VA通过切换开关SW2施加到第二误差放大器电路120中NMOS晶体管M115的栅极。偏置电流施加到第二误差放大器电路120，并且第二误差放大器电路120开始运行。在另一方面，因为作为第一误差放大器电路110的偏置电流发生器晶体管的NMOS晶体管M106与M107的每个栅极通过切换开关SW1接地，并且NMOS晶体管M106与M107的每一个在其栅极与源极之间短路，所以在其中不生成偏置电流，并且第一误差放大器电路110停止运行。另外，连接在电源电压VDD与NMOS晶体管M107之间的PMOS晶体管M103通过切换开关SW3在其栅极与源极之间短路，这保证了第一误差放大器电路110停止运行。由此，在不需要高速响应、并且其中电流量小(如在等待状态下)的低负载运行模式下，减少电流消耗。
当运行模式从低负载运行模式切换到高负载运行模式时，切换开关SW1从点b移动到点a，偏置电压VA施加到NMOS晶体管M106与M107的每个栅极，并且偏置电流开始供给第一误差放大器电路110。但是，因为NMOS晶体管M106与M107的每个栅极紧接切换之前通过切换开关SW1短路，所以栅极电压为零。
NMOS晶体在其栅极与源极之间具有栅极电容。因此，当切换开关SW1从点b移动到点a、并且偏置电压VA施加到NMOS晶体管M106与M107的每个栅极时，NMOS晶体管M106与M107的每个栅极不会立即达到偏置电压VA，需要时间来为NMOS晶体管M106与M107的每个栅极电容充电。因此，紧接运行模式从低负载运行模式切换到高负载运行模式之后，第一误差放大器电路110中的偏置电流不足，这会使输出电压Vout下降一会儿。当运行模式从高负载运行模式切换到低负载运行模式时，会发生同样的问题。
发明内容
本专利说明书描述了一种新颖的差分放大器电路，包括：差分对，包括多个晶体管；第一偏置电流发生器电路部分，被配置来生成至差分对的第一偏置电流；以及第一偏置电流控制电路部分，包括第一偏置电流控制晶体管，被配置来响应于来自外界的切换信号，控制第一偏置电流至差分对的供应。第一偏置电流发生器电路部分响应于切换信号，改变第一偏置电流的电流值，并且其中，当向第一偏置电流控制电路部分输入用来向差分对供应第一偏置电流的切换信号时，第一偏置电流发生器电路部分生成具有第一值的第一偏置电流，并且当向第一偏置电流控制电路部分输入用来停止向差分对供应第一偏置电流的切换信号时，第一偏置电流发生器电路部分生成具有比第一值大的第二值的第一偏置电流。
本专利说明书描述了一种新颖的电压调节器，包括：至少一个输出晶体管，被配置来根据输入控制信号，输出来自输入端子的电流到输出端子；以及控制电路部分，包括多个差分放大器电路，该多个差分放大器电路被配置来：放大且输出与从输出端子输出的输出电压成比例的比例电压与基准电压之间的电压差，并且响应于来自外界的切换信号，开始与停止运行，并且该控制电路部分被配置来：控制输出晶体管的运行，使得所述比例电压等于基准电压。至少一个所述差分放大器电路包括：差分对，包括多个晶体管；第一偏置电流发生器电路部分，被配置来生成至差分对的第一偏置电流；以及第一偏置电流控制电路部分，包括第一偏置电流控制晶体管，被配置来响应于切换信号，控制第一偏置电流至差分对的供应。第一偏置电流发生器电路部分响应于切换信号，改变第一偏置电流的电流值，并且其中，当向第一偏置电流控制电路部分输入用来向差分对供应第一偏置电流的切换信号时，第一偏置电流发生器电路部分生成具有第一值的第一偏置电流，并且当向第一偏置电流控制电路部分输入用来停止向差分对供应第一偏置电流的切换信号时，第一偏置电流发生器电路部分生成具有比第一值大的第二值的第一偏置电流。
本专利说明书还描述了一种新颖的控制差分放大器电路的方法，其中所述差分放大器电路包括差分对，所述方法包括：当输入用来开始运行差分放大器电路的切换信号时，从恒定电流源向差分对提供具有第一值的第一偏置电流；以及当输入用来停止运行差分放大器电路的切换信号时，阻止从恒定电流源向差分对提供第一偏置电流，并且使恒定电流源生成具有比第一值大的第二值的第一偏置电流。
本专利说明书还描述了一种新颖的控制差分放大器电路的方法，其中所述差分放大器电路包括具有差分对的差分放大器电路部分和具有放大晶体管的放大器电路部分，所述方法包括：当输入用来开始运行差分放大器电路的切换信号时，从第一恒定电流源向差分对提供具有第一值的第一偏置电流，以及从第二恒定电流源向放大晶体管提供具有第三值的第二偏置电流，其中该放大晶体管包含控制电极，差分放大器电路部分的输出信号输入到该控制电极；以及当输入用来停止运行差分放大器电路的切换信号时，阻止从第一恒定电流源向差分对提供第一偏置电流、以及阻止从第二恒定电流源向放大晶体管提供第二偏置电流，并且使第一恒定电流源生成具有比第一值大的第二值的第一偏置电流、以及使第二恒定电流源生成具有比第三值大的第四值的第二偏置电流。
附图说明
从以下结合附图的详细描述，可以更全面地理解本发明以及其许多相伴的优点，其中：
图1为显示典型电压调节器的示例电路的图示；
图2为显示根据本发明示例实施例的差分放大器电路的示例电路的图示；
图3为显示使用图2的差分放大器电路的电压调节器的示例电路的图示；以及
图4为显示图3的输出电压的示例波形的图示。
具体实施方式
在描述附图所示的优选实施例时，为了清楚采用了特定的术语。但是，本专利说明书公开不是要限于如此选择的特定术语，应该理解每个特定术语包括以类似方式运行的所有技术等价物。
现在参照附图，其中类似的附图标记表示相同或者对应的部分，描述根据示例实施例的差分放大器电路。
图2为显示根据本发明示例实施例的差分放大器电路1的示例电路的图示。
在图2中，差分放大器电路1包括：PMOS晶体管M1到M3、NMOS晶体管M4到M11、反相器2、用来生成并且输出第一偏置电压Vb1的第一偏置电压发生器电路3、用来生成并且输出比第一偏置电压Vb1高的第二偏置电压Vb2的第二偏置电压发生器电路4。
NMOS晶体管M7到M9、反相器2、第一偏置电压发生器电路3、以及第二偏置电压发生器电路4形成第一偏置电流发生器电路部分。NMOS晶体管M6形成第一偏置电流控制部分。NMOS晶体管M7形成第一偏置电流发生器晶体管，并且作为第一恒定电流源。反相器2与NMOS晶体管M8与M9形成切换电路。NMOS晶体管M8、M9、M11、反相器2、第一偏置电压发生器电路3、以及第二偏置电压发生器电路4形成第二偏置电流发生器电路部分。NMOS晶体管M10形成第二偏置电流控制部分。PMOS晶体管M3形成放大晶体管。NMOS晶体管M11形成第二偏置电流发生器晶体管，并且作为第二恒定电流源。
NMOS晶体管M4与M5形成差分对，并且其源极相互连接。NMOS晶体管M6与M7串联在NMOS晶体管M4与M5的连接点与地电压或者电源电压VSS之间。NMOS晶体管M4的栅极作为反相输入端子-，并且NMOS晶体管M5的栅极作为正相输入端子+。NMOS晶体管M8连接在NMOS晶体管M7的栅极与第一偏置电压Vb1之间。NMOS晶体管M9连接在NMOS晶体管M7的栅极与第二偏置电压Vb2之间。从外界输入切换信号SLP到NMOS晶体管M6与M10的每个栅极。反相器2将切换信号SLP的信号电平反相，并且反相信号输入到NMOS晶体管M9的栅极。
第一偏置电压Vb1或第二偏置电压Vb2施加到NMOS晶体管M7的栅极。NMOS晶体管M7形成第一恒定电流源，用来向NMOS晶体管M4与M5提供恒定电流。
PMOS晶体管M1与M2形成电流镜电路，并且作为差分对(即NMOS晶体管M4与M5)的负载。PMOS晶体管M1连接在电源电压VDD与NMOS晶体管M4的漏极之间。PMOS晶体管M2连接在电源电压VDD与NMOS晶体管M5的漏极之间。PMOS晶体管M1与M2相互连接，并且其连接点连接到PMOS晶体管M1的漏极。PMOS晶体管M3与NMOS晶体管M10、M11串联在电源电压VDD与地电压之间。PMOS晶体管M3与NMOS晶体管M10的连接点作为差分放大器电路1的输出端子。
PMOS晶体管M3的栅极连接到PMOS晶体管M2与NMOS晶体管M5的连接点。PMOS晶体管M2与NMOS晶体管M5的连接点作为差分放大器级的输出端子。切换信号SLP输入到NMOS晶体管M10的栅极。NMOS晶体管M11的栅极连接到NMOS晶体管M7的栅极。由此，NMOS晶体管M11作为PMOS晶体管M3的恒定电流负载。NMOS晶体管M6、M8、M9、以及M1 0作为切换晶体管，其响应于切换信号SLP执行切换。
在上述配置中，第二偏置电压Vb2设置比第一偏置电压Vb1高。在正常运行期间，切换信号SLP为高，每个NMOS晶体管M6、M8、以及M10导通导电，并且NMOS晶体管M9截止关断。当导通NMOS晶体管M8时，第一偏置电压Vb1施加到NMOS晶体管M7与M11的每个栅极。NMOS晶体管M7与M11的每个栅极根据第一偏置电压Vb1生成恒定漏电流。NMOS晶体管M7生成的恒定漏电流作为偏置电流通过NMOS晶体管M6施加到差分对。NMOS晶体管M11生成的恒定漏电流作为偏置电流通过NMOS晶体管M10施加到PMOS晶体管M3。由此，差分放大器电路1被设置为运行状态。
接着，当停止差分放大器电路1的运行以停止电流消耗时，如在休眠运行中，切换信号SLP切换到低。在这种情况下，每个NMOS晶体管M6、M8、以及M10截止关断，并且NMOS晶体管M9导通导电。
当导通NMOS晶体管M9时，第二偏置电压Vb2施加到NMOS晶体管M7的栅极。NMOS晶体管M7根据第二偏置电压Vb2生成恒定漏电流，以将该漏电流作为偏置电流提供给差分对。但是，因为NMOS晶体管M6截止，所以到差分对的偏置电流供应停止。类似地，NMOS晶体管M11根据第二偏置电压Vb2生成恒定漏电流，以将该漏电流作为偏置电流提供给PMOS晶体管M3。但是，因为NMOS晶体管M10截止，所以到PMOS晶体管M3的偏置电流供应停止。结果，差分放大器电路1停止运行。
当切换信号SLP从低变为高时，NMOS晶体管M7与M11的每个栅极电压从第二偏置电压Vb2变回到第一偏置电压Vb1。因为第二偏置电压Vb2比第一偏置电压Vb1高，所以NMOS晶体管M7与M11的每个栅极电容不需要充电。因此，立即从每个NMOS晶体管M7与M11提供偏置电流。
由此，当差分放大器电路1用切换信号SLP开始运行时，NMOS晶体管M7与M11的每个栅极电容不需要充电，并且每个NMOS晶体管M7与M11立即提供偏置电流。因此，可以迅速地运行差分放大器电路1。
图3为显示使用图2的差分放大器电路1的电压调节器10的示例电路的图示。
在图3中，电压调节器10包括：第一误差放大器电路11，其消耗大量电流但是可以高速运行；以及第二误差放大器电路12，其中限制电流消耗量。控制器14向每个第一误差放大器电路11与第二误差放大器电路12输入控制信号。响应于控制信号，第一误差放大器电路11与第二误差放大器电路12的运行互相排斥。每个第一误差放大器电路11与第二误差放大器电路12包括图2的差分放大器电路1。当停止运行时，电流消耗减少。
在高负载运行模式下，其中从输出端子15输出大量电流，当第一误差放大器电路11开始运行时，第二误差放大器电路12停止运行。结果，第一误差放大器电路11控制输出晶体管M20的运行，使得通过将输出电压Vout在电阻器R11与R12之间划分而获得的分压Vfb等于基准电压发生器电路施加的基准电压Vref。由此，第一误差放大器电路11控制输出晶体管M20，并且因此电压调节器10可以高速运行，同时消耗大量电流。
在低负载运行模式下，其中从输出端子15输出少量电流，当第一误差放大器电路11停止运行时，第二误差放大器电路12开始运行。结果，第二误差放大器电路12控制输出晶体管M20的运行，使得分压Vfb等于基准电压Vref。由此，第二误差放大器电路12控制输出晶体管M20，并且因此电压调节器10可以减少电流消耗。
当电压调节器10从高负载运行模式切换到低负载运行模式或者相反时，处于非运行状态的误差放大器电路开始运行。在这种情况下，足够的偏置电压已经施加到NMOS晶体管M7与M11的栅极，用来向非运行状态的误差放大器电路提供偏置电流。如上参照图2所述，非运行状态的误差放大器电路可以迅速开始运行，这是因为NMOS晶体管M7与M11的每个栅极电容已经充电，即不需要充电。因此，可以大大减少在切换运行模式时的输出电压Vout的波动。
图4显示当电压调节器10从低负载运行模式切换到高负载运行模式时的输出电压Vout的示例波形。在图4中，长点划线表示控制信号SLP，连续线表示根据本发明示例实施例的电压调节器10的输出电压Vout，并且虚线指示典型电压调节器的输出电压。从图4可以看出，大大减少了在切换运行模式时的输出电压Vout的波动。图4显示其中输出电压Vout为1.2V、电压电压VDD为2.2V、外部电容为1μF、并且从输出端子15输出的负载电流为10mA的例子。
在图3中，图2的差分放大器电路1用于第一误差放大器电路11与第二误差放大器电路12两者。差分放大器电路1可以仅用于第一误差放大器电路11与第二误差放大器电路12中的一个。
如上所述，根据本发明的示例实施例，当差分放大器电路1以切换信号SLP开始运行时，第一偏置电压Vb1施加到NMOS晶体管M7的栅极以及NMOS晶体管M11的栅极，NMOS晶体管M7作为恒定电流源向差分放大器级提供偏置电流，NMOS晶体管M11作为恒定电流源向后面的放大器级提供偏置电流。当差分放大器电路1根据切换信号SLP停止运行时，比第一偏置电压Vb1高的第二偏置电压Vb2施加到NMOS晶体管M7与M11的每个栅极。由此，差分放大器电路1可以用切换信号SLP迅速开始运行。另外，通过使用两者都包括差分放大器电路1的两个误差放大器电路，即第一误差放大器电路11与第二误差放大器电路12，电压调节器10可以通过切换差分放大器电路1，减少当从高负载运行模式切换到低负载运行模式或者相反时的输出电压Vout的变化。
根据以上教导，可以有许多其他修改与变化。因此应该理解在权利要求的范围内，本说明书的公开可以以不同于此处具体描述的方式实现。
另外，在本公开与说明书的范围内，不同示例实施例的元件和/或特征可以与每个其他元件和/或特征组合和/或替换为每个其他元件和/或特征。
另外，上述的任何一个以及本发明的其他示例特征可以装置、方法、系统、计算机程序、或者计算机程序产品的形式实现。例如，上述方式可以系统或者设备的形式实现，包括但是不限于附图中显示的执行方法的任何一种结构。
另外，上述的任何方法可以实现为程序的形式。该程序可以存储在计算机可读介质上，并且用来当运行在计算机设备(即包括处理器的设备)上时执行上述的任何方法。该程序可以包括计算机可执行指令，用来执行上述任何一或多个步骤，和/或本发明的一或多个方面。由此，使用存储介质或者计算机可读介质来存储信息并且与数据处理设施或者计算机设备交互以执行任何一种上述实施例的方法。
存储介质可以为安装在计算机设备主体内的内置介质或者安排得可以从计算机设备主体脱离的可去除介质。内置介质的例子包括但是不限于：可重写非易失存储器，例如ROM与闪存，以及硬盘。可去除介质的例子包括但是不限于：光存储介质，例如CD-ROM与DVD；磁光存储介质，例如MO；磁存储介质，包括但是不限于软盘(商标)、磁带、以及可去除硬盘；具有内置可重写非易失存储器的介质，包括但是不限于存储卡；以及具有内置ROM的介质，包括但是不限于ROM盒等等。另外，关于所存储的图像的各种信息，例如属性信息，可以任何形式存储，或者以其他方式提供。
如此描述了示例实施例，显然可以许多方式进行变化。此类变化不应该被认为脱离本发明的精神与范围，并且对于本领域技术人员来说，显然所有这些变化都包含在权利要求的范围内。

Claims (12)

1.一种差分放大器电路，包括：
差分对，包括多个晶体管；
第一偏置电流发生器电路部分，被配置来生成至差分对的第一偏置电流；以及
第一偏置电流控制电路部分，包括第一偏置电流控制晶体管，被配置来响应于来自外界的切换信号，控制第一偏置电流至差分对的供应；
其中第一偏置电流发生器电路部分响应于切换信号，改变第一偏置电流的电流值，并且
其中，
当向第一偏置电流控制电路部分输入用来向差分对供应第一偏置电流的切换信号时，第一偏置电流发生器电路部分生成具有第一值的第一偏置电流，并且当向第一偏置电流控制电路部分输入用来停止向差分对供应第一偏置电流的切换信号时，第一偏置电流发生器电路部分生成具有比第一值大的第二值的第一偏置电流。
2.如权利要求1所述的差分放大器电路，其中，第一偏置电流发生器电路部分包括：
第一偏置电流发生器晶体管，被配置来根据施加到其控制电极的偏置电压，生成第一偏置电流；
第一偏置电压发生器电路，被配置来生成使第一偏置电流发生器晶体管生成具有第一值的第一偏置电流的第一偏置电压；
第二偏置电压发生器电路，被配置来生成使第一偏置电流发生器晶体管生成具有第二值的第一偏置电流的第二偏置电压；以及
切换电路，被配置来响应于切换信号，向第一偏置电流发生器晶体管的控制电极施加第一偏置电压与第二偏置电压中的一个。
3.如权利要求2所述的差分放大器电路，其中，
当向第一偏置电流控制电路部分输入用来向差分对供应第一偏置电流的切换信号时，切换电路向第一偏置电流发生器晶体管的控制电极施加第一偏置电压，并且当向第一偏置电流控制电路部分输入用来停止向差分对供应第一偏置电流的切换信号时，切换电路向第一偏置电流发生器晶体管的控制电极施加第二偏置电压。
4.如权利要求1所述的差分放大器电路，还包括：
差分放大器电路部分，包括所述差分对，并且被配置来放大且输出基于差分对输入的信号之间的电压差；以及
放大器电路部分，被配置来放大且输出差分放大器电路部分的输出信号，该放大器电路部分包括：
放大晶体管，包括向其输入差分放大器电路部分的输出信号的控制极；
第二偏置电流发生器电路部分，被配置来生成至放大晶体管的第二偏置电流；以及
第二偏置电流控制电路部分，包括第二偏置电流控制晶体管，被配置来响应于来自外界的切换信号，控制第二偏置电流到放大晶体管的供应；
其中第二偏置电流发生器电路部分响应于切换信号，改变第二偏置电流的电流值。
5.如权利要求4所述的差分放大器电路，其中，
当向第二偏置电流控制电路部分输入用来向放大晶体管供应第二偏置电流的切换信号时，第二偏置电流发生器电路部分生成具有第三值的第二偏置电流，并且当向第二偏置电流控制电路部分输入用来停止向放大晶体管供应第二偏置电流的切换信号时，第二偏置电流发生器电路部分生成具有比第三值大的第四值的第二偏置电流。
6.一种电压调节器，包括：
至少一个输出晶体管，被配置来根据输入控制信号，输出来自输入端子的电流到输出端子；以及
控制电路部分，包括多个差分放大器电路，该多个差分放大器电路被配置来：放大且输出与从输出端子输出的输出电压成比例的比例电压与基准电压之间的电压差，并且响应于来自外界的切换信号，开始与停止运行，并且该控制电路部分被配置来：控制输出晶体管的运行，使得所述比例电压等于基准电压，其中至少一个所述差分放大器电路包括：
差分对，包括多个晶体管；
第一偏置电流发生器电路部分，被配置来生成至差分对的第一偏置电流；以及
第一偏置电流控制电路部分，包括第一偏置电流控制晶体管，被配置来响应于切换信号，控制第一偏置电流至差分对的供应；
其中第一偏置电流发生器电路部分响应于切换信号，改变第一偏置电流的电流值，并且
其中，
当向第一偏置电流控制电路部分输入用来向差分对供应第一偏置电流的切换信号时，第一偏置电流发生器电路部分生成具有第一值的第一偏置电流，并且当向第一偏置电流控制电路部分输入用来停止向差分对供应第一偏置电流的切换信号时，第一偏置电流发生器电路部分生成具有比第一值大的第二值的第一偏置电流。
7.如权利要求6所述的电压调节器，其中，第一偏置电流发生器电路部分包括：
第一偏置电流发生器晶体管，被配置来根据施加到其控制电极的偏置电压，生成第一偏置电流；
第一偏置电压发生器电路，被配置来生成使第一偏置电流发生器晶体管生成具有第一值的第一偏置电流的第一偏置电压；
第二偏置电压发生器电路，被配置来生成使第一偏置电流发生器晶体管生成具有第二值的第一偏置电流的第二偏置电压；以及
切换电路，被配置来响应于切换信号，向第一偏置电流发生器晶体管的控制电极施加第一偏置电压与第二偏置电压中的一个。
8.如权利要求7所述的电压调节器，其中，
当向第一偏置电流控制电路部分输入用来向差分对供应第一偏置电流的切换信号时，切换电路向第一偏置电流发生器晶体管的控制电极施加第一偏置电压，并且当向第一偏置电流控制电路部分输入用来停止向差分对供应第一偏置电流的切换信号时，切换电路向第一偏置电流发生器晶体管的控制电极施加第二偏置电压。
9.如权利要求6所述的电压调节器，其中：
差分放大器电路包括：包括所述差分对的差分放大器电路部分，并且被配置来放大且输出基于差分对输入的信号之间的电压差；以及放大器电路部分，被配置来放大且输出差分放大器电路部分的输出信号，该放大器电路部分包括：
放大晶体管，包括向其输入差分放大器电路部分的输出信号的控制极；
第二偏置电流发生器电路部分，被配置来生成至放大晶体管的第二偏置电流；以及
第二偏置电流控制电路部分，包括第二偏置电流控制晶体管，被配置来响应于来自外界的切换信号，控制第二偏置电流到放大晶体管的供应；
其中第二偏置电流发生器电路部分响应于切换信号，改变第二偏置电流的电流值。
10.如权利要求9所述的电压调节器，其中，
当向第二偏置电流控制电路部分输入用来向放大晶体管供应第二偏置电流的切换信号时，第二偏置电流发生器电路部分生成具有第三值的第二偏置电流，并且当向第二偏置电流控制电路部分输入用来停止向放大晶体管供应第二偏置电流的切换信号时，第二偏置电流发生器电路部分生成具有比第三值大的第四值的第二偏置电流。
11.一种控制差分放大器电路的方法，其中所述差分放大器电路包括差分对，所述方法包括：
当输入用来开始运行差分放大器电路的切换信号时，从恒定电流源向差分对提供具有第一值的第一偏置电流；以及
当输入用来停止运行差分放大器电路的切换信号时，阻止从恒定电流源向差分对提供第一偏置电流，并且使恒定电流源生成具有比第一值大的第二值的第一偏置电流。
12.一种控制差分放大器电路的方法，其中所述差分放大器电路包括具有差分对的差分放大器电路部分和具有放大晶体管的放大器电路部分，所述方法包括：
当输入用来开始运行差分放大器电路的切换信号时，从第一恒定电流源向差分对提供具有第一值的第一偏置电流，以及从第二恒定电流源向放大晶体管提供具有第三值的第二偏置电流，其中该放大晶体管包含控制电极，差分放大器电路部分的输出信号输入到该控制电极；以及
当输入用来停止运行差分放大器电路的切换信号时，阻止从第一恒定电流源向差分对提供第一偏置电流、以及阻止从第二恒定电流源向放大晶体管提供第二偏置电流，并且使第一恒定电流源生成具有比第一值大的第二值的第一偏置电流、以及使第二恒定电流源生成具有比第三值大的第四值的第二偏置电流。
CN2007101496358A 2006-09-08 2007-09-10 差分放大器电路、其控制方法、使用其的电压调节器 Expired - Fee Related CN101141117B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006244424A JP4653046B2 (ja) 2006-09-08 2006-09-08 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法
JP244424/06 2006-09-08

Publications (2)

Publication Number Publication Date
CN101141117A CN101141117A (zh) 2008-03-12
CN101141117B true CN101141117B (zh) 2010-10-13

Family

ID=39168961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101496358A Expired - Fee Related CN101141117B (zh) 2006-09-08 2007-09-10 差分放大器电路、其控制方法、使用其的电压调节器

Country Status (4)

Country Link
US (1) US7598807B2 (zh)
JP (1) JP4653046B2 (zh)
KR (1) KR20080023133A (zh)
CN (1) CN101141117B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411279A (zh) * 2011-11-02 2017-02-15 马维尔国际贸易有限公司 用于差分放大器的电路

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407510B2 (ja) 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
US7947181B2 (en) * 2008-11-07 2011-05-24 The Good Water Company, Inc. Reverse osmosis system
US7862723B2 (en) * 2008-11-07 2011-01-04 The Good Water Company, Inc. Reverse osmosis system
JP5467845B2 (ja) * 2009-09-29 2014-04-09 セイコーインスツル株式会社 ボルテージレギュレータ
US8324972B2 (en) * 2011-03-31 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Front-end circuit of low supply-voltage memory interface receiver
US9122293B2 (en) 2012-10-31 2015-09-01 Qualcomm Incorporated Method and apparatus for LDO and distributed LDO transient response accelerator
US9170590B2 (en) 2012-10-31 2015-10-27 Qualcomm Incorporated Method and apparatus for load adaptive LDO bias and compensation
US9235225B2 (en) * 2012-11-06 2016-01-12 Qualcomm Incorporated Method and apparatus reduced switch-on rate low dropout regulator (LDO) bias and compensation
US8981745B2 (en) 2012-11-18 2015-03-17 Qualcomm Incorporated Method and apparatus for bypass mode low dropout (LDO) regulator
JP6298671B2 (ja) * 2013-05-31 2018-03-20 エイブリック株式会社 ボルテージレギュレータ
CN104679082B (zh) * 2013-11-29 2016-03-02 展讯通信（上海）有限公司 一种自适应电路和电压信号放大器
JP6277151B2 (ja) * 2015-03-31 2018-02-07 日立オートモティブシステムズ株式会社 センサ装置
GB2557224A (en) * 2016-11-30 2018-06-20 Nordic Semiconductor Asa Voltage regulator
CN107608440A (zh) * 2017-10-25 2018-01-19 北京智芯微电子科技有限公司 一种带隙基准参考源电路
CN109560809B (zh) * 2019-01-07 2020-06-30 上海奥令科电子科技有限公司 一种对数转换电路
KR20220010125A (ko) * 2020-07-17 2022-01-25 에스케이하이닉스 주식회사 증폭기 및 이를 포함하는 전압 생성 회로
CN115698894A (zh) * 2021-05-24 2023-02-03 日清纺微电子有限公司 恒压产生电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351187B1 (en) * 2000-06-15 2002-02-26 Micon Design Technology Co., Ltd Structure of operational amplifier
CN1510830A (zh) * 2002-11-28 2004-07-07 三洋电机株式会社 电流控制方法及其应用
CN1719722A (zh) * 2004-07-09 2006-01-11 三星电子株式会社 自偏置差分放大器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181510A (ja) * 1987-01-22 1988-07-26 Matsushita Electric Ind Co Ltd 出力増幅回路
JPH0529840A (ja) * 1991-07-17 1993-02-05 Hitachi Ltd 半導体集積回路装置
JP2002312043A (ja) * 2001-04-10 2002-10-25 Ricoh Co Ltd ボルテージレギュレータ
JP3730886B2 (ja) * 2001-07-06 2006-01-05 日本電気株式会社 駆動回路及び液晶表示装置
JP3707680B2 (ja) * 2002-01-25 2005-10-19 松下電器産業株式会社 駆動電圧制御装置
JP4465283B2 (ja) * 2005-01-25 2010-05-19 Ｏｋｉセミコンダクタ株式会社 差動増幅回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351187B1 (en) * 2000-06-15 2002-02-26 Micon Design Technology Co., Ltd Structure of operational amplifier
CN1510830A (zh) * 2002-11-28 2004-07-07 三洋电机株式会社 电流控制方法及其应用
CN1719722A (zh) * 2004-07-09 2006-01-11 三星电子株式会社 自偏置差分放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2005-339467A 2005.12.08
JP特开平10-91255A 1998.04.10

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411279A (zh) * 2011-11-02 2017-02-15 马维尔国际贸易有限公司 用于差分放大器的电路
CN106411279B (zh) * 2011-11-02 2019-04-12 马维尔国际贸易有限公司 用于差分放大器的电路

Also Published As

Publication number Publication date
US7598807B2 (en) 2009-10-06
KR20080023133A (ko) 2008-03-12
JP2008067186A (ja) 2008-03-21
US20080061881A1 (en) 2008-03-13
JP4653046B2 (ja) 2011-03-16
CN101141117A (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
CN101141117B (zh) 差分放大器电路、其控制方法、使用其的电压调节器
US8866341B2 (en) Voltage regulator
EP2022056B1 (en) Sram leakage reduction circuit
US6320797B1 (en) Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
JP4237696B2 (ja) レギュレータ回路
US9933799B2 (en) Voltage regulator using a multi-power and gain-boosting technique and mobile devices including the same
US9964986B2 (en) Apparatus for power regulator with multiple inputs and associated methods
US20090115494A1 (en) Charge pump warm-up current reduction
JP2000236657A (ja) 昇圧回路
KR100956776B1 (ko) 네거티브 전압 생성 장치
US6806692B2 (en) Voltage down converter
US8710809B2 (en) Voltage regulator structure that is operationally stable for both low and high capacitive loads
US7479767B2 (en) Power supply step-down circuit and semiconductor device
US7183838B2 (en) Semiconductor device having internal power supply voltage dropping circuit
US10656664B1 (en) Voltage generator
US8339871B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US7859135B2 (en) Internal power supply circuit having a cascode current mirror circuit
US6028458A (en) Differential amplifier with input signal determined standby state
TW201716903A (zh) 使用多電源和增益提升技術之電壓調節器以及包含該電壓調節器的行動裝置
JP2008107971A (ja) 電源電圧発生回路および半導体集積回路装置
KR20100064171A (ko) 반도체 메모리 장치의 네거티브 워드라인 전압 발생기
JP4934396B2 (ja) 半導体集積回路装置
US6791395B2 (en) Boost circuit for providing constant pump voltage
US6847253B2 (en) Half voltage generator having low power consumption
US7772719B2 (en) Threshold voltage control circuit and internal voltage generation circuit having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RICOH MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RICOH CO. LTD.

Effective date: 20150403

TR01 Transfer of patent right

Effective date of registration: 20150403

Address after: Osaka

Patentee after: Ricoh Microelectronics Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Ricoh Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20160910

CF01 Termination of patent right due to non-payment of annual fee