CN106411279B

CN106411279B - 用于差分放大器的电路

Info

Publication number: CN106411279B
Application number: CN201610839136.0A
Authority: CN
Inventors: S·希鲁希安; G·T·尤伊哈拉
Original assignee: Mawier International Trade Co Ltd
Current assignee: Kaiwei International Co; Marvell International Ltd; Marvell Asia Pte Ltd
Priority date: 2011-11-02
Filing date: 2012-10-26
Publication date: 2019-04-12
Anticipated expiration: 2032-10-26
Also published as: US8937508B2; EP2774267A1; KR101947663B1; CN106411279A; US20130106513A1; KR20140096101A; CN103907285A; CN103907285B; WO2013066752A1

Abstract

本公开内容的方面提供了一种电路。该电路包括一对互补晶体管，被配置为具有与差分放大器中的互补晶体管对相匹配的特性并且具有二极管连接的拓扑。该电路还包括反馈信号生成电路，被配置为基于所述一对互补晶体管上的电压降来生成反馈信号，所述反馈信号被用于调整去往所述差分放大器的供电电压。

Description

用于差分放大器的电路

本申请是申请日为2012年10月26日、申请号为201280053209.3、发明名称为“差分放大器”的发明专利申请的分案申请。

技术领域

本公开内容要求于2011年11月2日提交的美国临时申请第61/554,907号“Efficient High Speed Amplifiers”以及于2012年2月22日提交的美国临时申请第61/601,912号“Efficient High Speed Amplifiers”的权益，其以引用的方式而整体结合于此。

背景技术

本文中所提供的背景技术描述是出于一般性地给出本公开内容的背景的目的。从背景技术章节所描述的工作的程度而言，本发明人的工作以及不可以另外地认定为是提交时间时的现有技术的本描述的方面并未明显地也未隐含地被承认为本公开内容的现有技术。

差分放大器通常包括一对匹配的晶体管，诸如一对匹配的双极晶体管、一对匹配的金属氧化物半导体(MOS)晶体管等。在一个示例中，差分放大器包括与电流源耦合的一对匹配的N型MOS晶体管以及两个负载部件。具体地，两个N型MOS晶体管的源极端子被耦合在一起并且被耦合至电流源。两个N型MOS晶体管的漏极端子分别被耦合至两个负载部件。差分放大器在两个N型MOS晶体管的栅极端子处接收一对差分输入，并且从两个N型MOS晶体管的漏极端子生成一对差分输出。

发明内容

本公开内容的方面提供了一种差分放大器。该差分放大器包括第一对互补晶体管、第二对互补晶体管以及电流源。第一对互补晶体管的第一控制端子耦合至差分放大器的第一输入节点，并且第一对互补晶体管的第一驱动端子耦合至差分放大器的第一输出节点以用于驱动分在。第二互补晶体管的第二控制端子耦合至差分放大器的第二输入节点，并且第二对互补晶体管的第二驱动端子耦合至差分放大器的第二输出节点。电流源被配置为维持流经第一对互补晶体管和第二对互补晶体管的基本恒定的总电流。

在一个实施例中，该电流源是第一电流源。该差分放大器进一步包括第二电流源，并且第一电流源和第二电流源分别被配置为维持来自高电压源的第一基本恒定电流以及来自低电压源的第二基本恒定电流。

根据本公开内容的一个方面，该差分放大器包括共模反馈电路，被配置为抑制第一输出节点和第二输出节点处的共模响应。在一个实施例中，共模反馈电路被配置为参照基准电压来维持第一输出节点和第二输出节点处的共模水平。在一个示例中，基准电压生成器被配置为基于二极管连接的第三对互补晶体管来生成基准电压。第三对互补晶体管具有与第一对和第二对相匹配的特性。

进一步地，在一个实施例中，基准电压生成器被配置为生成去往电压调节器的反馈信号，以使得电压调节器能够基于反馈信号来调整去往差分放大器的供电电压。在一个示例中，该电压调节器在与该差分放大器相同的集成电路(IC)芯片上。在另一个示例中，该电压调节器在包括该差分电压器的集成电路(IC)芯片的外部。

进一步地，在一个实施例中，该差分电压器包括可调整的电阻部件，被配置为调整该差分放大器的增益。

根据本公开内容的一个方面，该负载包括分别耦合至输出节点的第一电流源负载和第二电流源负载。在一个实施例中，第一电流源负载和第二电流源负载使用同一类型的晶体管。进一步地，该负载包括具有与第一电流源负载互补类型的第三电流源负载以及与第二电流源负载互补类型的第四电流源负载。

在一个实施例中，第一对互补晶体管包括第一P型金属氧化物半导体(MOS)晶体管和第一N型MOS晶体管，第一控制端子是第一P型MOS晶体管和第一N型MOS晶体管的栅极端子，并且第一驱动端子是第一P型MOS晶体管和第一N型MOS晶体管的漏极端子。第二对互补晶体管包括第二P型MOS晶体管和第二N型MOS晶体管，第二控制端子是第二P型MOS晶体管和第二N型MOS晶体管的栅极端子，并且第二驱动端子是第二P型MOS晶体管和第二N型MOS晶体管的漏极端子。

本公开内容的方面提供了一种电路。该电路包括一对互补晶体管，被配置为具有与差分放大器中的互补晶体管对相匹配的特性。进一步地，该电路包括反馈信号生成电路，被配置为基于该对互补晶体管上的电压降来生成反馈信号。该反馈信号被用于调整去往差分放大器的供电电压。

本公开内容的方面提供了另一种电路。该电路包括第一电流源负载以及与该第一电流源负载互补的第二电流源负载。第一电流源负载和第二电流源负载被配置为用作对于差分放大器中的第一对互补晶体管的负载。该电路还包括第三电流源负载和与该第三电流源负载互补的第四电流源负载。第三电流源负载和第四电流源负载被配置为用作对于差分放大器中的第二对互补晶体管的负载。

本公开内容的方面提供了一种方法。该方法包括在差分放大器的第一输入节点和第二输入节点处接收一对差分输入信号。第一输入节点控制第一对N型和P型晶体管的控制端子，并且第二输入节点控制第二对N型和P型晶体管的控制端子。进一步地，该方法包括维持流经具有同一类型的晶体管的基本恒定的总电流以及用由两种类型的晶体管所控制的电流来驱动耦合在差分放大器的第一输出节点与第二输出节点之间的负载。

附图说明

将参照附图，详细描述被提出作为示例的本公开内容的各种实施例，其中相似标号指代相似元件，并且其中：

图1A-1C示出根据本公开内容的实施例的差分放大器的图；

图2A-2B示出根据本公开内容的实施例的具有共模反馈的差分放大器的图；

图3A示出根据本公开内容的实施例的基准电压生成器的图；

图3B示出根据本公开内容的实施例的差分放大器的级联；

图4A示出根据本公开内容的实施例的另一个基准电压生成器的图；

图4B示出根据本公开内容的实施例的使用图4A的基准电压生成器的差分放大器的图；

图5示出根据本公开内容的实施例的电压调节器；

图6A和6B示出根据本公开内容的实施例的使用外部电压调节器的图；

图7示出根据本公开内容的实施例的具有退化电阻器的差分放大器的图；

图8示出根据本公开内容的实施例的具有输出电阻器的差分放大器的图；

图9A示出根据本公开内容的实施例的负载电路的图；

图9B示出具有图9A的负载电路的差分放大器的图；以及

图10示出根据本公开内容的实施例的概括过程示例1000的流程图。

具体实施方式

图1A示出根据本公开内容的实施例的差分放大器100的图。差分放大器100包括一对匹配的互补晶体管对102和104、电流源106a和106b、以及负载电路109。这些元件如图1A所示的被耦合在一起。

在图1A示例中，互补晶体管对102包括耦合在一起的N型金属氧化物半导体(MOS)晶体管N1和P型MOS晶体管P1，并且互补晶体管对104包括耦合在一起的N型MOS晶体管N2和P型MOS晶体管P2。具体地，晶体管N1和P1的栅极端子一起被耦合至对第一输入节点inp(非反相输入)，并且晶体管N2和P2的栅极端子一起被耦合至第二输入节点inm(反相输入)；晶体管N1和P1的漏极端子一起被耦合至第一输出节点outm并且晶体管N2和P2的漏极端子一起被耦合至第二输出节点outp。

根据本公开内容的一个方面，N型晶体管N1和N2是匹配的晶体管，并且P型晶体管P1和P2是匹配的晶体管。在一个示例中，晶体管N1和N2在层中被形成具有基本相同的模式，因此晶体管N1和N2具有基本相同的掺杂(doping)、相同大小、相同定向等，并且因此具有基本相同的晶体管特征。类似地，晶体管P1和P2在层中被形成具有基本相同的模式，因此晶体管P1和P2具有基本相同的掺杂、相同大小、相同定向等，并且因此具有基本相同的晶体管特征。

进一步地，晶体管P1和P2的源极端子一起被耦合至电流源106a，并且晶体管N1和N2的源极端子一起被耦合至电流源106b。在一个实施例中，电流源106a和106b提供偏置电流以在适当的操作条件下偏置晶体管P1、P2、N1和N2。在一个示例中，电流源106a向晶体管P1和P2提供相对恒定的总电流I_{tail_up}，并且电流源106b向晶体管N1和N2提供相对恒定的总电流I_{tail_dn}。流经P型MOS晶体管P1和P2的电流I_P1和I_P2之和等于I_{tail_up}并且是基本恒定的。类似地，流经N型MOS晶体管N1和N2的电流I_N1和I_N2之和等于I_{tail_dn}并且是基本恒定的。在一个示例中，I_{tail_up}基本等于I_{tail_dn}。

在操作期间，输入节点inp和inm接收一对差分输入信号，一对匹配的互补晶体管对102和104对差分输入信号进行放大，并且驱动负载电路109。因此，输出节点outm和outp生成一对差分输出信号。

具体地，在一个示例中，当一对差分输入信号的电压差(ΔV_in)变得更大时，输入节点inp上的电压变得更大，并且输入节点inm上的电压变得更小。输入节点inp上更大的电压使得流经晶体管N1的电流(I_N1)更大，并且还使得流经晶体管P1的电流(I_P1)更小。然而，流入到输出节点outm的负载电流(Iom)变得更大。输入节点inm上更小的电压使得流经晶体管N2的电流(I_N2)更小，并且还使得流经晶体管P2的电流(I_P2)更大。然后，流出输出节点outp的负载电流(Iop)变得更大。在一个示例中，负载电流Iom与负载电流Iop相同。更大的负载电流然后使得输出节点outm和outp上的一对差分输出信号的电压差更大。

根据本公开内容的实施例，N型晶体管(N1和N2)以及P型晶体管(P1和P2)两者均对信号放大有贡献。在一个示例中，制造过程用针对相同电流密度的大致相同的跨导(trans-conductance)，来生产P型MOS晶体管N1和N2以及P型MOS晶体管P1和P2。因此，当N型MOS晶体管N1和N2以及P型MOS晶体管P1和P2具有相同宽度和长度时，晶体管N1、N2、P1和P2具有大致相同的跨导(g_m)，然后，差分放大器100的有效跨导可以被表示为公式1

因此，差分放大器100的有效跨导是例如仅将N型MOS晶体管N1和N2用于信号放大的另一个差分放大器的跨导的大约两倍。

在另一个示例中，差分放大器100中的晶体管N1、N2、P1和P2的宽度被减少一半，因此差分放大器100的总栅极区域与仅包括未被减少大小的N型MOS晶体管的其他差分放大器大致相同。然后，差分放大器100具有与该其他差分放大器大致相同的输入电容，并且具有与该其他差分放大器大致相同的有效跨导。在一个示例中，由于宽度的减少，差分放大器100中的偏置电流被减少一半，以便于将差分放大器100中的晶体管偏置成在与该其他差分放大器类似的操作条件中进行操作，并且因此差分放大器100消耗该其他差分放大器所消耗的电流的一半。因此，差分放大器100针对相同的输入电容和相同的有效跨导实现了减少的电流消耗。

注意到，在一些实施例中，仅使用一个电流源。

图1B和1C分别示出根据本公开内容的实施例的差分放大器100'和差分放大器100"。差分放大器100'和差分放大器100"类似于以上所描述的差分放大器100那样进行操作。差分放大器100'和差分放大器100"还利用相同或等同于在差分放大器100中所使用的某些部件；这些部件的描述已经在以上被提供并且在这里出于清楚性的目的而被省略。在图1B中，差分放大器100'仅包括一个电流源106a。晶体管N1和N2的源极端子被连接至低压供电，诸如VSS。在图1C中，差分放大器100"仅包括一个电流源106b，并且晶体管P1和P2的源极端子被连接至高压供电，诸如VDD。

图2A示出根据本公开内容的实施例的差分放大器200的图。差分放大器200类似于以上所描述的差分放大器100那样进行操作。差分放大器200还利用相同或等同于在差分放大器100中所使用的某些部件；这些部件的描述已经在以上被提供并且在这里出于清楚性的目的而被省略。注意到，为了简便和清楚性，负载电路未被示出。差分放大器200使用共模反馈来调整偏置电流源之一，以抑制共模响应，诸如由于温度改变引起的设备特性改变的共模响应等。

具体地，在图2A示例中，差分放大器200包括共模反馈(CMFB)控制的偏置电流源210。CMFB控制的偏置电流源210包括共模感应部分211和可控制偏置电流源部分212。在图2A示例中，共模感应部分211包括串联耦合在两个输出节点outm和outp之间的两个电阻部件R1和R2。在一个示例中，电阻部件R1和R2具有相同的电阻，并且因此在节点202处的感应电压(V_cmo)指示了共模响应。

可控制偏置电流源部分212包括放大器204以及提供偏置电流I_{tail_dn}的晶体管，诸如N型MOS晶体管N00。放大器204比较感应电压V_cmo和基准电压V_{cmo_ref}，并且使用比较结果来以负反馈控制N型MOS晶体管N00。在一个示例中，归因于共模响应，输出节点outm和outp处的两个电压均变得更大，因此节点202处的电压V_cmo更大，因而可控制偏置电流源部分212增加偏置电流I_{tail_dn}。据此，N型MOS晶体管N1和N2的源极-漏极电流增加。所增加的源极-漏极电流低于输出节点outm和outp处的电压，并且因此抑制共模响应。

注意到，在一个示例中，电阻部件R1和R2的电阻比负载电路(未示出)的输出阻抗大得多。还注意到，共模感应部分211可以被适当地修改。在一个示例中，电阻部件R1和R2由晶体管来实施，诸如在电流源拓扑中的晶体管。在另一个示例中，共模感应部分211使用电容部件。

还注意到，差分放大器200可以被适当地修改。在一个示例中，共模反馈用于调整偏置电流I_{tail_up}以抑制共模响应。

图2B示出从差分放大器200修改而来的另一个差分放大器200'的图。差分放大器200'类似于以上所描述的差分放大器200那样进行操作。差分放大器200还利用相同或等同于在差分放大器200中所使用的某些部件；这些部件的描述已经在以上被提供并且在这里出于清楚性的目的而被省略。然而，到N型晶体管N1和N2的总偏置电流(I_{tail_dn})由两个源来提供，提供第一部分I_{tail_dn1}的电流源206以及提供第二部分I_{tail_dn0}的N型MOS晶体管N00。第一部分I_{tail_dn1}相对恒定，并且第二部分基于共模反馈而被调整。

图3A示出根据本公开内容的实施例的用于生成在CMFB控制偏置电流源210中使用的基准电压V_{cmo_ref}的电路300的图。电路300包括一对互补晶体管(P型MOS晶体管P0和N型MOS晶体管N0)、电流源302和电压源304。这些元件如图3A中所示被耦合在一起。

在一个示例中，电路300被制造在与差分放大器200相同的集成电路(IC)芯片上。进一步地，P型MOS晶体管P0是与晶体管P1和P2相匹配的晶体管，并且因此具有与晶体管P1和P2基本相同的晶体管特性；类似地，N型MOS晶体管N0是与晶体管N1和N2相匹配的晶体管，并且因此具有与晶体管N1和N2基本相同的晶体管特性。因此，互补对P0和N0匹配互补对P1和N1、以及互补对P2和N2。

在图3A示例中，电流源302将恒定偏置电流I_ref1＝I_{tail_up}/2提供至P型MOS晶体管P0，该恒定偏置电流是由电流源106a提供的去往P型MOS晶体管P1和P2的总偏置电流的一半。在一个实施例中，使用电流镜(current mirror)结构来形成电流源302和电流源106a。

电压源304可以是任何合适的电压源。在一个示例中，电压源304是基于带隙电压的电压源。在另一个示例中，电压源304由提供恒定偏置电流的电流源所取代，该恒定电流是去往N型MOS晶体管N1和N2的总偏置电流的一半。

互补对P0和N0类似于互补对P1和N1或者P2和N2那样被耦合在一起，除了P0和N0的栅极端子与P0和N0的漏极端子耦合，这被称为二极管连接。P0和N0的耦合的栅极/漏极端子生成电压V_{cmi_ref}。电压V_{cmi_ref}然后被用作差分放大器200中的基准电压V_{cmo_ref}。

注意到，在一个示例中，因为P0的栅极端子和漏极端子被短路，P0的源极-漏极电压是恒定偏置电流I_ref1和P0的晶体管特性的函数。在一个示例中，流经P0的电流I_D可以被表示为公式2：

其中μ_p是空穴(hole)的移动性，C_ox是每单位面积的栅极氧化物电容，W是P0的通道宽度，L是P0的通道长度，V_DS是漏极-源极电压，并且V_TH是P0的阈值电压。因此，P0的源极-漏极电压是恒定偏置电流I_ref1和P0的晶体管特性的函数。

类似地，N0的源极-漏极电压是恒定偏置电流I_ref1和N0的晶体管特性的函数。

根据本公开内容的实施例，因为基准电压V_{cmo_ref}是基于与互补对P1和N1以及互补对P2和N2相匹配的晶体管P0和N0而生成的，基准电压V_{cmo_ref}追踪差分放大器200的共模响应，诸如归因于工艺、电压和温度(PVT)变化影响的共模响应。因此，使用电路300来生成基准电压V_{cmo_ref}，差分放大器200实现对于PVT变化的高共模抑制。

图3B示出根据本公开内容的实施例的使用由电路300生成的电压V_{cmi_ref}作为基准电压的多个差分放大器200a-200c的图。在一个示例中，多个差分放大器200a-200c中的每一个具有与差分放大器200相同的结构，并且类似于该差分放大器那样进行操作。

在图3B示例中，多个差分放大器200a-200c以级联结构进行耦合。例如，差分放大器200a的输出端子outp和outm分别耦合至随后的差分放大器、诸如差分放大器200b的输入端子inp和inm，并且差分放大器200b的输出端子outp和outm分别耦合至进一步随后的差分放大器、诸如差分放大器200c的输入端子inp和inm等。

另外，多个差分放大器200a-200c使用由电路300生成的电压V_{cmi_ref}作为基准电压V_{cmo_ref}以抑制共模响应。

图4A示出根据本公开内容的实施例的用于生成内部电压供电VDD_internal的电路400的图。电路400利用相同或等同于在电路300中所使用的某些部件，诸如电流源302、P型MOS晶体管P0、N型MOS晶体管N0以及电压基准304；这些部件的描述已经在以上被提供并且在这里出于清楚性的目的而被省略。

此外，电路400包括内部VDD调节器402，被配置为接收电源供电VDD，诸如从IC芯片的外部电源接收的电源供电，并且被配置为生成内部电压供电VDD_internal。根据本公开内容的一个方面，内部电压供电VDD_internal从电源供电VDD减少以减少功率耗散。根据本公开内容的另一个方面，IC芯片上的一些晶体管或所有晶体管具有相对薄的栅极氧化物，并且因此晶体管的最大额定电压大约是或者低于(VDD-VSS)。内部电压供电VDD_internal从电源供电VDD减少至对于这些晶体管而言安全的水平，以避免电过应力(overstress)情况。

在图4A示例中，电路400包括反馈信号生成电路405，被配置为生成调节器基准电压V_{reg_ref}，并且将调节器基准电压V_{reg_ref}提供至内部VDD调节器402。然后，内部VDD调节器402基于调节器基准电压V_{reg_ref}而生成内部电压供电VDD_internal，诸如在与调节器基准电压V_{reg_ref}相同的电压水平。

在一个示例中，反馈信号生成电路405包括操作放大器404、加法器406以及电压基准408。电压基准408被配置为将电压V_ref2提供至加法器406。操作放大器404被配置为缓存器，用于将晶体管P0的源电压提供至加法器406。加法器406将源电压与电压V_ref2加起来，以生成调节器基准电压V_{reg_ref}。当内部VDD调节器402将内部电压供电VDD_internal生成为具有与调节器基准电压V_{reg_ref}相同的电压水平时，电流源302上的压降是电压V_ref2。

进一步地，在图4A示例中，调节器基准电压V_{reg_ref}是基于P0上的源极-漏极电压降以及N0上的漏极-源极电压降来生成的。因为P0上的源极-漏极电压降是基于P0的晶体管特性，并且N0上的漏极-源极电压降是基于N0的晶体管特性。晶体管特性可以受变化、诸如工艺变化、温度变化等的影响。然后，调节器基准电压V_{reg_ref}追踪归因于工艺和温度变化的压降变化，以实现针对P0和N0的某些饱和电流。因此，内部电压供电VDD_internal通过工艺和温度变化而被调整，以使得P0和N0能够实现某些操作点，诸如针对二极管连接拓扑的饱和电流。

进一步地，内部电压供电VDD_internal被提供为去往与电路400相同的芯片上的其他电路的电源供电。因为内部电压供电VDD_internal被调整以补偿工艺和温度变化，并且其他电路也实现通过工艺和温度变化的某些操作点。

图4B示出了电路400提供内部电压供电VDD_internal作为正供电电压并且提供电压V_{cmi_ref}作为基准电压以支持差分放大器200的操作的图。在一个示例中，互补对P1和N1以及P2和N2与匹配互补对P0和N0相匹配，因此电源供电的调整补偿工艺和温度变化，并且互补对P1和N1以及P2和N2可以实现通过工艺和温度变化的某些操作点。

还注意到，在一个示例中，调节器基准电压V_{reg_ref}可以被提供至IC芯片外面的外部电压调节器，以调整去往IC芯片的供电电压。

图5示出根据本公开内容的实施例的功率控制电路500。功率控制电路500利用相同或等同于在电路400中所使用的某些部件；这些部件的描述已经在以上被提供并且在这里出于清楚性的目的而被省略。

在图5示例中，调节器基准电压V_{reg_ref}类似于图4A中的示例那样被生成。然而，功率控制电路500不具有内部电压调节器。调节器基准电压V_{reg_ref}被提供至外部电压调节器(未示出)，并且外部电压调节器基于调节器基准电压V_{reg_ref}来提供电源供电电压VDD_internal。

图6A示出根据本公开内容的实施例的与IC芯片600外部的电压调节器622耦合的IC芯片600的图。在一个示例中，电压调节器622和IC芯片600被组装在印刷电路板上。

IC芯片600上的一部分电路是模拟电路。例如，IC芯片600包括模拟电路的模拟部分612。在图6A示例中，模拟部分612包括多个模拟电路614以及功率控制电路500。功率控制电路500将调节器基准电压V_{reg_ref}提供至外部电压调节器622。外部电压调节器622基于调节器基准电压V_{reg_ref}来调节去往IC芯片600的电源供电输入板604的电源供电。例如，该电源供电具有电压电势VDD_internal，其与调节器基准电压V_{reg_ref}基本相同。

在一个示例中，IC芯片600包括电源分配网格616，其将从电源供电输入板604所接收的电源供电分配至多个模拟电路614。

注意到，IC芯片600的其他部分可以利用与模拟部分612不同的电源供电或者利用与模拟部分612相同的电源供电。

图6B示出根据本公开内容的实施例的与IC芯片600'外部的电压调节器622耦合的芯片600'的另一个图。在一个示例中，电压调节器622和IC芯片600'被组装在印刷电路板上。在图6B示例中，在电源供电输入板604上所接收的电源供电由电源网格616'分配至IC芯片600'上的所有电路。

根据本公开内容的实施例，电压水平VDD_internal被维持在接近电路需要操作以减少功率消耗的最小电压水平。此外，电压水平VDD_internal由电压调节器622基于调节器基准电压V_{reg_ref}来调整，以补偿变化，诸如工艺变化、温度变化等。

注意到，所公开的差分放大器、诸如差分放大器100、100'、100"、200、200'等，可以针对各种应用而适当地修改，各种应用诸如各种增益放大器、可编程增益放大器、连续时间线性等化器(equalizer)等。

图7示出根据本公开内容的实施例的差分放大器700的图。差分放大器700利用相同或等同于在差分放大器100中所使用的某些部件；这些部件的描述已经在以上被提供并且在这里出于清楚性的目的而被省略。

在图7示例中，差分放大器700包括退化电阻器(degeneration resistor)R_1p、R_1n、R_2p和R_2n。在一个示例中，退化电阻器R_1p、R_1n、R_2p和R_2n的电阻可以被调整以改变差分放大器700的增益。因此，差分放大器700可以被用在各种增益放大器、可编程增益放大器、连续时间线性等化器等应用中。

注意到，可以使用任何适当的技术、诸如电阻器阵列、MOS晶体管等来实施退化电阻器R_1p、R_1n、R_2p和R_2n。

在一个实施例中，差分放大器700包括电阻器对R_1p和R_2p而不是电阻器对R_1n和R_2n。在其他实施例中，差分放大器700包括电阻器对R_1n和R_2n而省略电阻器对R_1p和R_2p。电阻器R_1p、R_1n、R_2p和R_2n的电阻器值可以具有相同值或者可以不具有相同值。

图8示出根据本公开内容的实施例的差分放大器800的图。差分放大器800利用相同或等同于在差分放大器700中所使用的某些部件；这些部件的描述已经在以上被提供并且在这里出于清楚性的目的而被省略。

在图8示例中，差分放大器800包括负载电路109中的两个输出电阻部件R_1o和R_2o。在一个示例中，输出电阻部件R_1o和R_2o的电阻可以被调整以改变差分放大器800的增益。注意到，输出电阻部件R_1o和R_2o可以被实施为电阻器和/或晶体管，诸如二极管连接的晶体管、电流源配置的晶体管等。

图9A示出根据本公开内容的实施例的负载电路900的图。负载电路900可以被使用在所公开的差分放大器中，诸如100、100'、100"、200、200'、700、800等，以用作这些差分放大器的负载。

在图9A示例中，负载电路900使用MOS晶体管来形成电阻部件。具体地，N型MOS晶体管N_1R和P型MOS晶体管P_1R是二极管连接的，以响应于基准电流I_{ref_up}和I_{ref_dn}而生成合适的栅极偏置电压。进一步地，由N_1R生成的栅极偏置电压被提供至N型MOS晶体管N_1L和N_2L；并且由P_1R生成的栅极偏置电压被提供至P型MOS晶体管P_1L和P_2L。晶体管N_1L和P_1L分别被配置为电流源，以用作针对输出节点outm的电阻负载，并且晶体管N_2L和P_2L分别被配置为电流源，以用作针对输出节点outp的电阻负载。

进一步地，在图9A示例中，电压线路V1和V2可以被连接至相同的电压电势。类似地，电压线路V3和V4可以被连接至相同的电压电势。在一些实施例中，四个电压电流V1-V4中的每一个可以被连接至不同的偏置电压电势。

此外，在图9A示例中，电阻器R用于将栅极偏置电压耦合至晶体管N_1L、P_1L、N_2L和P_2L的栅极端子。在一个示例中，电容C表示晶体管N_1L、P_1L、N_2L和P_2L的寄生电容。在一些实施例中，除了寄生电容之外，电容C包括实际电容器。电阻器R改进了使用负载电路900的差分放大器的高频行为。

注意到，负载电路900可以被适当地修改。在一个示例中，N型MOS晶体管N_1L、N_2L和N_1R被省略；在另一个示例中，P型MOS晶体管P_1L、P_2L和P_1R被省略。

图9B示出根据本公开内容的实施例的差分放大器950的图。差分放大器950类似于以上所描述的差分放大器100那样进行操作。差分放大器950还利用相同或等同于在差分放大器100中所使用的某些部件；这些部件的描述已经在以上被提供并且在这里出于清楚性的目的而被省略。差分放大器950在负载电路109的位置使用负载电路900。

在图9B示例中，电压线路V1和V2被连接至节点108a以具有与P1和P2的电源电势相同的电势。电压线路V3和V4被连接至节点108b，以具有与N1和N2的电源电势相同的电势。

注意到，电压线路V1-V4可以被绑定到其他适当的电压电势。

图10示出根据本公开内容的实施例的概述由差分放大器、诸如差分放大器100、差分放大器200等执行的过程示例1000的流程图。差分放大器包括一对匹配的互补对，该对匹配的互补对具有P型晶体管和N型晶体管两者。该过程开始于S1001，并且行进至S1010。

在S1010，一对差分输入信号在差分放大器的输入节点处被接收。例如，差分放大器100的输入节点inp和inm接收一对差分输入信号。由输入节点inp所接收的信号控制P型晶体管P1和N型晶体管N1两者的栅极端子，并且由输入节点inm所接收的信号控制P型晶体管P2和N型晶体管N2两者的栅极端子。

在S1020，将流经差分放大器的对应差分部分的总电流维持为基本恒定。例如，电流源106a维持流经P型晶体管P1和P2的相对恒定的总电流，并且电流源106b维持流经N型晶体管N1和N2的相对恒定的总电流。

在S1030，通过耦合在差分放大器的输出节点之间的负载电路驱动电流，以生成一对差分输出信号。该电流关于差分输入信号被放大。该电流的放大由N型晶体管和P型晶体管两者做出贡献。例如，差分放大器100驱动流经耦合在输出节点outp和outm之间的负载电路109的电流以生成差分输出电压信号。该电流关于差分输入信号被放大。该电流的放大由N型晶体管N1和N2以及P型晶体管P1和P2两者做出贡献。然后该过程行进至S1099并且终止。

注意到，过程1000可以包括附加的步骤。在一个示例中，差分放大器200可以包括在输出节点处抑制共模响应的步骤。

尽管已经结合被提出作为示例的本公开内容的特定实施例来描述本公开内容的方面，可以对这些示例做出备选、修改和变化。因此，本文中所阐述的实施例旨在于是说明性和非限制性的。存在可以被做出而不偏离以下所阐述的权利要求的范围的改变。

Claims

1.一种用于放大信号的电路，所述电路包括：

一对互补晶体管，被配置为具有与差分放大器中的互补晶体管对相匹配的特性并且具有二极管连接的拓扑；以及

反馈信号生成电路，被配置为基于所述一对互补晶体管上的电压降来生成反馈信号，所述反馈信号被用于调整去往所述差分放大器的供电电压。

2.根据权利要求1所述的电路，进一步包括：

电压调节器，被配置为基于所述反馈信号来调节去往所述差分放大器的所述供电电压。

3.根据权利要求2所述的电路，其中所述电压调节器被配置为将所述供电电压调节至与所述反馈信号相同的电压水平。

4.根据权利要求2所述的电路，其中所述电压调节器位于与所述差分放大器相同的集成电路芯片上。

5.根据权利要求1所述的电路，其中所述反馈信号被提供至向所述差分放大器提供所述供电电压的外部电压调节器。

6.根据权利要求5所述的电路，其中所述外部电压调节器在与所述差分放大器的集成电路芯片的外部。

7.根据权利要求1所述的电路，其中所述反馈信号生成电路包括：

缓存器，被配置为缓存所述一对互补晶体管中的一个晶体管的源电压；以及

加法器，被配置为基于所述源电压和所述电压降来生成所述反馈信号。

8.根据权利要求1所述的电路，其中所述电压降基于所述一对互补晶体管的特性。

9.根据权利要求1所述的电路，其中所述电压降包括所述一对互补晶体管上的源极-漏极电压降。

10.根据权利要求1至9中任一项所述的电路，其中所述一对互补晶体管包括P型金属氧化物半导体MOS晶体管和N型MOS晶体管。