JP4494614B2 - 振幅制限回路及びフィルタ回路 - Google Patents
振幅制限回路及びフィルタ回路 Download PDFInfo
- Publication number
- JP4494614B2 JP4494614B2 JP2000314200A JP2000314200A JP4494614B2 JP 4494614 B2 JP4494614 B2 JP 4494614B2 JP 2000314200 A JP2000314200 A JP 2000314200A JP 2000314200 A JP2000314200 A JP 2000314200A JP 4494614 B2 JP4494614 B2 JP 4494614B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type transistor
- terminal
- control
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は振幅制限回路及びフィルタ回路に関し、例えば、集積回路化に好適なものに関する。
【０００２】
【従来の技術】
従来、トランスコンダクタンスアンプを用いたフィルタ回路としては、特開平１１−００４１３９号公報の図１に開示されるものがある。
【０００３】
このフィルタ回路は、抵抗両終端ＬＣ梯子型フィルタ回路におけるインダクタ及び抵抗部分を、トランスコンダクタンスアンプ（なお、上記公報では電圧制御電流源と呼んでいる）に置き換えることにより、トランスコンダクタンスアンプと容量とのみの構成とし、集積回路化における素子値のバラツキや温度による変動に対して、各トランスコンダクタンスアンプの相互コンダクタンス（ｇｍ）を調節することでフィルタ回路としての特性を維持させるというものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来のフィルタ回路は、入力端子の直後にトランスコンダクタンスアンプが接続されており、フィルタ回路への入力信号がこのトランスコンダクタンスアンプの入力ダイナミックレンジを超える電圧振幅であった場合には、このフィルタ回路内の動作が保証されず、不安定になるという課題があった。
【０００５】
そのため、入力信号の電圧振幅が大きい場合であっても、安定動作を保証し得るトランスコンダクタンスアンプを用いたフィルタ回路が求められており、そのようなフィルタ回路に適用して好適な振幅制限回路が求められている。
【０００６】
【課題を解決するための手段】
かかる課題を解決するため、第１の本発明の振幅制限回路は、（ａ）制御端、第１端及び第２端を有する第１〜第６の第１導電型トランジスタと、制御端、第１端及び第２端を有する第１〜第４の第２導電型トランジスタと、第１〜第３の電流源とを有し、（ｂ）第１及び第２の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これら第１及び第２の第１導電型トランジスタの制御端はそれぞれ第１及び第２の入力端子に接続され、これらの共通第１端は第１の電流源を介して第２の電源端子に接続され、（ｃ）第１の第２導電型トランジスタは、第２端が第２の出力端子及び第１の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、（ｄ）第２の第２導電型トランジスタは、第２端が第１の出力端子及び第２の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、（ｅ）第３及び第４の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第２の電流源を介して第２の電源端子に接続され、第３の第１導電型トランジスタの制御端は第１の第１導電型トランジスタの第２端に接続され、第４の第１導電型トランジスタの制御端に基準電圧入力端子に接続され、（ｆ）第５及び第６の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第３の電流源を介して第２の電源端子に接続され、第５の第１導電型トランジスタの制御端は第２の第１導電型トランジスタの第２端に接続され、第６の第１導電型トランジスタの制御端は基準電圧入力端子に接続され、（ｇ）第３の第２導電型トランジスタは、制御端及び第２端が相互に接続されており、これら制御端及び第２端が、第３の第１導電型トランジスタの第２端、第５の第１導電型トランジスタの第２端及び第４の第２導電型トランジスタの制御端に接続され、第１端が第１の電源端子に接続され、（ｈ）第４の第２導電型トランジスタは、制御端が、第３の第２導電型トランジスタの制御端及び第２端に接続され、第２端が、第４の第１導電型トランジスタの第２端及び第６の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続されていることを特徴とする。
【０００７】
また、第２の本発明の振幅制限回路は、（ａ）制御端、第１端及び第２端を有する第１〜第６の第１導電型トランジスタと、制御端、第１端及び第２端を有する第１〜第４の第２導電型トランジスタと、第１〜第３の電流源とを有し、（ｂ）第１及び第２の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これら第１及び第２の第１導電型トランジスタの制御端はそれぞれ第１及び第２の入力端子に接続され、これらの共通第１端は第１の電流源を介して第２の電源端子に接続され、（ｃ）第１の第２導電型トランジスタは、第２端が第２の出力端子及び第１の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、（ｄ）第２の第２導電型トランジスタは、第２端が第１の出力端子及び第２の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、（ｅ）第３及び第４の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第２の電流源を介して第２の電源端子に接続され、第３の第１導電型トランジスタの制御端は第１の第１導電型トランジスタの第２端に接続され、第４の第１導電型トランジスタの制御端に基準電圧入力端子に接続され、（ｆ）第５及び第６の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第３の電流源を介して第２の電源端子に接続され、第５の第１導電型トランジスタの制御端は第２の第１導電型トランジスタの第２端に接続され、第６の第１導電型トランジスタの制御端は基準電圧入力端子に接続され、（ｇ）第３の第２導電型トランジスタは、制御端及び第２端が相互に接続されており、これら制御端及び第２端が、第３の第１導電型トランジスタの第２端及び第５の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、（ｈ）第４の第２導電型トランジスタは、制御端及び第２端が相互に接続されており、これら制御端及び第２端が、第４の第１導電型トランジスタの第２端及び第６の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続されていることを特徴とする。
【０００８】
第３の本発明のフィルタ回路は、少なくとも入力段にトランスコンダクタンスアンプを有するフィルタ回路本体と、入力信号の振幅を上記フィルタ回路本体の入力ダイナミックレンジ以内に制限して上記フィルタ回路本体に入力する振幅制限回路とを有し、上記振幅制限回路として、第１又は第２の本発明のものを適用したことを特徴とする。
【０００９】
【発明の実施の形態】
（Ａ）第１の実施形態
以下、本発明によるフィルタ回路の第１の実施形態を図面を参照しながら、説明する。なお、第１の実施形態は、本発明によるフィルタ回路の基本的構成をほぼそのまま示したものである。
【００１０】
図１は、第１の実施形態のフィルタ回路１０の構成を示すブロック図である。図１において、第１の実施形態のフィルタ回路１０は、入力端子Ｖｉｎ、振幅制限回路１１、フィルタ回路本体１２及び出力端子Ｖｏｕｔがこの順に設けられて構成されている。
【００１１】
振幅制限回路１１は、入力端子Ｖｉｎからの入力信号の電圧振幅がフィルタ回路本体１２内の入力段のトランスコンダクタンスアンプの入力ダイナミッグレンジを超えている場合には、その電圧振幅を入力ダイナミッグレンジ以下まで制限した出力信号を形成して、フィルタ回路本体１２に与えるものである。振幅制限回路１１は、例えばゲインが１のものであり、すなわち、増幅機能は有しないものである。
【００１２】
フィルタ回路本体１２は、詳細の図示は省略するが、トランスコンダクタンスアンプを利用しているものであり、少なくともその入力段にトランスコンダクタンスアンプが設けられているものである。なお、上述した条件を満たすならば、従来の技術の項で言及したフィルタ回路構成のものに限定されるものではない。
【００１３】
なお、この第１の実施形態の場合（以下の実施形態も同様）、入力端子Ｖｉｎからの入力信号として、電圧方向に意味を持たない信号（例えば、周波数変調や位相変調された信号）を意図している。
【００１４】
次に、第１の実施形態のフィルタ回路１０の動作を説明する。
【００１５】
入力端子Ｖｉｎからの入力信号の電圧振幅が、フィルタ回路本体１２内の入力段のトランスコンダクタンスアンプの入力ダイナミッグレンジを超えていない場合には、振幅制限回路１１は入力信号をそのまま通過させてフィルタ回路本体１２に出力し、フィルタ回路本体１２はその入力信号に対するフィルタリングを行って出力端子Ｖｏｕｔから出力させる。
【００１６】
これに対して、入力端子Ｖｉｎからの入力信号の電圧振幅が、フィルタ回路本体１２内の入力段のトランスコンダクタンスアンプの入力ダイナミッグレンジを超えている場合には、振幅制限回路１１は入力信号をトランスコンダクタンスアンプの入力ダイナミッグレンジ以内の電圧振幅に制限してフィルタ回路本体１２に出力し、フィルタ回路本体１２は振幅制限後の入力信号に対するフィルタリングを行って出力端子Ｖｏｕｔから出力させる。
【００１７】
第１の実施形態によれば、フィルタ回路本体には入力ダイナミッグレンジを超えない信号が常に入力され、フィルタ回路としての動作が保証される。また、外部からフィルタ回路に与える入力信号の電圧振幅を意識してフィルタ回路に入力する必要がなくなる。
【００１８】
（Ｂ）第２の実施形態
以下、本発明による振幅制限回路及びフィルタ回路の第２の実施形態を図面を参照しながら説明する。なお、第２の実施形態のフィルタ回路は正負の相補入力、正負の相補出力のものである。
【００１９】
（Ｂ−１）第２の実施形態のフィルタ回路の全体構成及び動作
図２は、第２の実施形態のフィルタ回路２０の構成を示すブロック図である。図２において、第２の実施形態のフィルタ回路２０は、正負入力端子Ｖｉｎｐ及びＶｉｎｎ、振幅制限回路２１（第２の実施形態の振幅制限回路となっている）、フィルタ回路本体２２、並びに、正負出力端子Ｖｏｕｔｐ及びＶｏｕｔｎがこの順に設けられて構成されている
振幅制限回路２１は、入力信号に振幅制限をかける振幅制限用トランスコンダクタンスアンプ２０１（図３及び図４参照）と、電流電圧変換用のトランスコンダクタンスアンプ２０２とを有する。ここで、振幅制限用トランスコンダクタンスアンプ２０１と電流電圧変換用トランスコンダクタンスアンプ２０２とは同じｇｍ値（相互コンダクタンス値）を有するものである。
【００２０】
振幅制限用トランスコンダクタンスアンプ２０１は、その正負入力端子がフィルタ回路２０への正負入力端子Ｖｉｎｐ及びＶｉｎｎに接続されており、正負入力端子Ｖｉｎｐ及びＶｉｎｎから入力された入力信号にフィルタ回路本体２２での入力ダイナミックを考慮した振幅制限をかけるものである。
【００２１】
振幅制限用トランスコンダクタンスアンプ２０１の正出力端子は、電流電圧変換用トランスコンダクタンスアンプ２０２の正入力端子、負出力端子及びフィルタ回路本体２２の正入力端子に接続されている。振幅制限用トランスコンダクタンスアンプ２０１の負出力端子は、電流電圧変換用トランスコンダクタンスアンプ２０２の負入力端子、正出力端子及びフィルタ回路本体２２の負入力端子に接続されている。
【００２２】
電流電圧変換用トランスコンダクタンスアンプ２０２は、振幅制限用トランスコンダクタンスアンプ２０１による振幅制限後の電気信号が電流信号であるため、それを電圧信号に変換してフィルタ回路本体２２に入力させるためのものである。
【００２３】
上述した第１の実施形態の場合、振幅制限回路１１の内部構成はいかなるものであっても良いが、この第２の実施形態の場合、フィルタ回路本体２２と共に、同一の集積回路上に振幅制限回路２１を構成することを考慮し、振幅制限回路２１を、振幅制限用トランスコンダクタンスアンプ２０１と、電流電圧変換用トランスコンダクタンスアンプ２０２とで構成した。
【００２４】
フィルタ回路本体２２は、例えば電流電圧変換用トランスコンダクタンスアンプ２０２と同じトランスコンダクタンスアンプで構成されているものであり、電流電圧変換用トランスコンダクタンスアンプ２０２によって電圧信号に変換された振幅制限後の入力信号に対して、フィルタリングを行うものである。なお、フィルタ回路本体２２の正出力端子は当該フィルタ回路２０の正出力端子Ｖｏｕｔｐに接続され、フィルタ回路本体２２の負出力端子は当該フィルタ回路２０の負出力端子Ｖｏｕｔｎに接続されている。
【００２５】
第２の実施形態のフィルタ回路２０は、以下のように動作する。
【００２６】
正負入力端子Ｖｉｎｐ及びＶｉｎｎから入力信号（電圧信号）は、振幅制限用トランスコンダクタンスアンプ２０１によって、フィルタ回路本体２２の入力ダイナミックレンジが考慮された振幅制限がかけられ、その振幅制限信号（電流信号）が電流電圧変換用トランスコンダクタンスアンプ２０２によって電圧信号に変換されてフィルタ回路本体２２に入力され、フィルタ回路本体２２によってフィルタリングされて正負出力端子Ｖｏｕｔｐ及び負出力端子Ｖｏｕｔｎから出力される。
【００２７】
（Ｂ−２）振幅制限用トランスコンダクタンスアンプ２０１の第１構成例及び動作
次に、振幅制限用トランスコンダクタンスアンプ２０１の第１構成例を、図３を参照しながら説明する。
【００２８】
図３は、振幅制限用トランスコンダクタンスアンプ２０１の第１構成例を示す回路図である。
【００２９】
図３において、２個のＮＭＯＳトランジスタＮ３１及びＮ３２は、互いのソース同士が接続されて差動対を形成しているものであり、ＮＭＯＳトランジスタＮ３１及びＮ３２のゲートはそれぞれ一方の入力端子ＩＮ＋、ＩＮ−に接続され、これらの共通ソースは電流源Ｉ３１に接続されている。
【００３０】
ＰＭＯＳトランジスタＰ３１は、ドレインが負出力端子ＯＵＴ−及びＮＭＯＳトランジスタＮ３１のドレインに接続され、ソースが電源端子ＶＤＤに接続されているものである。ＰＭＯＳトランジスタＰ３２は、ドレインが正出力端子ＯＵＴ＋及びＮＭＯＳトランジスタＮ３２のドレインに接続され、ソースが電源端子ＶＤＤに接続されているものである。これらＰＭＯＳトランジスタＰ３１及びＰ３２は、ＮＭＯＳトランジスタＮ３１及びＮ３２のドレイン電圧（言い換えると入力電位）に対応した電流を流そうとするものである。
【００３１】
また、２個のＮＭＯＳトランジスタＮ３３及びＮ３４は、互いのソース同士が接続されて差動対を形成しているものであり、これらの共通ソースは電流源Ｉ３２に接続されている。一方のＮＭＯＳトランジスタＮ３３のゲートはＮＭＯＳトランジスタＮ３１のドレインに接続され、他方のＮＭＯＳトランジスタＮ３４のゲートに基準電圧入力端子ＶＲＥＦに接続されている。
【００３２】
これらＮＭＯＳトランジスタＮ３３及びＮ３４の差動対は、出力端子ＯＵＴ−の直流レベルを制御するためのものである。
【００３３】
さらに、２個のＮＭＯＳトランジスタＮ３５及びＮ３６は、互いのソース同士が接続されて差動対を形成しているものであり、これらの共通ソースは電流源Ｉ３３に接続されている。一方のＮＭＯＳトランジスタＮ３５のゲートはＮＭＯＳトランジスタＮ３２のドレインに接続され、他方のＮＭＯＳトランジスタＮ３６のゲートに基準電圧入力端子ＶＲＥＦに接続されている。
【００３４】
これらＮＭＯＳトランジスタＮ３５及びＮ３６の差動対は、出力端子ＯＵＴ＋の直流レベルを制御するためのものである。
【００３５】
ＰＭＯＳトランジスタＰ３３は、ゲート及びドレインが相互に接続されており、これらゲート及びドレインが、ＮＭＯＳトランジスタＮ３３のドレイン及びＮＭＯＳトランジスタＮ３５のドレインに接続され、ソースが電源端子ＶＤＤに接続されている。ＰＭＯＳトランジスタＰ３３は、ＮＭＯＳトランジスタＮ３３及びＮ３５の負荷機能をも担っている。
【００３６】
また、ＰＭＯＳトランジスタＰ３４は、ゲート及びドレインが相互に接続されており、これらゲート及びドレインが、ＮＭＯＳトランジスタＮ３４のドレイン及びＮＭＯＳトランジスタＮ３６のドレインに接続され、ソースが電源端子ＶＤＤに接続されている。ＰＭＯＳトランジスタＰ３４は、ＮＭＯＳトランジスタＮ３４及びＮ３６の負荷機能をも担っている。
【００３７】
上述したＰＭＯＳトランジスタＰ３１及びＰ３２のゲートは、このＰＭＯＳトランジスタＰ３４のドレインに接続されている。
【００３８】
各電流源Ｉ３１、Ｉ３２、Ｉ３３は、共通ソース側でない端子は接地されているものである。また、各電流源Ｉ３１、Ｉ３２、Ｉ３３は可変定電流源であって、その制御端子は、電流量調整端子ＢＩＡＳに接続されている。なお、各電流源Ｉ３１、Ｉ３２、Ｉ３３による定電流は等しいことを意図しているが、異なっていても良い。
【００３９】
次に、振幅制限用トランスコンダクタンスアンプ２０１の第１構成例の動作を説明する。
【００４０】
例えば、正負入力端子ＩＮ＋及びＩＮ−に同じ電位の信号（但し、このトランスコンダクタンスアンプ２０１が正常に動作する直流レベルとする）が入力されれば、ＰＭＯＳトランジスタＰ３１及びＰ４３が流す電流はそれぞれ全てＮＭＯＳトランジスタＮ３１及びＮ３２に流れる。
【００４１】
これに対し、差動信号（相補信号）、例えば正入力端子ＩＮ＋にＨレベル、負入力端子ＩＮ−にＬレベルの信号が入力されると、ＮＭＯＳトランジスタＮ３１はＰＭＯＳトランジスタＰ３１が流す電流よりも多くの電流を流そうとし、足りない分の電流をこのトランスコンダクタンスアンプ２０１の外部から出力端子ＯＵＴ−を通して引き込む。また、ＮＭＯＳトランジスタＮ３２はＰＭＯＳトランジスタＰ３２が流す電流よりも少ない電流を流そうとし、余った電流はこのトランスコンダクタンスアンプ２０１の外部へ出力端子ＯＵＴ＋を通して流れ出る。この正負入力端子ＩＮ＋及びＩＮ−に入力される差動信号の電圧振幅（Ｖｉｎ）と、正負出力端子ＯＵＴ＋及びＯＵＴ−から外部へ流れ出るあるいは引き込む電流値（Ｉｏｕｔ）の比（Ｉｏｕｔ／Ｖｉｎ）がｇｍ値である。
【００４２】
正負出力端子ＯＵＴ＋及びＯＵＴ−から流れ出るあるいは引き込む電流値は、電流源Ｉ３１が流す電流値と、ＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流値、すなわちＰＭＯＳトランジスタＰ３１及びＰ３２のトランジスタサイズとにより決まり制限される。これにより、振幅制限が行われたことになる。
【００４３】
正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルを決めるのが右側のフィードバック回路である。基準電圧入力端子ＶＲＥＦにこのトランスコンダクタンスアンプ２０１が正常に動作する直流レべルを与えると、正負出力端子ＯＵＴ＋及びＯＵＴ−は基準電圧ＶＲＥＦと同じ直流レベルになる。
【００４４】
例えば、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが基準電圧ＶＲＥＦよりも低いと、ＮＭＯＳトランジスタＮ３３、Ｎ３５は電流を流さないように働き、ＰＭＯＳトランジスタＰ３３が流す電流が減少する。ＮＭＯＳトランジスタＮ３３、Ｎ３５に電流が流れにくくなった分、ＮＭＯＳトランジスタＮ３４、Ｎ３６は電流を流そうとし、ＰＭＯＳトランジスタＰ３４が流す電流が増加する。ＰＭＯＳトランジスタＰ３４はダイオード接続されているため電流が増加するとドレイン−ソース間電圧が増し、ＰＭＯＳトランジスタＰ３１及びＰ３２のゲートへの印加電位ＶＣＭＦが下がるため、ＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流が増加し、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが上がる。
【００４５】
逆に、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが基準電圧ＶＲＥＦよりも高い場合には、ＰＭＯＳトランジスタＰ３１及びＰ３２のゲートへの印加電位ＶＣＭＦが上がって、ＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流が減少し、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが下がる。
【００４６】
このフィードバック回路は正負出力端子ＯＵＴ＋及びＯＵＴ−の電圧振幅の大きさの影響を受けず直流レベルのみを調節する。
【００４７】
（Ｂ−３）振幅制限用トランスコンダクタンスアンプ２０１の第２構成例及び動作
次に、振幅制限用トランスコンダクタンスアンプ２０１の第２構成例を、図４を参照しながら説明する。
【００４８】
図４は、振幅制限用トランスコンダクタンスアンプ２０１の第２構成例を示す回路図であり、上述した図３との同一、対応部分には同一符号を付して示している。
【００４９】
図４に示す振幅制限用トランスコンダクタンスアンプ２０１の第２構成例は、図３に示した振幅制限用トランスコンダクタンスアンプ２０１の第１構成例と比較した場合、ＰＭＯＳトランジスタＰ３３及びＰ３４の接続関係だけが異なっている。
【００５０】
ＰＭＯＳトランジスタＰ３３は、ゲート及びドレインが互いに接続され、これらゲート及びドレインがＰＭＯＳトランジスタＰ３４のゲートに接続されている。これらＰＭＯＳトランジスタＰ３３及びＰ３４の他の接続関係は、第１構成例と同様である。
【００５１】
すなわち、この第２構成例では、これらＰＭＯＳトランジスタＰ３３及びＰ３４はカレントミラー回路を構成している。
【００５２】
以下、振幅制限用トランスコンダクタンスアンプ２０１の第２構成例の動作を、第１構成例の動作との相違点を中心に説明する。
【００５３】
この入力信号に制限をかける構成としたトランスコンダクタンスアンプ２０１の動作について詳しく説明する。
【００５４】
上述した第１構成例の場合、ＰＭＯＳトランジスタＰ３４がダイオード接続になっているため、ＰＭＯＳトランジスタＰ３１及びＰ３２のゲートに印加される、ＰＭＯＳトランジスタＰ３４のドレイン電位ＶＣＭＦが電源電圧ＶＤＤからスレッショルド電圧Ｖｔｈ分だけ下がった電位までしか上がらず、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルを調整できる範囲が狭い。
【００５５】
そこで、この第２構成例では、上述したように、第１構成例でのフィードバック回路内のダイオード接続の部分を、カレントミラー回路で構成した。
【００５６】
以下、第２構成例でのフィードバック回路の動作についてのみ説明する。
【００５７】
基準電圧入力端子ＶＲＥＦに、このトランスコンダクタンスアンプ２０１が正常に動作する直流レベルを与える。例えば、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルがＶＲＥＦよりも低いとすると、ＮＭＯＳトランジスタＮ３３及びＮ３５は電流を流さないように働き、ＰＭＯＳトランジスタＰ３３が流す電流が減少する。ＰＭＯＳトランジスタＰ３３及びＰ３４はカレントミラー回路になっているため、ＰＭＯＳトランジスタＰ３４が流す電流も減少する。すると、電位ＶＣＭＦが下がるため、ＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流が増加し、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが上がる。逆に、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが基準電圧ＶＲＥＦよりも高い場合には、電位ＶＣＭＦが上がってＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流が減少し、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが下がる。
【００５８】
このフィードバック回路は正負出力端子ＯＵＴ＋及びＯＵＴ−の電圧振幅の大きさの影響を受けず、直流レベルのみを調節する。
【００５９】
（Ｂ−３）第２の実施形態の効果
以上のように、第２の実施形態によっても、第１の実施形態と同様な効果をそうすることができる。すなわち、フィルタ回路本体２１に入力ダイナミッグレンジを超えない信号が常に入力されるため、フィルタ回路２０としての動作が保証され、また、外部から与える入力信号の電圧振幅を意識してフィルタ回路２０に入力する必要がない。
【００６０】
さらに、第２の実施形態によれば、図３又は図４に示す振幅制限用トランスコンダクタンスアンプ２０１を適用しているので、フィルタ回路本体２２への入力信号の直流レベルを調整することができる（特に図４に示すもの）。
【００６１】
（Ｃ）他の実施形態
上記第２の実施形態では、ＭＯＳトランジスタで構成したトランスコンダクタンスアンプ２０１について説明したが、他種類のユニポーラトランジスタやバイポーラトランジスタで構成しても同様な効果が得られる。また、導電型（Ｎ型、Ｐ型）を、図３や図４に示したものと相互に入れ替えて、トランスコンダクタンスアンプ２０１を構成しても良い。
【００６２】
また、第２の実施形態では、差動信号による構成としたが、片方の入力及び出力を接地するなどして、シングルエンドにしても良く、このようにしても、同様な効果を得ることができる。
【００６３】
さらに、第２の実施形態では、図２に示すようにトランスコンダクタンスアンプ２０１のみを入力信号の制限をかける構成のトランスコンダクタンスアンプとしたが、トランスコンダクタンスアンプ２０２やフィルタ回路２２内のトランスコンダクタンスアンプもトランスコンダクタンスアンプ２０１と同じ構成にしても良い。
【００６４】
【発明の効果】
本発明によれば、入力信号の電圧振幅が大きい場合であっても、安定動作を保証し得るトランスコンダクタンスアンプを用いたフィルタ回路に適用して好適な振幅制限回路を提供できる。
【００６５】
また、本発明によれば、入力信号の電圧振幅が大きい場合であっても、安定動作を保証し得るトランスコンダクタンスアンプを用いたフィルタ回路を実現できる。
【図面の簡単な説明】
【図１】第１の実施形態のフィルタ回路の構成を示すブロック図である。
【図２】第２の実施形態のフィルタ回路の全体構成を示すブロック図である。
【図３】第２の実施形態の振幅制限用トランスコンダクタンスアンプ２０１の第１構成例を示す回路図である。
【図４】第２の実施形態の振幅制限用トランスコンダクタンスアンプ２０１の第２構成例を示す回路図である。
【符号の説明】
１０、２０…フィルタ回路、１１、２１…振幅制限回路、１２、２２…フィルタ回路本体、２０１…振幅制限用トランスコンダクタンスアンプ、２０２…電流電圧変換用トランスコンダクタンスアンプ、Ｎ３１〜Ｎ３６…ＮＭＯＳトランジスタ、Ｐ３１〜Ｐ３４…ＰＭＯＳトランジスタ、Ｉ１〜Ｉ３…電流源。
【発明の属する技術分野】
本発明は振幅制限回路及びフィルタ回路に関し、例えば、集積回路化に好適なものに関する。
【０００２】
【従来の技術】
従来、トランスコンダクタンスアンプを用いたフィルタ回路としては、特開平１１−００４１３９号公報の図１に開示されるものがある。
【０００３】
このフィルタ回路は、抵抗両終端ＬＣ梯子型フィルタ回路におけるインダクタ及び抵抗部分を、トランスコンダクタンスアンプ（なお、上記公報では電圧制御電流源と呼んでいる）に置き換えることにより、トランスコンダクタンスアンプと容量とのみの構成とし、集積回路化における素子値のバラツキや温度による変動に対して、各トランスコンダクタンスアンプの相互コンダクタンス（ｇｍ）を調節することでフィルタ回路としての特性を維持させるというものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来のフィルタ回路は、入力端子の直後にトランスコンダクタンスアンプが接続されており、フィルタ回路への入力信号がこのトランスコンダクタンスアンプの入力ダイナミックレンジを超える電圧振幅であった場合には、このフィルタ回路内の動作が保証されず、不安定になるという課題があった。
【０００５】
そのため、入力信号の電圧振幅が大きい場合であっても、安定動作を保証し得るトランスコンダクタンスアンプを用いたフィルタ回路が求められており、そのようなフィルタ回路に適用して好適な振幅制限回路が求められている。
【０００６】
【課題を解決するための手段】
かかる課題を解決するため、第１の本発明の振幅制限回路は、（ａ）制御端、第１端及び第２端を有する第１〜第６の第１導電型トランジスタと、制御端、第１端及び第２端を有する第１〜第４の第２導電型トランジスタと、第１〜第３の電流源とを有し、（ｂ）第１及び第２の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これら第１及び第２の第１導電型トランジスタの制御端はそれぞれ第１及び第２の入力端子に接続され、これらの共通第１端は第１の電流源を介して第２の電源端子に接続され、（ｃ）第１の第２導電型トランジスタは、第２端が第２の出力端子及び第１の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、（ｄ）第２の第２導電型トランジスタは、第２端が第１の出力端子及び第２の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、（ｅ）第３及び第４の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第２の電流源を介して第２の電源端子に接続され、第３の第１導電型トランジスタの制御端は第１の第１導電型トランジスタの第２端に接続され、第４の第１導電型トランジスタの制御端に基準電圧入力端子に接続され、（ｆ）第５及び第６の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第３の電流源を介して第２の電源端子に接続され、第５の第１導電型トランジスタの制御端は第２の第１導電型トランジスタの第２端に接続され、第６の第１導電型トランジスタの制御端は基準電圧入力端子に接続され、（ｇ）第３の第２導電型トランジスタは、制御端及び第２端が相互に接続されており、これら制御端及び第２端が、第３の第１導電型トランジスタの第２端、第５の第１導電型トランジスタの第２端及び第４の第２導電型トランジスタの制御端に接続され、第１端が第１の電源端子に接続され、（ｈ）第４の第２導電型トランジスタは、制御端が、第３の第２導電型トランジスタの制御端及び第２端に接続され、第２端が、第４の第１導電型トランジスタの第２端及び第６の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続されていることを特徴とする。
【０００７】
また、第２の本発明の振幅制限回路は、（ａ）制御端、第１端及び第２端を有する第１〜第６の第１導電型トランジスタと、制御端、第１端及び第２端を有する第１〜第４の第２導電型トランジスタと、第１〜第３の電流源とを有し、（ｂ）第１及び第２の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これら第１及び第２の第１導電型トランジスタの制御端はそれぞれ第１及び第２の入力端子に接続され、これらの共通第１端は第１の電流源を介して第２の電源端子に接続され、（ｃ）第１の第２導電型トランジスタは、第２端が第２の出力端子及び第１の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、（ｄ）第２の第２導電型トランジスタは、第２端が第１の出力端子及び第２の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、（ｅ）第３及び第４の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第２の電流源を介して第２の電源端子に接続され、第３の第１導電型トランジスタの制御端は第１の第１導電型トランジスタの第２端に接続され、第４の第１導電型トランジスタの制御端に基準電圧入力端子に接続され、（ｆ）第５及び第６の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第３の電流源を介して第２の電源端子に接続され、第５の第１導電型トランジスタの制御端は第２の第１導電型トランジスタの第２端に接続され、第６の第１導電型トランジスタの制御端は基準電圧入力端子に接続され、（ｇ）第３の第２導電型トランジスタは、制御端及び第２端が相互に接続されており、これら制御端及び第２端が、第３の第１導電型トランジスタの第２端及び第５の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、（ｈ）第４の第２導電型トランジスタは、制御端及び第２端が相互に接続されており、これら制御端及び第２端が、第４の第１導電型トランジスタの第２端及び第６の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続されていることを特徴とする。
【０００８】
第３の本発明のフィルタ回路は、少なくとも入力段にトランスコンダクタンスアンプを有するフィルタ回路本体と、入力信号の振幅を上記フィルタ回路本体の入力ダイナミックレンジ以内に制限して上記フィルタ回路本体に入力する振幅制限回路とを有し、上記振幅制限回路として、第１又は第２の本発明のものを適用したことを特徴とする。
【０００９】
【発明の実施の形態】
（Ａ）第１の実施形態
以下、本発明によるフィルタ回路の第１の実施形態を図面を参照しながら、説明する。なお、第１の実施形態は、本発明によるフィルタ回路の基本的構成をほぼそのまま示したものである。
【００１０】
図１は、第１の実施形態のフィルタ回路１０の構成を示すブロック図である。図１において、第１の実施形態のフィルタ回路１０は、入力端子Ｖｉｎ、振幅制限回路１１、フィルタ回路本体１２及び出力端子Ｖｏｕｔがこの順に設けられて構成されている。
【００１１】
振幅制限回路１１は、入力端子Ｖｉｎからの入力信号の電圧振幅がフィルタ回路本体１２内の入力段のトランスコンダクタンスアンプの入力ダイナミッグレンジを超えている場合には、その電圧振幅を入力ダイナミッグレンジ以下まで制限した出力信号を形成して、フィルタ回路本体１２に与えるものである。振幅制限回路１１は、例えばゲインが１のものであり、すなわち、増幅機能は有しないものである。
【００１２】
フィルタ回路本体１２は、詳細の図示は省略するが、トランスコンダクタンスアンプを利用しているものであり、少なくともその入力段にトランスコンダクタンスアンプが設けられているものである。なお、上述した条件を満たすならば、従来の技術の項で言及したフィルタ回路構成のものに限定されるものではない。
【００１３】
なお、この第１の実施形態の場合（以下の実施形態も同様）、入力端子Ｖｉｎからの入力信号として、電圧方向に意味を持たない信号（例えば、周波数変調や位相変調された信号）を意図している。
【００１４】
次に、第１の実施形態のフィルタ回路１０の動作を説明する。
【００１５】
入力端子Ｖｉｎからの入力信号の電圧振幅が、フィルタ回路本体１２内の入力段のトランスコンダクタンスアンプの入力ダイナミッグレンジを超えていない場合には、振幅制限回路１１は入力信号をそのまま通過させてフィルタ回路本体１２に出力し、フィルタ回路本体１２はその入力信号に対するフィルタリングを行って出力端子Ｖｏｕｔから出力させる。
【００１６】
これに対して、入力端子Ｖｉｎからの入力信号の電圧振幅が、フィルタ回路本体１２内の入力段のトランスコンダクタンスアンプの入力ダイナミッグレンジを超えている場合には、振幅制限回路１１は入力信号をトランスコンダクタンスアンプの入力ダイナミッグレンジ以内の電圧振幅に制限してフィルタ回路本体１２に出力し、フィルタ回路本体１２は振幅制限後の入力信号に対するフィルタリングを行って出力端子Ｖｏｕｔから出力させる。
【００１７】
第１の実施形態によれば、フィルタ回路本体には入力ダイナミッグレンジを超えない信号が常に入力され、フィルタ回路としての動作が保証される。また、外部からフィルタ回路に与える入力信号の電圧振幅を意識してフィルタ回路に入力する必要がなくなる。
【００１８】
（Ｂ）第２の実施形態
以下、本発明による振幅制限回路及びフィルタ回路の第２の実施形態を図面を参照しながら説明する。なお、第２の実施形態のフィルタ回路は正負の相補入力、正負の相補出力のものである。
【００１９】
（Ｂ−１）第２の実施形態のフィルタ回路の全体構成及び動作
図２は、第２の実施形態のフィルタ回路２０の構成を示すブロック図である。図２において、第２の実施形態のフィルタ回路２０は、正負入力端子Ｖｉｎｐ及びＶｉｎｎ、振幅制限回路２１（第２の実施形態の振幅制限回路となっている）、フィルタ回路本体２２、並びに、正負出力端子Ｖｏｕｔｐ及びＶｏｕｔｎがこの順に設けられて構成されている
振幅制限回路２１は、入力信号に振幅制限をかける振幅制限用トランスコンダクタンスアンプ２０１（図３及び図４参照）と、電流電圧変換用のトランスコンダクタンスアンプ２０２とを有する。ここで、振幅制限用トランスコンダクタンスアンプ２０１と電流電圧変換用トランスコンダクタンスアンプ２０２とは同じｇｍ値（相互コンダクタンス値）を有するものである。
【００２０】
振幅制限用トランスコンダクタンスアンプ２０１は、その正負入力端子がフィルタ回路２０への正負入力端子Ｖｉｎｐ及びＶｉｎｎに接続されており、正負入力端子Ｖｉｎｐ及びＶｉｎｎから入力された入力信号にフィルタ回路本体２２での入力ダイナミックを考慮した振幅制限をかけるものである。
【００２１】
振幅制限用トランスコンダクタンスアンプ２０１の正出力端子は、電流電圧変換用トランスコンダクタンスアンプ２０２の正入力端子、負出力端子及びフィルタ回路本体２２の正入力端子に接続されている。振幅制限用トランスコンダクタンスアンプ２０１の負出力端子は、電流電圧変換用トランスコンダクタンスアンプ２０２の負入力端子、正出力端子及びフィルタ回路本体２２の負入力端子に接続されている。
【００２２】
電流電圧変換用トランスコンダクタンスアンプ２０２は、振幅制限用トランスコンダクタンスアンプ２０１による振幅制限後の電気信号が電流信号であるため、それを電圧信号に変換してフィルタ回路本体２２に入力させるためのものである。
【００２３】
上述した第１の実施形態の場合、振幅制限回路１１の内部構成はいかなるものであっても良いが、この第２の実施形態の場合、フィルタ回路本体２２と共に、同一の集積回路上に振幅制限回路２１を構成することを考慮し、振幅制限回路２１を、振幅制限用トランスコンダクタンスアンプ２０１と、電流電圧変換用トランスコンダクタンスアンプ２０２とで構成した。
【００２４】
フィルタ回路本体２２は、例えば電流電圧変換用トランスコンダクタンスアンプ２０２と同じトランスコンダクタンスアンプで構成されているものであり、電流電圧変換用トランスコンダクタンスアンプ２０２によって電圧信号に変換された振幅制限後の入力信号に対して、フィルタリングを行うものである。なお、フィルタ回路本体２２の正出力端子は当該フィルタ回路２０の正出力端子Ｖｏｕｔｐに接続され、フィルタ回路本体２２の負出力端子は当該フィルタ回路２０の負出力端子Ｖｏｕｔｎに接続されている。
【００２５】
第２の実施形態のフィルタ回路２０は、以下のように動作する。
【００２６】
正負入力端子Ｖｉｎｐ及びＶｉｎｎから入力信号（電圧信号）は、振幅制限用トランスコンダクタンスアンプ２０１によって、フィルタ回路本体２２の入力ダイナミックレンジが考慮された振幅制限がかけられ、その振幅制限信号（電流信号）が電流電圧変換用トランスコンダクタンスアンプ２０２によって電圧信号に変換されてフィルタ回路本体２２に入力され、フィルタ回路本体２２によってフィルタリングされて正負出力端子Ｖｏｕｔｐ及び負出力端子Ｖｏｕｔｎから出力される。
【００２７】
（Ｂ−２）振幅制限用トランスコンダクタンスアンプ２０１の第１構成例及び動作
次に、振幅制限用トランスコンダクタンスアンプ２０１の第１構成例を、図３を参照しながら説明する。
【００２８】
図３は、振幅制限用トランスコンダクタンスアンプ２０１の第１構成例を示す回路図である。
【００２９】
図３において、２個のＮＭＯＳトランジスタＮ３１及びＮ３２は、互いのソース同士が接続されて差動対を形成しているものであり、ＮＭＯＳトランジスタＮ３１及びＮ３２のゲートはそれぞれ一方の入力端子ＩＮ＋、ＩＮ−に接続され、これらの共通ソースは電流源Ｉ３１に接続されている。
【００３０】
ＰＭＯＳトランジスタＰ３１は、ドレインが負出力端子ＯＵＴ−及びＮＭＯＳトランジスタＮ３１のドレインに接続され、ソースが電源端子ＶＤＤに接続されているものである。ＰＭＯＳトランジスタＰ３２は、ドレインが正出力端子ＯＵＴ＋及びＮＭＯＳトランジスタＮ３２のドレインに接続され、ソースが電源端子ＶＤＤに接続されているものである。これらＰＭＯＳトランジスタＰ３１及びＰ３２は、ＮＭＯＳトランジスタＮ３１及びＮ３２のドレイン電圧（言い換えると入力電位）に対応した電流を流そうとするものである。
【００３１】
また、２個のＮＭＯＳトランジスタＮ３３及びＮ３４は、互いのソース同士が接続されて差動対を形成しているものであり、これらの共通ソースは電流源Ｉ３２に接続されている。一方のＮＭＯＳトランジスタＮ３３のゲートはＮＭＯＳトランジスタＮ３１のドレインに接続され、他方のＮＭＯＳトランジスタＮ３４のゲートに基準電圧入力端子ＶＲＥＦに接続されている。
【００３２】
これらＮＭＯＳトランジスタＮ３３及びＮ３４の差動対は、出力端子ＯＵＴ−の直流レベルを制御するためのものである。
【００３３】
さらに、２個のＮＭＯＳトランジスタＮ３５及びＮ３６は、互いのソース同士が接続されて差動対を形成しているものであり、これらの共通ソースは電流源Ｉ３３に接続されている。一方のＮＭＯＳトランジスタＮ３５のゲートはＮＭＯＳトランジスタＮ３２のドレインに接続され、他方のＮＭＯＳトランジスタＮ３６のゲートに基準電圧入力端子ＶＲＥＦに接続されている。
【００３４】
これらＮＭＯＳトランジスタＮ３５及びＮ３６の差動対は、出力端子ＯＵＴ＋の直流レベルを制御するためのものである。
【００３５】
ＰＭＯＳトランジスタＰ３３は、ゲート及びドレインが相互に接続されており、これらゲート及びドレインが、ＮＭＯＳトランジスタＮ３３のドレイン及びＮＭＯＳトランジスタＮ３５のドレインに接続され、ソースが電源端子ＶＤＤに接続されている。ＰＭＯＳトランジスタＰ３３は、ＮＭＯＳトランジスタＮ３３及びＮ３５の負荷機能をも担っている。
【００３６】
また、ＰＭＯＳトランジスタＰ３４は、ゲート及びドレインが相互に接続されており、これらゲート及びドレインが、ＮＭＯＳトランジスタＮ３４のドレイン及びＮＭＯＳトランジスタＮ３６のドレインに接続され、ソースが電源端子ＶＤＤに接続されている。ＰＭＯＳトランジスタＰ３４は、ＮＭＯＳトランジスタＮ３４及びＮ３６の負荷機能をも担っている。
【００３７】
上述したＰＭＯＳトランジスタＰ３１及びＰ３２のゲートは、このＰＭＯＳトランジスタＰ３４のドレインに接続されている。
【００３８】
各電流源Ｉ３１、Ｉ３２、Ｉ３３は、共通ソース側でない端子は接地されているものである。また、各電流源Ｉ３１、Ｉ３２、Ｉ３３は可変定電流源であって、その制御端子は、電流量調整端子ＢＩＡＳに接続されている。なお、各電流源Ｉ３１、Ｉ３２、Ｉ３３による定電流は等しいことを意図しているが、異なっていても良い。
【００３９】
次に、振幅制限用トランスコンダクタンスアンプ２０１の第１構成例の動作を説明する。
【００４０】
例えば、正負入力端子ＩＮ＋及びＩＮ−に同じ電位の信号（但し、このトランスコンダクタンスアンプ２０１が正常に動作する直流レベルとする）が入力されれば、ＰＭＯＳトランジスタＰ３１及びＰ４３が流す電流はそれぞれ全てＮＭＯＳトランジスタＮ３１及びＮ３２に流れる。
【００４１】
これに対し、差動信号（相補信号）、例えば正入力端子ＩＮ＋にＨレベル、負入力端子ＩＮ−にＬレベルの信号が入力されると、ＮＭＯＳトランジスタＮ３１はＰＭＯＳトランジスタＰ３１が流す電流よりも多くの電流を流そうとし、足りない分の電流をこのトランスコンダクタンスアンプ２０１の外部から出力端子ＯＵＴ−を通して引き込む。また、ＮＭＯＳトランジスタＮ３２はＰＭＯＳトランジスタＰ３２が流す電流よりも少ない電流を流そうとし、余った電流はこのトランスコンダクタンスアンプ２０１の外部へ出力端子ＯＵＴ＋を通して流れ出る。この正負入力端子ＩＮ＋及びＩＮ−に入力される差動信号の電圧振幅（Ｖｉｎ）と、正負出力端子ＯＵＴ＋及びＯＵＴ−から外部へ流れ出るあるいは引き込む電流値（Ｉｏｕｔ）の比（Ｉｏｕｔ／Ｖｉｎ）がｇｍ値である。
【００４２】
正負出力端子ＯＵＴ＋及びＯＵＴ−から流れ出るあるいは引き込む電流値は、電流源Ｉ３１が流す電流値と、ＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流値、すなわちＰＭＯＳトランジスタＰ３１及びＰ３２のトランジスタサイズとにより決まり制限される。これにより、振幅制限が行われたことになる。
【００４３】
正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルを決めるのが右側のフィードバック回路である。基準電圧入力端子ＶＲＥＦにこのトランスコンダクタンスアンプ２０１が正常に動作する直流レべルを与えると、正負出力端子ＯＵＴ＋及びＯＵＴ−は基準電圧ＶＲＥＦと同じ直流レベルになる。
【００４４】
例えば、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが基準電圧ＶＲＥＦよりも低いと、ＮＭＯＳトランジスタＮ３３、Ｎ３５は電流を流さないように働き、ＰＭＯＳトランジスタＰ３３が流す電流が減少する。ＮＭＯＳトランジスタＮ３３、Ｎ３５に電流が流れにくくなった分、ＮＭＯＳトランジスタＮ３４、Ｎ３６は電流を流そうとし、ＰＭＯＳトランジスタＰ３４が流す電流が増加する。ＰＭＯＳトランジスタＰ３４はダイオード接続されているため電流が増加するとドレイン−ソース間電圧が増し、ＰＭＯＳトランジスタＰ３１及びＰ３２のゲートへの印加電位ＶＣＭＦが下がるため、ＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流が増加し、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが上がる。
【００４５】
逆に、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが基準電圧ＶＲＥＦよりも高い場合には、ＰＭＯＳトランジスタＰ３１及びＰ３２のゲートへの印加電位ＶＣＭＦが上がって、ＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流が減少し、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが下がる。
【００４６】
このフィードバック回路は正負出力端子ＯＵＴ＋及びＯＵＴ−の電圧振幅の大きさの影響を受けず直流レベルのみを調節する。
【００４７】
（Ｂ−３）振幅制限用トランスコンダクタンスアンプ２０１の第２構成例及び動作
次に、振幅制限用トランスコンダクタンスアンプ２０１の第２構成例を、図４を参照しながら説明する。
【００４８】
図４は、振幅制限用トランスコンダクタンスアンプ２０１の第２構成例を示す回路図であり、上述した図３との同一、対応部分には同一符号を付して示している。
【００４９】
図４に示す振幅制限用トランスコンダクタンスアンプ２０１の第２構成例は、図３に示した振幅制限用トランスコンダクタンスアンプ２０１の第１構成例と比較した場合、ＰＭＯＳトランジスタＰ３３及びＰ３４の接続関係だけが異なっている。
【００５０】
ＰＭＯＳトランジスタＰ３３は、ゲート及びドレインが互いに接続され、これらゲート及びドレインがＰＭＯＳトランジスタＰ３４のゲートに接続されている。これらＰＭＯＳトランジスタＰ３３及びＰ３４の他の接続関係は、第１構成例と同様である。
【００５１】
すなわち、この第２構成例では、これらＰＭＯＳトランジスタＰ３３及びＰ３４はカレントミラー回路を構成している。
【００５２】
以下、振幅制限用トランスコンダクタンスアンプ２０１の第２構成例の動作を、第１構成例の動作との相違点を中心に説明する。
【００５３】
この入力信号に制限をかける構成としたトランスコンダクタンスアンプ２０１の動作について詳しく説明する。
【００５４】
上述した第１構成例の場合、ＰＭＯＳトランジスタＰ３４がダイオード接続になっているため、ＰＭＯＳトランジスタＰ３１及びＰ３２のゲートに印加される、ＰＭＯＳトランジスタＰ３４のドレイン電位ＶＣＭＦが電源電圧ＶＤＤからスレッショルド電圧Ｖｔｈ分だけ下がった電位までしか上がらず、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルを調整できる範囲が狭い。
【００５５】
そこで、この第２構成例では、上述したように、第１構成例でのフィードバック回路内のダイオード接続の部分を、カレントミラー回路で構成した。
【００５６】
以下、第２構成例でのフィードバック回路の動作についてのみ説明する。
【００５７】
基準電圧入力端子ＶＲＥＦに、このトランスコンダクタンスアンプ２０１が正常に動作する直流レベルを与える。例えば、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルがＶＲＥＦよりも低いとすると、ＮＭＯＳトランジスタＮ３３及びＮ３５は電流を流さないように働き、ＰＭＯＳトランジスタＰ３３が流す電流が減少する。ＰＭＯＳトランジスタＰ３３及びＰ３４はカレントミラー回路になっているため、ＰＭＯＳトランジスタＰ３４が流す電流も減少する。すると、電位ＶＣＭＦが下がるため、ＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流が増加し、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが上がる。逆に、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが基準電圧ＶＲＥＦよりも高い場合には、電位ＶＣＭＦが上がってＰＭＯＳトランジスタＰ３１及びＰ３２が流す電流が減少し、正負出力端子ＯＵＴ＋及びＯＵＴ−の直流レベルが下がる。
【００５８】
このフィードバック回路は正負出力端子ＯＵＴ＋及びＯＵＴ−の電圧振幅の大きさの影響を受けず、直流レベルのみを調節する。
【００５９】
（Ｂ−３）第２の実施形態の効果
以上のように、第２の実施形態によっても、第１の実施形態と同様な効果をそうすることができる。すなわち、フィルタ回路本体２１に入力ダイナミッグレンジを超えない信号が常に入力されるため、フィルタ回路２０としての動作が保証され、また、外部から与える入力信号の電圧振幅を意識してフィルタ回路２０に入力する必要がない。
【００６０】
さらに、第２の実施形態によれば、図３又は図４に示す振幅制限用トランスコンダクタンスアンプ２０１を適用しているので、フィルタ回路本体２２への入力信号の直流レベルを調整することができる（特に図４に示すもの）。
【００６１】
（Ｃ）他の実施形態
上記第２の実施形態では、ＭＯＳトランジスタで構成したトランスコンダクタンスアンプ２０１について説明したが、他種類のユニポーラトランジスタやバイポーラトランジスタで構成しても同様な効果が得られる。また、導電型（Ｎ型、Ｐ型）を、図３や図４に示したものと相互に入れ替えて、トランスコンダクタンスアンプ２０１を構成しても良い。
【００６２】
また、第２の実施形態では、差動信号による構成としたが、片方の入力及び出力を接地するなどして、シングルエンドにしても良く、このようにしても、同様な効果を得ることができる。
【００６３】
さらに、第２の実施形態では、図２に示すようにトランスコンダクタンスアンプ２０１のみを入力信号の制限をかける構成のトランスコンダクタンスアンプとしたが、トランスコンダクタンスアンプ２０２やフィルタ回路２２内のトランスコンダクタンスアンプもトランスコンダクタンスアンプ２０１と同じ構成にしても良い。
【００６４】
【発明の効果】
本発明によれば、入力信号の電圧振幅が大きい場合であっても、安定動作を保証し得るトランスコンダクタンスアンプを用いたフィルタ回路に適用して好適な振幅制限回路を提供できる。
【００６５】
また、本発明によれば、入力信号の電圧振幅が大きい場合であっても、安定動作を保証し得るトランスコンダクタンスアンプを用いたフィルタ回路を実現できる。
【図面の簡単な説明】
【図１】第１の実施形態のフィルタ回路の構成を示すブロック図である。
【図２】第２の実施形態のフィルタ回路の全体構成を示すブロック図である。
【図３】第２の実施形態の振幅制限用トランスコンダクタンスアンプ２０１の第１構成例を示す回路図である。
【図４】第２の実施形態の振幅制限用トランスコンダクタンスアンプ２０１の第２構成例を示す回路図である。
【符号の説明】
１０、２０…フィルタ回路、１１、２１…振幅制限回路、１２、２２…フィルタ回路本体、２０１…振幅制限用トランスコンダクタンスアンプ、２０２…電流電圧変換用トランスコンダクタンスアンプ、Ｎ３１〜Ｎ３６…ＮＭＯＳトランジスタ、Ｐ３１〜Ｐ３４…ＰＭＯＳトランジスタ、Ｉ１〜Ｉ３…電流源。
Claims (4)
- 制御端、第１端及び第２端を有する第１〜第６の第１導電型トランジスタと、制御端、第１端及び第２端を有する第１〜第４の第２導電型トランジスタと、第１〜第３の電流源とを有し、
第１及び第２の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これら第１及び第２の第１導電型トランジスタの制御端はそれぞれ第１及び第２の入力端子に接続され、これらの共通第１端は第１の電流源を介して第２の電源端子に接続され、
第１の第２導電型トランジスタは、第２端が第２の出力端子及び第１の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、
第２の第２導電型トランジスタは、第２端が第１の出力端子及び第２の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、
第３及び第４の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第２の電流源を介して第２の電源端子に接続され、第３の第１導電型トランジスタの制御端は第１の第１導電型トランジスタの第２端に接続され、第４の第１導電型トランジスタの制御端に基準電圧入力端子に接続され、
第５及び第６の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第３の電流源を介して第２の電源端子に接続され、第５の第１導電型トランジスタの制御端は第２の第１導電型トランジスタの第２端に接続され、第６の第１導電型トランジスタの制御端は基準電圧入力端子に接続され、
第３の第２導電型トランジスタは、制御端及び第２端が相互に接続されており、これら制御端及び第２端が、第３の第１導電型トランジスタの第２端、第５の第１導電型トランジスタの第２端及び第４の第２導電型トランジスタの制御端に接続され、第１端が第１の電源端子に接続され、
第４の第２導電型トランジスタは、制御端が、第３の第２導電型トランジスタの制御端及び第２端に接続され、第２端が、第４の第１導電型トランジスタの第２端及び第６の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続されている
ことを特徴とする振幅制限回路。 - 制御端、第１端及び第２端を有する第１〜第６の第１導電型トランジスタと、制御端、第１端及び第２端を有する第１〜第４の第２導電型トランジスタと、第１〜第３の電流源とを有し、
第１及び第２の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これら第１及び第２の第１導電型トランジスタの制御端はそれぞれ第１及び第２の入力端子に接続され、これらの共通第１端は第１の電流源を介して第２の電源端子に接続され、
第１の第２導電型トランジスタは、第２端が第２の出力端子及び第１の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、
第２の第２導電型トランジスタは、第２端が第１の出力端子及び第２の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、制御端が第４の第２導電型トランジスタの第２端に接続され、
第３及び第４の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第２の電流源を介して第２の電源端子に接続され、第３の第１導電型トランジスタの制御端は第１の第１導電型トランジスタの第２端に接続され、第４の第１導電型トランジスタの制御端に基準電圧入力端子に接続され、
第５及び第６の第１導電型トランジスタは、互いの第１端同士が接続されて差動対を形成しており、これらの共通第１端は第３の電流源を介して第２の電源端子に接続され、第５の第１導電型トランジスタの制御端は第２の第１導電型トランジスタの第２端に接続され、第６の第１導電型トランジスタの制御端は基準電圧入力端子に接続され、
第３の第２導電型トランジスタは、制御端及び第２端が相互に接続されており、これら制御端及び第２端が、第３の第１導電型トランジスタの第２端及び第５の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続され、
第４の第２導電型トランジスタは、制御端及び第２端が相互に接続されており、これら制御端及び第２端が、第４の第１導電型トランジスタの第２端及び第６の第１導電型トランジスタの第２端に接続され、第１端が第１の電源端子に接続されている
ことを特徴とする振幅制限回路。 - 上記第１及び第２の出力端子に接続されている電流電圧変換部をさらに有することを特徴とする請求項１又は２に記載の振幅制限回路。
- 少なくとも入力段にトランスコンダクタンスアンプを有するフィルタ回路本体と、
入力信号の振幅を上記フィルタ回路本体の入力ダイナミックレンジ以内に制限して上記フィルタ回路本体に入力する振幅制限回路とを有し、
上記振幅制限回路として、請求項１〜３のいずれかに記載のものを適用したことを特徴とするフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000314200A JP4494614B2 (ja) | 2000-10-13 | 2000-10-13 | 振幅制限回路及びフィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000314200A JP4494614B2 (ja) | 2000-10-13 | 2000-10-13 | 振幅制限回路及びフィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124843A JP2002124843A (ja) | 2002-04-26 |
| JP4494614B2 true JP4494614B2 (ja) | 2010-06-30 |
Family
ID=18793496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000314200A Expired - Fee Related JP4494614B2 (ja) | 2000-10-13 | 2000-10-13 | 振幅制限回路及びフィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4494614B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5520192B2 (ja) * | 2010-10-22 | 2014-06-11 | 株式会社メガチップス | 電圧電流変換回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05268497A (ja) * | 1992-03-19 | 1993-10-15 | Toshiba Corp | クランプ回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2651865B2 (ja) * | 1989-01-17 | 1997-09-10 | 株式会社日立製作所 | 非線形信号圧縮回路 |
| JPH03147414A (ja) * | 1989-11-02 | 1991-06-24 | Toshiba Corp | 増幅回路 |
| JP3344904B2 (ja) * | 1996-10-21 | 2002-11-18 | 沖電気工業株式会社 | リミッタ増幅器 |
| JPH11136055A (ja) * | 1997-10-27 | 1999-05-21 | Sanyo Electric Co Ltd | レベル抑制回路 |
| JPH11195943A (ja) * | 1997-12-25 | 1999-07-21 | Sony Corp | リミッタ回路 |
-
2000
- 2000-10-13 JP JP2000314200A patent/JP4494614B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05268497A (ja) * | 1992-03-19 | 1993-10-15 | Toshiba Corp | クランプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124843A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100480944C (zh) | 一种压控电流源及带有压控电流源的低压差稳压电源 | |
| US6556081B2 (en) | Single-ended, ultra low voltage class AB power amplifier architecture having a common-mode feedback quiescent current control circuit | |
| US6753730B2 (en) | Differential amplifier and filter circuit using the same | |
| US7564306B2 (en) | Amplifier with common-mode feedback circuit | |
| US8193861B2 (en) | Differential amplifier | |
| US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
| WO2021241257A1 (ja) | 定電圧生成回路 | |
| US7859339B2 (en) | Differential amplification circuit | |
| US7127061B2 (en) | Line driver for digital signal transmission | |
| JP4494614B2 (ja) | 振幅制限回路及びフィルタ回路 | |
| CN115498970A (zh) | 放大电路、差分放大电路和放大器 | |
| EP1626496A1 (en) | Differential gain stage for low voltage supply | |
| JP2006262103A (ja) | 電圧電流変換回路および誤差増幅回路 | |
| JP4479309B2 (ja) | 基準電流発生回路及び基準電圧発生回路 | |
| US6914455B2 (en) | Signal amplitude limiting circuit and filter circuit | |
| JP6969884B2 (ja) | 電流検出アンプ | |
| JP5406634B2 (ja) | 演算増幅器 | |
| JP2004310444A (ja) | 電圧発生回路 | |
| JP3801412B2 (ja) | Ｍｏｓレギュレータ回路 | |
| US7183848B2 (en) | Transconductance amplifier | |
| CN117472138B (zh) | 电压比例转换电路、方法及装置 | |
| EP4312366A1 (en) | Circuit with a pseudo class-ab structure | |
| JP7192075B2 (ja) | 電流検出アンプ | |
| CN113556103B (zh) | 具迟滞功能的比较电路与比较模块 | |
| KR20180071702A (ko) | 평형 출력 레일-투-레일 2세대 전류 컨베이어 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100408 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |