JP2011096210A

JP2011096210A - ボルテージレギュレータ

Info

Publication number: JP2011096210A
Application number: JP2009260332A
Authority: JP
Inventors: Takashi Imura; 多加志井村
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2009-09-29
Filing date: 2009-11-13
Publication date: 2011-05-12
Anticipated expiration: 2029-11-13
Also published as: CN102033554A; US8436603B2; US20110074508A1; KR101657716B1; KR20110035962A; TW201131331A; JP5467845B2; TWI477943B; CN102033554B

Abstract

【課題】従来のボルテージレギュレータは、小さな占有面積で、低消費電流動作と高速動作を切り替えることが困難であった。
【解決手段】本構成では、第一の差動増幅回路の出力を第二の差動増幅回路に接続し、第二の差動増幅回路が出力トランジスタを制御するようにし、低消費が要求される場合には第一の差動増幅回路を停止させ、高速応答が要求される場合には、第一の差動増幅回路を動作させるようにし、最低限の回路面積で低消費・高速動作を切り替えられるような構成とした。
【選択図】図１

Description

本発明は、定電圧を出力するボルテージレギュレータに関し、複数の差動増幅器の動作状態を制御することにより、低消費電流と高速動作に適した動作状態を制御する制御回路に関する。

近年、携帯機器の普及に伴い、電池の小型軽量化の市場要求が大きい。一方で携帯機器の動作時間は製品の差別化に大きな影響を及ぼす。それゆえ、電子回路の低消費電力化は至上命題である。

解決策のひとつとして、携帯機器の機能回路を機器の状態に応じて、きめ細かに制御を行うことが用いられている。例えば、待機時には最低限の機能回路のみ動作させ、消費電力の増加を抑える試みが、集積回路レベルで実用化されている。

ボルテージレギュレータは、電池のような時間と共に変化する電源電圧を一定にし、機能回路に供給することが要求される。一般的に、ボルテージレギュレータの電源電圧変動除去比や過渡応答特性を向上させるにはボルテージレギュレータの消費電流を大きくする必要がある。

従来のボルテージレギュレータは図５に示す。図５は特許文献１に示されている回路で、差動増幅器の出力で直接出力トランジスタを駆動する２段構成となっている。この構成は、貫通経路が少なく、消費電流を小さくすることが可能である一方、電源電圧変動除去比や過渡応答特性を大幅に向上することが困難であるという欠点を有する。

図５の構成の欠点を改善する構成として、図６に示すように差動段と出力段の間に中間段を追加した３段構成も広く用いられている。この構成では、電源電圧変動除去比や過渡応答特性を大幅に向上することが可能であるが、貫通経路が増えることにより、低消費電力化には適していない。

これらの相反する特性を両立する手法のひとつとして、ボルテージレギュレータに、電源電圧変動除去比や過渡応答特性がよく、消費電流が多い動作状態と電源電圧変動除去比や過渡応答特性が悪く、消費電流が少ない動作状態を設け、これらを負荷となる機能回路の動作状態に応じて手動もしくは自動で切り替えるという手法が考えられる。

例えば、特許文献２では、特性の異なるボルテージレギュレータを複数並列に接続し、負荷の状態に応じて、複数のボルテージレギュレータの動作・停止を制御することにより、負荷に応じてボルテージレギュレータの消費電流を最適化することを実現している。

特開平３-１５８９１２号公報（第２図）特開２００２-２８７８３３号公報（第１図）

しかしながら、特許文献２の構成では、出力トランジスタを切り替える回路の数だけ用意しなければならず、チップ面積の増大を招く。また、出力トランジスタのゲート端子は比較的大きな寄生容量を持つ。このため、複数の出力トランジスタを切り替える場合において、充放電時間に時間を要してしまうため、切り替え時の出力電圧の変動が大きくなるという欠点を有する。

出力トランジスタを共通化して、図５および図６の増幅部を複数用意し、切り替えるという手法も考えられるが、この場合においても、差動増幅回路を複数用意する必要があるため、チップ面積の増大を招く。このため、コストダウンが難しいという問題がある。

本願は、以上のような課題を克服するように鑑みてなされ、
電源入力端子と、接地端子の間に接続され、電源入力によらず、一定の基準電圧を出力する基準電圧回路と、電源入力端子と出力電圧端子の間に接続され、出力電流によらず、一定の出力電圧を出力する出力トランジスタと、出力電圧端子と接地端子の間に接続され、出力電圧を分圧して参照電圧を出力する分圧回路と、基準電圧を非反転入力とし、参照電圧を反転入力とし、電圧を出力する第一の差動増幅回路と、参照電圧を非反転入力とし、基準電圧を第一の反転入力とし、第一の差動増幅回路の出力を第二の反転入力とし、出力電圧により出力トランジスタの制御端子を制御する第二の差動増幅回路と、差動増幅器にバイアス電流を供給する１つ以上のバイアス回路と、少なくとも２値の動作制御信号に基づき、差動増幅回路を制御する制御回路を有し、動作制御信号の第一の論理値において、第一の差動増幅回路は停止状態となり、動作制御信号の第二の論理値において、第一の差動増幅回路は動作状態となることを特徴としている。

動作制御信号は、負荷電流に応じて内部で自動的に切り替えても良く、ボルテージレギュレータの外部から設定しても良い。

本願の構成によれば、低消費動作に適した２段構成ボルテージレギュレータと高速応答に適した３段構成ボルテージレギュレータの構成を自動もしくは外部で切り替えることが可能となり、かつ２段構成ボルテージレギュレータと３段構成ボルテージレギュレータの増幅部を各々用意した場合と比較し、実装面積が小さいという特徴を有する。

本実施形態のボルテージレギュレータを示す図である。本実施形態の制御回路の一例を示す図である。第二実施形態のボルテージレギュレータを示す図である。第三実施形態のボルテージレギュレータを示す図である。従来のボルテージレギュレータを示した回路図である。従来のボルテージレギュレータを示した回路図である。第四の実施形態のボルテージレギュレータを示す図である。第五の実施形態のボルテージレギュレータを示す図である。第六の実施形態のボルテージレギュレータを示す図である。第七の実施形態のボルテージレギュレータを示す図である。第八の実施形態のボルテージレギュレータを示す図である。第九の実施形態のボルテージレギュレータを示す図である。第十の実施形態のボルテージレギュレータを示す図である。第十の実施形態のボルテージレギュレータの制御回路を示す図である。第十一の実施形態のボルテージレギュレータを示す図である。第十一の実施形態のボルテージレギュレータの制御回路を示す図である。第十二の実施形態のボルテージレギュレータを示す図である。第十二の実施形態のボルテージレギュレータの制御回路を示す図である。

以下に、本発明を実施するための形態について図面を参照して詳細に説明する。

図１は、本実施形態のボルテージレギュレータの回路図である。
本実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ１４７と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、バイアス回路１２３と、制御回路１２１で構成されている。

次に本実施形態のボルテージレギュレータの要素回路の接続について説明する。

基準電圧回路１０９の出力は差動増幅回路１２４の非反転入力端子１０８および、差動増幅回路１２５の反転入力端子１０５に接続される。差動増幅回路１２４の出力は差動増幅回路１２５の入力端子１０４に接続され、差動増幅回路１２５の出力は出力トランジスタ１４７のゲートに接続される。出力トランジスタ１４７のドレインは出力端子１０２に接続され、ソースは電源端子１０１に接続される。出力端子１０２は分圧回路１２７に接続し、分圧回路中の抵抗１４８と抵抗１４９の接続点が差動増幅回路１２４の反転入力端子１０７および、差動増幅回路１２５の非反転入力端子１０３に接続される。抵抗１４９の反対側はグラウンド端子１００に接続する。バイアス回路１２２の出力は差動増幅回路１２５に接続し、バイアス電流を供給する。バイアス回路１２３の出力は差動増幅回路１２４および差動増幅回路１２５に接続し、バイアス電流を供給する。

差動増幅回路１２４の接続について説明する。

Ｎｃｈトランジスタ１３６は、ゲートは非反転入力端子１０８に接続し、ソースはＮｃｈトランジスタ１３９のドレインに接続し、ドレインはＰｃｈトランジスタ１３５のゲート及びドレインに接続する。Ｐｃｈトランジスタ１３５は、ソースは電源端子１０１に接続する。Ｐｃｈトランジスタ１３７は、ゲートはＰｃｈトランジスタ１３５のゲートに接続し、ドレインはＮｃｈトランジスタ１３８のドレイン及び、差動増幅回路１２５の入力端子１０４に接続し、ソースは電源端子１０１に接続する。そして、Ｐｃｈトランジスタ１３５とＰｃｈトランジスタ１３７でカレントミラー回路を構成している。Ｎｃｈトランジスタ１３８は、ゲートは反転入力端子１０７に接続し、ソースはＮｃｈトランジスタ１３９のドレインに接続する。Ｎｃｈトランジスタ１３９は、ゲートはバイアス回路１２３のＮｃｈトランジスタ１３４のゲートに接続し、ソースはグラウンド端子１００に接続する。差動増幅回路１２５の接続について説明する。Ｎｃｈトランジスタ１４３は、ゲートは反転入力端子１０５に接続し、ソースはＮｃｈトランジスタ１４５のドレインおよび、Ｎｃｈトランジスタ１４６のドレインに接続し、ドレインはＰｃｈトランジスタ１４０のドレイン及び、Ｐｃｈトランジスタ１４１のドレイン及び、出力端子１０６に接続する。Ｐｃｈトランジスタ１４０は、ゲートは入力端子１０４に接続し、ソースは電源端子１０１に接続する。

Ｐｃｈトランジスタ１４１は、ゲートはＰｃｈトランジスタ１４２のゲート及びドレインに接続し、ソースは電源端子１０１に接続する。Ｐｃｈトランジスタ１４２は、ゲート及びドレインはＮｃｈトランジスタ１４４のドレインに接続し、ソースは電源端子１０１に接続する。そして、Ｐｃｈトランジスタ１４１とＰｃｈトランジスタ１４２でカレントミラー回路を構成している。Ｎｃｈトランジスタ１４４は、ゲートは非反転入力端子１０３に接続し、ソースはＮｃｈトランジスタ１４５のドレインおよび、Ｎｃｈトランジスタ１４６のドレインに接続する。Ｎｃｈトランジスタ１４５は、ゲートはバイアス回路１２３のＮｃｈトランジスタ１３４のゲートに接続し、ソースはグラウンド端子１００に接続する。Ｎｃｈトランジスタ１４６は、ゲートはバイアス回路１２２のＮｃｈトランジスタ１３２のゲートに接続し、ソースはグラウンド端子１００に接続する。

バイアス回路１２２の接続について説明する。

Ｎｃｈトランジスタ１３２は、ゲート及びドレインは定電流回路１３１および、差動増幅回路１２５のＮｃｈトランジスタ１４６のゲートに接続し、ソースはグラウンド端子１００に接続する。バイアス回路１２３の接続について説明する。Ｎｃｈトランジスタ１３４は、ゲート及びドレインは切り替え回路１５０および、差動増幅回路１２４のＮｃｈトランジスタ１３９のゲートおよび、差動増幅回路１２５のＮｃｈトランジスタ１４５のゲートに接続し、ソースはグラウンド端子１００に接続する。切り替え回路１５０は反対側に定電流回路１３３が接続され、切り替え信号として制御回路１２１の出力が接続する。

図２は、制御回路１２１の回路図である。接続について説明する。

Ｐｃｈトランジスタ２０１は、ゲートは差動増幅回路１２５の出力端子１０６に接続し、ドレインは抵抗２０３及び、コンパレータ２０２の非反転入力端子に接続され、ソースは電源端子１０１に接続される。抵抗２０３の反対側はグラウンド端子１００に接続する。コンパレータ２０２は反転入力端子に基準電圧回路１０９が接続し、出力は切り替え信号として切り替え回路１５０に接続する。

次に本実施形態のボルテージレギュレータの動作について説明する。

バイアス回路１２３は、差動増幅回路１２４ならびに差動増幅回路１２５にバイアス電流を供給し、バイアス回路１２２は、差動増幅回路１２５にバイアス電流を供給する。ここで、バイアス回路１２２が差動増幅回路１２５に供給する電流より、バイアス回路１２３が差動増幅回路１２５に供給する電流のほうが多くなるように設定されている。

制御回路１２１は、制御信号に基づき、バイアス回路１２３を停止させる機能を持つ。図２に示すようには、出力トランジスタ１４７に並列にＰｃｈトランジスタ２０１を接続し、出力トランジスタ１４７に流れる電流Ｉｏｕｔを抵抗２０３に流すことで、出力電流に比例した電圧Ｖｄｅｔを得る。

ここで、出力トランジスタ１４７とＰｃｈトランジスタ２０１は同種のトランジスタで、アスペクト比をＭ：１とし、抵抗２０３の抵抗値をＲとすれば、Ｖｄｅｔは（１）式となる。

Ｖｄｅｔ＝Ｉｏｕｔ・Ｒ／Ｍ（１）
基準電圧回路１０９は、コンパレータ２０２の反転入力端子に電圧Ｖｒｅｆを供給している。このとき、コンパレータ２０２の出力が“Ｈ”になる条件は（２）式となる。

Ｉｏｕｔ・Ｒ／Ｍ＞Ｖｒｅｆ（２）
コンパレータ２０２の出力を制御回路１２１の制御信号とし、“Ｌ”レベルを第一論理値とし、“Ｈ”レベルを第二論理値とする。この信号を用いることで負荷電流に応じて切り替え回路１５０を切り替えることが可能になる。

制御回路１２１が第一の論理値をとり、切り替え回路１５０をオフさせるとき、バイアス回路１２３ならびに差動増幅回路１２４は動作を停止する。このとき、ボルテージレギュレータは差動増幅回路１２５と出力トランジスタ１４７で構成された低消費電流動作に適した２段構成となる。差動増幅回路１２５はバイアス回路１２２のみの微小電流で動作状態となるので、ボルテージレギュレータの消費電流は低く抑えることができる。

一方、制御回路１２１が第二の論理値をとり、切り替え回路１５０をオンさせるとき、バイアス回路１２３ならびに差動増幅回路１２４は動作状態となる。この状態は、差動増幅回路１２４と差動増幅回路１２５と出力トランジスタ１４７で３段構成のレギュレータとみなすことができる。そして、３段構成のレギュレータを構成することができるため、電源電圧変動除去比ならびに過渡応答特性が改善される。また、差動増幅回路１２４ならびに差動増幅回路１２５に十分な電流が供給されるため、電源電圧変動除去比ならびに過渡応答特性は大幅に改善される。

以上に説明したように、本実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動で切り替えることが可能となる。

図３は、第二の実施形態のボルテージレギュレータの回路図である。
第二の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ１４７と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路３１０と、制御回路１２１で構成されている。図１との違いはバイアス回路１２２、１２３に相当するバイアス回路がバイアス回路１３０になっている点である。

次に第二の実施形態のボルテージレギュレータの要素回路の接続について説明する。

バイアス回路３１０の接続について説明する。

Ｐｃｈトランジスタ３０１は、ゲート及びドレインは定電流回路１３１及び、Ｐｃｈトランジスタ３０２のゲートに接続し、ソースは電源端子１０１に接続する。Ｐｃｈトランジスタ３０２は、ドレインは切り替え回路１５０に接続し、ソースは電源端子１０１に接続する。Ｎｃｈトランジスタ１３２は、ゲート及びドレインは定電流回路１３１及び、差動増幅回路１２５のＮｃｈトランジスタ１４６のゲートに接続し、ソースはグラウンド端子１００に接続する。Ｎｃｈトランジスタ１３４は、ゲート及びドレインは切り替え回路１５０及び、差動増幅回路１２４のＮｃｈトランジスタ１３９のゲート及び、差動増幅回路１２５のＮｃｈトランジスタ１４５のゲートに接続し、ソースはグラウンド端子１００に接続する。

切り替え回路１５０は切り替え信号として制御回路１２１の出力が接続する。

次に第二の実施形態のボルテージレギュレータの動作について説明する。

図３に示すように、第二の実施形態のボルテージレギュレータでは、第一の実施形態のボルテージレギュレータのバイアス回路１２３を、一つのバイアス回路から電流をカレントミラーしてバイアス電流を生成する構成にしている。バイアス電流は第一の実施形態と同様で、Ｎｃｈトランジスタ１３２が差動増幅回路１２５に供給する電流より、Ｎｃｈトランジスタ１３４が差動増幅回路１２５に供給する電流のほうが多くなるように設定されている。

制御回路１２１が第一の論理値をとり、切り替え回路１５０をオフさせるとき、Ｎｃｈトランジスタ１３４がオフし差動増幅回路１２４は動作を停止する。このとき、ボルテージレギュレータは差動増幅回路１２５と出力トランジスタ１４７で構成された低消費電流動作に適した２段構成となる。差動増幅回路１２５はＮｃｈトランジスタ１３２からの微小電流での動作状態となるので、ボルテージレギュレータの消費電流は低く抑えることができる。

一方、制御回路１２１が第二の論理値をとり、切り替え回路１５０をオンさせるとき、Ｎｃｈトランジスタ１３４がオンし差動増幅回路１２４は動作状態となる。この状態は、差動増幅回路１２４と差動増幅回路１２５と出力トランジスタ１４７で３段構成のレギュレータとみなすことができる。そして、３段構成のレギュレータを構成することができるため、電源電圧変動除去比ならびに過渡応答特性が改善される。また、差動増幅回路１２４ならびに差動増幅回路１２５に十分な電流が供給されるため、電源電圧変動除去比ならびに過渡応答特性は大幅に改善される。

以上に説明したように、第二の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動で切り替えることが可能となる。

図４は、第三の実施形態のボルテージレギュレータの回路図である。

第三の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ１４７と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路３１０と、外部端子４０１で構成されている。図３との違いは制御回路１２１を削除し、外部端子４０１を追加した点である。接続としては、外部端子４０１を切り替え回路１５０に接続している。

次に第三の実施形態のボルテージレギュレータの動作について説明する。

第二の実施形態のボルテージレギュレータで用いた制御回路１２１の代わりに外部端子４０１から信号を入力する構成としている。外部端子４０１から“Ｈ”または“Ｌ”の信号を入力することで低消費電流動作の２段構成のボルテージレギュレータか、電源電圧変動除去比ならびに過渡応答特性を改善させた３段構成のボルテージレギュレータかを、自分で選択することができる。このように選択することで負荷電流が軽いときには、低消費電流に適した２段構成で動作し、負荷が重い時には、十分に電流が供給された３段構成で動作するということ自分で選択することが可能となる。また、図１に示す構成においても同様に、制御回路１２１を外部端子４０１に変更することで動作状態を自分で選択することが可能となる。

以上に説明したように、第三の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を任意に切り替えることが可能となる。

図７は、第四の実施形態のボルテージレギュレータの回路図である。

第四の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ１４７と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、制御回路１２１で構成されている。図１との違いはバイアス回路１２３を削除し、差動増幅回路１２４と差動増幅回路１２５のバイアス回路はバイアス回路１２２のみとし、切り替え回路７０１と切り替え回路７０２を追加した点である。

接続としては、Ｎｃｈトランジスタ１３９のドレインを切り替え回路７０１に接続し、切り替え回路７０１の反対側をＮｃｈトランジスタ１３６のソースとＮｃｈトランジスタ１３８のソースに接続している。Ｎｃｈトランジスタ１４５のドレインを切り替え回路７０２に接続し、切り替え回路７０２の反対側をＮｃｈトランジスタ１４３のソースとＮｃｈトランジスタ１４４のソースに接続している。制御回路１２１の出力は切り替え信号として切り替え回路７０１と切り替え回路７０２に接続する。

次に第四の実施形態のボルテージレギュレータの動作について説明する。
制御回路１２１は制御信号に基づきバイアス回路１２２から供給される電流を遮断させる機能を持つ。バイアス回路１２２からＮｃｈトランジスタ１４５を通じて差動増幅回路１２５に供給される電流は、Ｎｃｈトランジスタ１４６を通じて供給される方が多くなるように設定している。

制御回路１２１が第一の論理値をとり、切り替え回路７０１および切り替え回路７０２をオフさせるとき、差動増幅回路１２４は動作を停止する。このとき、ボルテージレギュレータは差動増幅回路１２５と出力トランジスタ１４７で構成された低消費電流動作に適した２段構成となる。差動増幅回路１２５はＮｃｈトランジスタ１４６のみの微小電流で動作状態となるので、ボルテージレギュレータの消費電流は低く抑えることができる。また、バイアス回路がバイアス回路１２２のみのためさらに消費電流を低くすることができる。

一方、制御回路１２１が第二の論理値をとり、切り替え回路７０１および切り替え回路７０２をオンさせるとき、差動増幅回路１２４は動作状態となる。この状態は、差動増幅回路１２４と差動増幅回路１２５と出力トランジスタ１４７で３段構成のレギュレータとみなすことができる。そして、３段構成のレギュレータを構成することができるため、電源電圧変動除去比ならびに過渡応答特性が改善される。また、差動増幅回路１２４ならびに差動増幅回路１２５に十分な電流が供給されるため、電源電圧変動除去比ならびに過渡応答特性は大幅に改善される。また、バイアス回路がバイアス回路１２２のみのため消費電流を低くすることもできる。

以上に説明したように、第四の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動に切り替えることが可能な回路を、バイアス回路を一つにすることでさらに小さな消費電流で実現することが可能となる。

図８は、第五の実施形態のボルテージレギュレータの回路図である。

第五の実施形態のボルテージレギュレータは、基準電圧回路８０１と、基準電圧回路８０２と、切り替え回路８０３と、出力トランジスタ１４７と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、制御回路１２１で構成されている。図１との違いは基準電圧回路を２つ有し、制御回路の信号で切り替える点である。

接続としては、切り替え回路８０３の一方にＮｃｈトランジスタ１３６のゲートを接続し、もう一方に基準電圧回路８０１もしくは基準電圧回路８０２に接続するように切り替え信号で切り替えている。

次に第五の実施形態のボルテージレギュレータの動作について説明する。
制御回路１２１は制御信号に基づきバイアス回路１２３から供給される電流を遮断させる機能および、基準電圧回路８０１と基準電圧回路８０２を切り替える機能を持つ。基準電圧回路８０１の電圧は、２段構成の差動増幅回路に発生するオフセットをキャンセルするのに適した電圧に設定している。基準電圧回路８０２の電圧は、３段構成の差動増幅回路に発生するオフセットをキャンセルするのに適した電圧に設定している。

制御回路１２１が第一の論理値をとり、切り替え回路１５０をオフさせるとき、バイアス回路１２３ならびに差動増幅回路１２４は動作を停止し、基準電圧回路８０１がＮｃｈトランジスタ１３６のゲートに接続する。このとき、ボルテージレギュレータは差動増幅回路１２５と出力トランジスタ１４７で構成された低消費電流動作に適した２段構成となる。差動増幅回路１２５はバイアス回路１２２のみの微小電流で動作状態となるので、ボルテージレギュレータの消費電流は低く抑えることができる。また、基準電圧回路８０１が接続することで、２段構成の差動増幅回路に発生するオフセットをキャンセルするのに適した基準電圧を選択することができる。このことで出力電圧の精度が高くなる。

一方、制御回路１２１が第二の論理値をとり、切り替え回路１５０をオンさせるとき、バイアス回路１２３ならびに差動増幅回路１２４は動作状態となり、基準電圧回路８０２がＮｃｈトランジスタ１３６のゲートに接続する。この状態は、差動増幅回路１２４と差動増幅回路１２５と出力トランジスタ１４７で３段構成のレギュレータとみなすことができる。そして、３段構成のレギュレータを構成することができるため、電源電圧変動除去比ならびに過渡応答特性は大幅に改善される。また、基準電圧回路８０２が接続することで、３段構成の差動増幅回路に発生するオフセットをキャンセルするのに適した基準電圧を選択することができる。このことで出力電圧の精度が高くなる。

以上に説明したように、第五の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動に切り替えることが可能な回路で、オフセットによる出力電圧のずれをなくし高精度で出力することが可能となる。

図９は、第六の実施形態のボルテージレギュレータの回路図である。

第六の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ９０１と、出力トランジスタ９０３と、Ｐｃｈトランジスタ９０２と、インバータ９０４と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、制御回路１２１で構成されている。図１との違いは出力トランジスタを２つ有し、制御回路の信号で出力トランジスタのサイズを切り替える点である。

接続としては、出力トランジスタ９０１は、ゲートは差動増幅回路１２５の出力端子１０６に接続し、ドレインは出力端子１０２に接続し、ソースは電源端子１０１に接続する。出力トランジスタ９０３は、ゲートはＰｃｈトランジスタ９０２のソースに接続し、ドレインは出力端子１０２に接続し、ソースは電源端子１０１に接続する。Ｐｃｈトランジスタ９０２は、ゲートはインバータ９０４に接続し、ドレインは差動増幅回路１２５の出力端子１０６に接続する。インバータ９０４は入力端子に制御回路１２１の出力が接続する。

次に第六の実施形態のボルテージレギュレータの動作について説明する。

出力トランジスタ９０３が供給する電流は出力トランジスタ９０１が供給する電流より多くなるように設定されている。

制御回路１２１が第一の論理値をとり、切り替え回路１５０をオフさせるとき、バイアス回路１２３ならびに差動増幅回路１２４は動作を停止し、出力トランジスタ９０３がオフする。このとき、ボルテージレギュレータは差動増幅回路１２５と出力トランジスタ９０１で構成された低消費電流動作に適した２段構成となる。差動増幅回路１２５はバイアス回路１２２のみの微小電流で動作状態となるので、ボルテージレギュレータの消費電流は低く抑えることができる。また、出力トランジスタ９０１のみが動作することで、微小電流で動作する２段構成の差動増幅回路に適した出力トランジスタを選択することができる。

一方、制御回路１２１が第二の論理値をとり、切り替え回路１５０をオンさせるとき、バイアス回路１２３ならびに差動増幅回路１２４は動作状態となり、出力トランジスタ９０３がオンする。この状態は、差動増幅回路１２４と差動増幅回路１２５と出力トランジスタ９０１と出力トランジスタ９０３で３段構成のレギュレータとみなすことができる。そして、３段構成のレギュレータを構成することができるため、電源電圧変動除去比ならびに過渡応答特性は大幅に改善される。また、出力トランジスタ９０１および出力トランジスタ９０３が動作するので、３段構成のレギュレータに適した出力トランジスタを選択することができる。

以上に説明したように、第六の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動に切り替えることが可能な回路で、２段構成動作と３段構成動作に適した出力トランジスタを選択することが可能となる。

図１０は、第七の実施形態のボルテージレギュレータの回路図である。

第七の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ９０１と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、制御回路１２１で構成されている。図１との違いは、差動増幅回路１２５にＰｃｈトランジスタ１００１およびＰｃｈトランジスタ１００２およびインバータ１００３を追加した点である。

接続としては、Ｐｃｈトランジスタ１００１は、ゲートはインバータ１００３の出力に接続し、ドレインはＰｃｈトランジスタ１００２のソースに接続し、ソースは電源端子１０１に接続する。Ｐｃｈトランジスタ１００２は、ゲートおよびドレインはＰｃｈトランジスタ１４２のゲート１０４に接続する。インバータ１００３は、入力は制御回路１２１の出力に接続し、出力はＰｃｈトランジスタ１００１のゲートに接続する。

次に第七の実施形態のボルテージレギュレータの動作について説明する。

Ｐｃｈトランジスタ１００２はＰｃｈトランジスタ１４０、１４１、１４２と同じサイズで設定している。

制御回路１２１が第二の論理値をとり、切り替え回路１５０およびＰｃｈトランジスタ１００１をオンさせるとき、バイアス回路１２３および差動増幅回路１２４およびＰｃｈトランジスタ１００２は動作状態となる。この状態は、差動増幅回路１２４と差動増幅回路１２５と出力トランジスタ１４７で３段構成のレギュレータとみなすことができる。この状態では、Ｐｃｈトランジスタ１４０とＰｃｈトランジスタ１００２が動作状態であるため、Ｐｃｈトランジスタ１４１および１４２で構成するカレントミラーに発生するオフセットを低減することができる。このため、差動増幅回路１２５に発生するオフセットを低減させることができるようになる。

以上に説明したように、第七の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動に切り替えることが可能な回路で、Ｐｃｈトランジスタ１００１を自動で切り替えることでとＰｃｈトランジスタ１００２を動作させ、差動増幅回路１２５に発生するオフセットを低減させることができる。

図１１は、第八の実施形態のボルテージレギュレータの回路図である。

第八の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ９０１と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、制御回路１２１で構成されている。図１との違いは、差動増幅回路１２５にＮｃｈトランジスタ１１０１を追加した点である。

接続としては、Ｎｃｈトランジスタ１１０１は、ゲートは差動増幅回路１２５の入力端子１０５に接続し、ドレインはＮｃｈトランジスタ１４３のドレインに接続し、ソースはＮｃｈトランジスタ１４３のソースに接続する。

次に第八の実施形態のボルテージレギュレータの動作について説明する。

制御回路１２１が第二の論理値をとり、切り替え回路１５０をオンさせるとき、バイアス回路１２３ならびに差動増幅回路１２４は動作状態となる。この状態は、差動増幅回路１２４と差動増幅回路１２５と出力トランジスタ１４７で３段構成のレギュレータとみなすことができる。また、Ｎｃｈトランジスタ１４３と同時にＮｃｈトランジスタ１１０１を動作させることで差動増幅回路１２５に発生するオフセットを低減させることができる。

以上に説明したように、第八の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動に切り替えることが可能な回路で、Ｎｃｈトランジスタ１４３と同時にＮｃｈトランジスタ１１０１を動作させ、差動増幅回路１２５に発生するオフセットを低減させることができる。

図１２は、第九の実施形態のボルテージレギュレータの回路図である。

第九の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ９０１と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、制御回路１２１で構成されている。図１との違いは、差動増幅回路１２５に切り替え回路１２０１を追加した点である。

接続としては、切り替え回路１２０１は、一方をＮｃｈトランジスタ１４４のソースに接続し、もう一方をＮｃｈトランジスタ１４６のドレインに接続し、切り替え信号として制御回路１２１の出力が接続する。

次に第九の実施形態のボルテージレギュレータの動作について説明する。

制御回路１２１が第二の論理値をとり、切り替え回路１５０をオンさせるとき、バイアス回路１２３ならびに差動増幅回路１２４は動作状態となり、切り替え回路１２０１はオフの状態となる。この状態は、差動増幅回路１２４と差動増幅回路１２５と出力トランジスタ１４７で３段構成のレギュレータとみなすことができる。また、切り替え回路１２０１がオフの状態のため、Ｎｃｈトランジスタ１４１とＮｃｈトランジスタ１４２とＮｃｈトランジスタ１４４をオフさせ消費電流を低減させることができる。

以上に説明したように、第九の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動に切り替えることが可能な回路で、３段構成動作時に切り替え回路１２０１をオフさせることで消費電流を低減させることができる。

図１３は、第十の実施形態のボルテージレギュレータの回路図である。

第十の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ１４７と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、制御回路１３０１で構成されている。図１との違いは、制御回路を変更した点である。

図１４は、制御回路１３０１の回路図である。接続について説明する。

Ｐｃｈトランジスタ２０１は、ゲートは差動増幅回路１２５の出力端子１０６に接続し、ドレインは抵抗２０３に接続し、ソースは電源端子１０１に接続される。抵抗２０３の反対側はグラウンド端子１００に接続する。Ｎｃｈトランジスタ１４０１は、ゲートは抵抗２０３に接続し、ドレインはインバータ１４０２の入力およびバイアス回路１４０３に接続し、ソースはグラウンド端子１００に接続される。インバータ１４０２は、入力はバイアス回路１４０３に接続し、出力は切り替え信号として切り替え回路１５０に接続する。

次に第十の実施形態のボルテージレギュレータの制御回路の動作について説明する。

制御回路１３０１は、制御信号に基づき、バイアス回路１２３を停止させる機能を持つ。図１４に示すようには、出力トランジスタ１４７に並列にＰｃｈトランジスタ２０１を接続し、出力トランジスタ１４７に流れる電流Ｉｏｕｔを抵抗２０３に流すことで、出力電流に比例した電圧Ｖｄｅｔを得る。

Ｖｄｅｔ＝Ｉｏｕｔ・Ｒ／Ｍ（１）
Ｎｃｈトランジスタ１４０１の閾値電圧をＶｔｈとする。このとき、インバータ１４０２の出力が“Ｈ”になる条件は（２）式となる。

Ｉｏｕｔ・Ｒ／Ｍ＞Ｖｔｈ（２）
インバータ１４０２の出力を制御回路１３０１の制御信号とし、“Ｌ”レベルを第一論理値とし、“Ｈ”レベルを第二論理値とする。この信号を用いることで負荷電流に応じて切り替え回路１５０を切り替えることが可能になる。また、制御回路１３０１はコンパレータを用いないため、少ない占有面積で、低消費電流で動作させることが可能になる。

以上に説明したように、第十の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動に切り替えることが可能な回路で、制御回路１３０１がコンパレータを用いないため、少ない占有面積で、低消費電流で動作させることができる。

図１５は、第十一の実施形態のボルテージレギュレータの回路図である。

第十一の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ１４７と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、制御回路１５０１で構成されている。図１との違いは、制御回路を変更した点である。

図１６は、制御回路１５０１の回路図である。接続について説明する。

Ｐｃｈトランジスタ２０１は、ゲートは差動増幅回路１２５の出力端子１０６に接続し、ドレインは抵抗１６０１及び、コンパレータ２０２の非反転入力端子に接続され、ソースは電源端子１０１に接続される。抵抗１６０１の反対側は抵抗１６０２に接続し、抵抗１６０２の反対側はグラウンド端子１００に接続する。コンパレータ２０２は反転入力端子に基準電圧回路１０９が接続し、出力は切り替え信号として切り替え回路１５０に接続する。Ｎｃｈトランジスタ１６０３は、ゲートはコンパレータ２０２の出力に接続し、ドレインは抵抗１６０１と抵抗１６０２の接続点に接続し、ソースはグラウンド端子１００に接続される。

次に第十一の実施形態のボルテージレギュレータの制御回路の動作について説明する。

制御回路１５０１は、制御信号に基づき、バイアス回路１２３を停止させる機能を持つ。図１６に示すようには、出力トランジスタ１４７に並列にＰｃｈトランジスタ２０１を接続し、トランジスタ２０１に流れる電流Ｉｏｕｔを抵抗２０３に流すことで、出力電流に比例した検出電圧Ｖｄｅｔを得る。

ここで、出力トランジスタ１４７とＰｃｈトランジスタ２０１は同種のトランジスタで、アスペクト比をＭ：１とし、抵抗１６０１の抵抗値をＲ１、抵抗１６０２の抵抗値をＲ２とすれば、Ｉｏｕｔが上昇時の検出電圧Ｖｄｅｔ１は（１）式となる。

Ｖｄｅｔ１＝Ｉｏｕｔ・（Ｒ１＋Ｒ２）／Ｍ（１）
また、Ｉｏｕｔが下降時の検出電圧Ｖｄｅｔ２はＮｃｈトランジスタ１６０３がオンしているため（２）式となる。

Ｖｄｅｔ２＝Ｉｏｕｔ・Ｒ１／Ｍ（２）
（１）、（２）式からわかるようにＩｏｕｔが上昇時と下降時でヒステリシス電圧が発生する。

基準電圧回路１０９は、コンパレータ２０２の反転入力端子に電圧Ｖｒｅｆを供給している。このとき、コンパレータ２０２の出力が“Ｈ”になる条件は（３）式となる。

Ｉｏｕｔ・（Ｒ１＋Ｒ２）／Ｍ＞Ｖｒｅｆ（３）
また、コンパレータ２０２の出力が“Ｌ”になる条件は（４）式となる。

Ｉｏｕｔ・Ｒ１／Ｍ＜Ｖｒｅｆ（４）
コンパレータ２０２の出力を制御回路１２１の制御信号とし、“Ｌ”レベルを第一論理値とし、“Ｈ”レベルを第二論理値とする。この信号を用いることで負荷電流に応じて切り替え回路１５０を切り替えることが可能になる。また、コンパレータ２０２の出力が反転する条件に差があることから、検出電圧付近でも安定して出力することが可能となる。

以上に説明したように、第十一の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動に切り替えることが可能な回路で、制御回路１５０１が検出電圧にヒステリシス電圧を持っていることから、検出電圧付近でも安定して出力するができる。

図１７は、第十二の実施形態のボルテージレギュレータの回路図である。

第十二の実施形態のボルテージレギュレータは、基準電圧回路１０９と、出力トランジスタ１４７と、分圧回路１２７と、差動増幅回路１２４と、差動増幅回路１２５と、バイアス回路１２２と、制御回路１７０１で構成されている。図１との違いは、制御回路を変更した点である。

図１８は、制御回路１７０１の回路図である。接続について説明する。

Ｐｃｈトランジスタ２０１は、ゲートは差動増幅回路１２５の出力端子１０６に接続し、ドレインは抵抗２０３及び、コンパレータ２０２の非反転入力端子に接続され、ソースは電源端子１０１に接続される。抵抗２０３の反対側はグラウンド端子１００に接続する。コンパレータ２０２は反転入力端子に基準電圧回路１０９が接続し、出力はＯＲ回路１８０３の入力端子１および抵抗１８０１に接続される。ＯＲ回路１８０３の入力端子２は抵抗１８０１および容量１８０２が接続され、出力は切り替え信号として切り替え回路１５０に接続する。

次に第十二の実施形態のボルテージレギュレータの制御回路の動作について説明する。

制御回路１７０１は、制御信号に基づき、バイアス回路１２３を停止させる機能を持つ。図１８に示すようには、出力トランジスタ１４７に並列にＰｃｈトランジスタ２０１を接続し、トランジスタ２０１に流れる電流Ｉｏｕｔを抵抗２０３に流すことで、出力電流に比例した電圧Ｖｄｅｔを得る。

Ｉｏｕｔ・Ｒ／Ｍ＞Ｖｒｅｆ（２）
コンパレータが“Ｈ”レベルから“Ｌ”レベルに反転する時、抵抗１８０１と容量１８０２によってＯＲ回路１８０３の出力に遅延時間が生じる。このようにすることでＶｄｅｔ付近でもＯＲ回路１８０３の出力電圧を安定して出力することが可能となる。ＯＲ回路１８０３の出力を制御回路１７０１の制御信号とし、“Ｌ”レベルを第一論理値とし、“Ｈ”レベルを第二論理値とする。この信号を用いることで負荷電流に応じて切り替え回路１５０を切り替えることが可能になる。

以上に説明したように、第十二の実施形態のボルテージレギュレータによれば、少ない占有面積で、低消費電流に適した２段構成動作と、高電源電圧変動除去比で良好な過渡応答特性が得られる３段構成動作を自動に切り替えることが可能な回路で、制御回路１７０１が遅延時間を持っていることから、電圧Ｖｄｅｔ付近でも安定して出力するができる。

１００グラウンド端子
１０１電源端子
１０２出力端子
１０３差動増幅回路１２５の非反転入力端子
１０４差動増幅回路１２５の入力端子
１０５差動増幅回路１２５の反転入力端子
１０６差動増幅回路１２５の出力端子
１０７差動増幅回路１２４の反転入力端子
１０８差動増幅回路１２４の非反転入力端子
１０９基準電圧回路
１２１制御回路
１２２バイアス回路
１２３バイアス回路
１２４差動増幅回路
１２５差動増幅回路
１２７分圧回路
１３１定電流回路
１３３定電流回路
２０２コンパレータ
３０１バイアス回路
４０１外部端子
７０１切り替え回路
７０２切り替え回路
８０１基準電圧回路
８０２基準電圧回路
８０３切り替え回路
１４０３バイアス回路
１８０３ＯＲ回路

Claims

電源入力端子と、接地端子の間に接続され、電源入力によらず、一定の基準電圧を出力する基準電圧回路と、
前記電源入力端子と前記出力電圧端子の間に接続され、出力電流によらず、一定の出力電圧を出力する出力トランジスタと、
前記出力電圧端子と前記接地端子の間に接続され、前記出力電圧を分圧して参照電圧を出力する分圧回路と、
前記基準電圧を非反転入力とし、前記参照電圧を反転入力とし、電圧を出力する第一の差動増幅回路と、
前記参照電圧を非反転入力とし、前記基準電圧を第一の反転入力とし、前記第一の差動増幅回路の出力を第二の反転入力とし、前記出力電圧により前記出力トランジスタの制御端子を制御する第二の差動増幅回路と、
前記差動増幅器にバイアス電流を供給する１つ以上のバイアス回路と、
少なくとも２値の動作制御信号に基づき、前記差動増幅回路を制御する制御回路と、を有し、
前記動作制御信号の第一の論理値において、前記第一の差動増幅回路は停止状態となり、前記動作制御信号の第二の論理値において、前記第一の差動増幅回路は動作状態となることを特徴とするボルテージレギュレータ。
更に、前記出力電流が一定値以上になったことを検出し、前記出力信号の論理値を切り替える電流検出回路を備え、
前記動作制御信号は、前記電流検出回路の出力信号を用いることを特徴とする請求項１記載のボルテージレギュレータ。
前記動作制御信号は、ボルテージレギュレータの外部から設定されることを特徴とした請求項１記載のボルテージレギュレータ。
前記バイアス回路は、
前記第一の差動増幅器と前記第二の差動増幅器に電流を供給する第一のバイアス回路と、前記第二の差動増幅器に電流を供給する第二のバイアス回路と、を有し、
前記第二のバイアス回路が前記第二の差動増幅器に供給する電流より、前記第一のバイアス回路が前記第二の差動増幅器に供給する電流のほうが多いことを特徴とする請求項１記載のボルテージレギュレータ。
前記第一のバイアス回路は、前記動作制御信号が前記第一の論理値において、停止状態となることを特徴とする請求項４記載のボルテージレギュレータ。
前記第二の差動増幅回路は、
ゲートを第一の反転入力端子に接続した第一のＭＯＳトランジスタと、
ゲートを非反転入力端子に接続し、ソースを前記第一のＭＯＳトランジスタのソースに接続し、前記第一のＭＯＳトランジスタと同じ導電性を有する第二のＭＯＳトランジスタと、
前記第二のＭＯＳトランジスタに流れる電流を入力とし、前記第一のＭＯＳトランジスタのドレインに電流を出力するカレントミラー回路と、
ゲートを前記第二の反転入力端子に接続し、ドレインを前記第一のＭＯＳトランジスタのドレインに接続し、前記第一および第二のＭＯＳトランジスタと異なる導電性を有する第三のＭＯＳトランジスタと、を備え、出力端子を前記カレントミラー回路の出力端子としたことを特徴とする請求項１記載のボルテージレギュレータ。
前記基準電圧回路は、
第一の基準電圧回路と第二の基準電圧回路とを備え、
前記動作制御信号の第一の論理値において、前記第一の基準電圧回路が接続し、
前記動作制御信号の第二の論理値において、前記第二の基準電圧回路が接続することを特徴とする請求項１記載のボルテージレギュレータ。
前記出力トランジスタは、
第一の出力トランジスタと第二の出力トランジスタとを備え、
前記動作制御信号の第一の論理値において、前記第一の出力トランジスタが動作し、
前記動作制御信号の第二の論理値において、前記第一の出力トランジスタと前記第二の出力トランジスタが動作することを特徴とする請求項１記載のボルテージレギュレータ。
前記第二の差動増幅器は、
オフセット低減トランジスタを備えていることを特徴とする請求項１記載のボルテージレギュレータ。
前記第二の差動増幅器は、
前記第一のＭＯＳトランジスタに流れる電流を前記動作制御信号によって遮断する切り替え回路を備えていることを特徴とする請求項１記載のボルテージレギュレータ。
前記制御回路は、
ヒステリシス回路を備えていることを特徴とする請求項１記載のボルテージレギュレータ。
前記制御回路は
遅延回路を備えていることを特徴とする請求項１記載のボルテージレギュレータ。