JP2007233807A - 電源供給回路 - Google Patents

Abstract

【課題】低消費電流化が達成できる電源供給回路の提供。
【解決手段】対象機器の負荷に電力を供給する電源供給回路であり、対象機器が動作するとき対象機器の負荷に電力を供給するメインボルテージレギュレータと、メインボルテージレギュレータに接続され対象機器が動作しないとき対象機器の負荷にメインボルテージレギュレータの供給電力よりも少ない電力を供給する低消費ボルテージレギュレータと、負荷に供給される電流値を監視し、設定した電流値以下であるときメインボルテージレギュレータの動作を切り、前記電流値が設定した前記設定電流よりも低くなるとメインボルテージレギュレータを動作させる低消費ボルテージレギュレータ動作監視回路とを有する。
【選択図】図１

Description

本発明は電源供給回路に係わり、特に負荷電流を検出して通常消費で負荷過渡特性と電源リップル除去特性が良好なメインボルテージレギュレータ（ＶＲ）と、スタンバイ用の低消費ボルテージレギュレータ（低消費ＶＲ）の同時動作か低消費ＶＲのみかの切替を自動的に行う電源供給回路に関する。

各種電子機器において、回路の低消費電流化のため、通常消費のメインボルテージレギュレータと、スタンバイ用の低消費ボルテージレギュレータとを有する電源供給回路が知られている（例えば、特許文献１）。そして、メインボルテージレギュレータと低消費ボルテージレギュレータの切り替え（オン・オフ動作）は、電子機器に内蔵されるマイクロコントローラ（ＣＰＵ）等のコンピュータによるイネーブル（ＥＮ）信号によって制御されている。

また、ボルテージレギュレータ（ＶＲ）の切り替えの他の手段としては、負荷電流に応じた消費電流制御を行う電流可変型の電源供給回路も知られている（例えば、特許文献２）。

特開２００１−６９６７７号公報 特開２０００−６６７４５号公報

メインボルテージレギュレータと低消費ボルテージレギュレータを自動的に切り替える手段では、切替時点で予測されるボルテージレギュレータ（ＶＲ）出力電流変動に応じて予めＥＮ制御する必要があり、実質スタンバイ状態が明確である機器でしか有効性が無い。何時負荷変動するか不明な場合、低消費ボルテージレギュレータを適用できない。

従来の負荷電流に応じた消費電流制御ボルテージレギュレータ回路（電源供給回路）は、１つのボルテージレギュレータで軽負荷時に低消費化するものであるが、消費電流の変化に応じた特性変動が大きく、消費電流の最大から最小格差が大きい程良好な特性を満足させる設計定数を得ることが非常に困難であった。

本発明の目的は、低消費電流化が達成できる電源供給回路を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）電源供給回路は、
第１のオペアンプと、前記第１のオペアンプの出力端子に制御端子を介して接続される第１の出力トランジスタと、前記第１のオペアンプの前記出力端子と第１基準電圧（電源）端子間に接続される第１のオン・オフ用トランジスタと、前記第１のオペアンプの負の電源端子と第２基準電圧（グランド）端子との間に接続される第２のオン・オフ用トランジスタとを有し、前記第１の出力トランジスタの第２の端子から第１の設定電圧（例えば、３．０Ｖ）を出力するメインボルテージレギュレータと、
第２のオペアンプと、前記第２のオペアンプの出力端子に制御端子を介して接続される第２の出力トランジスタと、前記第２の出力トランジスタの第１の端子と前記第１基準電圧端子間に接続される電流源とを有し、前記第２の出力トランジスタの第２の端子から前記第１の設定電圧よりも高い第２の設定電圧（例えば、３．１Ｖ）を出力する低消費ボルテージレギュレータと、
前記第１基準電圧端子と前記第２基準電圧端子との間にトランジスタ及び電流源が直列に接続され、前記トランジスタの制御端子が前記第２のオペアンプの前記出力端子に接続され、前記第２のオペアンプの出力が前記第２の出力トランジスタを最大に駆動する電位であるかを検出する低消費ボルテージレギュレータ動作検出回路を有し、
前記低消費ボルテージレギュレータの前記第２の出力トランジスタの前記第２の端子は前記メインボルテージレギュレータの前記第１の出力トランジスタの前記第２の端子に接続されるとともに、対象機器の負荷に接続される端子となり、
前記第１のオペアンプの反転入力端子及び前記第２のオペアンプの反転入力端子には基準電位が印加される端子に接続され、
前記メインボルテージレギュレータの前記第１の出力トランジスタの前記第２の端子と第２基準電圧端子との間には直列に３個の抵抗Ｒａ，Ｒｂ，Ｒｃが接続され、前記抵抗Ｒａと抵抗Ｒｂとの間のノードと前記第１のオペアンプの非反転入力端子が接続され、前記抵抗Ｒｂと抵抗Ｒｃとの間のノードと前記第２のオペアンプの非反転入力端子が接続され、
前記メインボルテージレギュレータの消費電力（例えば、３．０Ｖでメインボルテージレギュレータは１００μＡ消費）に比較して前記低消費ボルテージレギュレータの消費電力（例えば、３．１Ｖで低消費ボルテージレギュレータは５μＡの消費）が小さく構成されていることを特徴とする。

前記低消費ボルテージレギュレータの第２の出力トランジスタと、前記第２の出力トランジスタの第１の端子と前記第１基準電圧端子間に接続される電流源によって前記メインボルテージレギュレータの前記第１の設定電圧と前記低消費ボルテージレギュレータの前記第２の設定電圧とが切り替わる構成である。前記低消費ボルテージレギュレータの前記第２の設定電圧（例えば３．１Ｖ）は前記メインボルテージレギュレータの前記第１の設定電圧（例えば３．０Ｖ）より高く（例えば０．１Ｖ）設定されており、前記低消費ボルテージレギュレータの電流源電流設定値未満では前記低消費ボルテージレギュレータの前記第２の設定電圧を出力するが、電流源電流設定値以上ではこの電圧を出力せず、電流源電流設定値以上の電流を出力する前記メインボルテージレギュレータの前記第１の設定電圧に切り替わる構成となっている。

前記メインボルテージレギュレータの負荷過渡特性（例えば２００μＡ〜１００ｍＡ負荷変動時に電圧降下が５０ｍＶ未満）と電源リップル除去率（例えば３０ｍＡ負荷、１ｋＨｚで６０ｄｂ以上）は前記低消費ボルテージレギュレータより良好な特性であり、高負荷時（例えば２００μＡ以上）に電圧変動が少なく負荷に対し安定に電力を供給することができる。前記メインボルテージレギュレータの前記低消費ボルテージレギュレータより良好な特性は、前記低消費ボルテージレギュレータより大きい消費電流で最適化した回路定数により主に応答速度の向上の結果実現する。負荷電流が小さい場合（例えば２００μＡ未満）は前記高負荷時に比較して負荷変動量が小さいため（例えば２００μＡ未満）特性が前記メインボルテージレギュレータより劣る（例えば負荷過渡特性２００μＡ〜１００ｍＡ負荷変動時に電圧降下が５０ｍＶ以上、電源リップル除去率３０ｍＡ負荷、１ｋＨｚで６０ｄｂ未満）を適用し、自己の消費電流を低減する（例えば２００μＡ以上の負荷時の消費電流はメインボルテージレギュレータの消費電流１００μＡ+低消費ボルテージレギュレータの消費電流５μＡ＝１０５μＡ、２００μＡ未満の負荷時の消費電流は低消費ボルテージレギュレータのみの消費電流５μＡ）。

また、低消費ボルテージレギュレータ動作検出回路により低消費ボルテージレギュレータの前記第２の設定電圧（例えば３．１Ｖ）以下であるかを検出し、前記メインボルテージレギュレータのオン、オフ制御を行う構成である。

前記切替電圧（３．１Ｖ）に到達した状態では、前記低消費ボルテージレギュレータの前記定電流源の動作によって、前記第２の出力トランジスタには、出力設定電圧以上の電圧が与えられる。前記オペアンプの動作によって出力設定電圧を維持するため前記出力トランジスタの制御端子には前記第２の出力トランジスタをオンする電圧が最大では無い電位（オペアンプが出力できる最低電圧が０Ｖの場合０Ｖより高い電位）で印加される。前記低消費ボルテージレギュレータ動作検出回路では、前記出力トランジスタの制御端子が最大にオンする電位では無いことを検出し前記メインボルテージレギュレータをオフし、
前記切替電圧（３．１Ｖ）よりも低くなった状態では、前記低消費ボルテージレギュレータの前記第２のオペアンプの出力は前記第２の出力トランジスタを最大でオンする状態となり、前記低消費ボルテージレギュレータ動作検出回路は前記メインボルテージレギュレータをオンする。

（２）電源供給回路は、
第１のオペアンプと、前記第１のオペアンプの出力端子に制御端子を介して接続される第１の出力トランジスタと、前記第１のオペアンプの出力端子と第１基準電圧（電源）端子間に接続される第１のオン・オフ用トランジスタと、前記第１のオペアンプの負の電源端子と第２基準電圧（グランド）端子との間に接続される第２のオン・オフ用トランジスタとを有し、前記第１の出力トランジスタの第２の端子から第１の設定電圧（例えば、３．０Ｖ）を出力するメインボルテージレギュレータと、
第２のオペアンプと、前記第２のオペアンプの出力端子に制御端子を介して接続される第２の出力トランジスタと、前記第２の出力トランジスタの第１の端子と前記第１基準電圧端子間に接続される電流源とを有し、前記第２の出力トランジスタの第１の端子から前記第１の設定電圧よりも高い第２の設定電圧（例えば、３．１Ｖ）を出力するシャントボルテージレギュレータと、
前記第１基準電圧端子と前記第２基準電圧端子との間にトランジスタ及び電流源が直列に接続され、前記トランジスタの制御端子が前記第１のオペアンプの出力端子に接続され、前記第１のオペアンプの出力が前記第１の設定電圧以上か未満かを検出するメインボルテージレギュレータ動作検出回路と、
前記第１基準電圧端子と前記第２基準電圧端子との間に電流源及びトランジスタが直列に接続され、前記トランジスタの制御端子が前記第２のオペアンプの出力端子に接続され、前記第２のオペアンプの出力が前記第２の設定電圧以上か未満かを検出するシャントボルテージレギュレータ動作検出回路と、
前記メインボルテージレギュレータ動作検出回路及び前記シャントボルテージレギュレータ動作検出回路の検出出力を入力し、前記第１のオン・オフ用トランジスタ及び前記第２のオン・オフ用トランジスタの制御端子に出力するＯＲゲートとを有し、
前記シャントボルテージレギュレータの前記第２の出力トランジスタの前記第１の端子は前記メインボルテージレギュレータの前記第１の出力トランジスタの前記第２の端子に接続され、
前記第１のオペアンプの反転入力端子及び前記第２のオペアンプの非反転入力端子には基準電位が印加される端子に接続され、
前記メインボルテージレギュレータの前記第１の出力トランジスタの第２の端子と第２基準電圧端子との間には直列に３個の抵抗Ｒａ，Ｒｂ，Ｒｃが接続され、前記抵抗Ｒａと抵抗Ｒｂとの間のノードと前記第１のオペアンプの非反転入力端子が接続され、前記抵抗Ｒｂと抵抗Ｒｃとの間のノードと前記第２のオン・オフの反転入力端子が接続され、
前記メインボルテージレギュレータの消費電力（例えば、３．０Ｖで１００ｍＡの負荷電流時にメインボルテージレギュレータは１００μＡ消費）に比較して前記シャントボルテージレギュレータの消費電力（例えば、３．１Ｖで４μＡの負荷電流時にシャントボルテージレギュレータは５μＡの消費）が小さく構成されていることを特徴とする。

また、前記対象機器の負荷が減少し前記シャントボルテージレギュレータの前記電流源を流れる電流の電流値が電流源電流以下になると前記電流源が電圧を上昇させて前記第１の設定電圧よりも高い切替電圧（例えば、３．１Ｖ）にするように構成され、
前記切替電圧（３．１Ｖ）に到達した状態では、前記メインボルテージレギュレータの前記第１のオペアンプの出力電圧は前記第１の出力トランジスタをオンしない状態となり、前記シャントボルテージレギュレータの前記第２のオペアンプの出力電圧は前記第２の出力トランジスタをオンする状態となり、前記ＯＲゲートは前記メインボルテージレギュレータをオフし、
前記切替電圧（３．１Ｖ）よりも低くなった状態では、前記シャントボルテージレギュレータの前記第２のオペアンプの出力は前記第２の出力トランジスタをオフする状態となり、前記ＯＲゲートは前記メインボルテージレギュレータをオンする。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）対象機器が動作する高負荷のときは、メインボルテージレギュレータが動作して対象機器に電力（第１の設定電圧３．０Ｖで１００ｍＡ）を供給する。このとき第２の低消費ボルテージレギュレータは最大出力電流（例えば電流源電流２００μＡ）を供給しているが、電流源の動作によって電圧降下が生じ第１の設定電圧になる。対象機器が動作しなくなると負荷が減少し、前記第２の低消費ボルテージレギュレータによって電圧が上昇する。電圧が上昇して第１の設定電圧（３．０Ｖ）よりも高い切替電圧（３．１Ｖ）に到達し、尚且つ電流源の電流供給能力を上回った場合第２のオペアンプ出力は第２のトランジスタを最大限にオンする電位（例えば出力トランジスタがＰＭＯＳである場合、オペアンプの能力に応じた０Ｖに近い低い電位）から上昇（出力設定電圧から出力トランジスタの閾値の差分に近づく）に転ずる。この状態を低消費ボルテージレギュレータ動作検出回路によって検出し、メインボルテージレギュレータの電力供給を停止する。このとき電流源からメインボルテージレギュレータよりも低出力の電力（３．１Ｖで２００μＡ未満）が負荷に供給される。また、電流値が切替電圧（３．１Ｖ）よりも低くなると、低消費ボルテージレギュレータ動作検出回路によってメインボルテージレギュレータはオンし、再び電力（第１の設定電圧３．０Ｖで１００ｍＡ）を対象機器に供給するようになる。この結果、対象機器が低消費ボルテージレギュレータ供給電流（例えば３．１Ｖ、２００μＡ）より大きな負荷時はメインボルテージレギュレータと低消費ボルテージレギュレータ両方の動作電流を消費する。（例えばメインボルテージレギュレータ消費電流が１００μＡ、低消費ボルテージレギュレータ消費電流が５μＡ、合計１０５μＡ）対象機器が低消費ボルテージレギュレータ供給電流（例えば２００μＡ）より小さな負荷時はメインボルテージレギュレータが動作を停止し、低消費ボルテージレギュレータの消費電流（例えば５μＡ）のみとなり消費電流の低減が図れる（負荷電流がメインボルテージレギュレータを停止させない場合に比べ１００μＡの消費低減効果を持つ）。

（ｂ）特定の消費電流に設定したボルテージレギュレータの設計は、電流可変型より回路規模が小さく設計が容易である。複数の消費電流ボルテージレギュレータを組み合わせた場合、従来は切り替え信号を外部から入れる必要性があった。しかし、本発明の電源供給回路の場合、消費電流が異なるボルテージレギュレータ（メインボルテージレギュレータ及び低消費ボルテージレギュレータ）の切り替えを、消費電流の検出結果に基づいて自発的に実施するので、外部制御（ＥＮ）の必要がなくなる。また、本発明では切り替えは消費電流の検出結果に基づいて瞬時に行われる構成、換言するならば、メインボルテージレギュレータ出力電流に感応した制御であることから消費電流の最小化が可能になるという効果がある。

（ｃ）本発明の電源供給回路においては、低消費時の低消費ボルテージレギュレータの電圧（第２の設定電圧）をメインボルテージレギュレータの電圧（第１の設定電圧）よりも、若干高く（例えば０．１Ｖ高く）してあるので、急激な負荷変動に対する電圧降下の影響を小さくできる。

（ｄ）本発明の電源供給回路は、要素回路が比較的単純であるので製品の小型化が可能である。
（ｅ）本発明の電源供給回路ではＥＮ制御が不要となる利点がある。

前記（２）の手段によれば、（ａ）対象機器が動作する高負荷のときは、メインボルテージレギュレータが動作して対象機器に電力（第１の設定電圧３．０Ｖで１００ｍＡ）を供給する。対象機器が動作しなくなると負荷が減少し、電流源を流れる電流の電流値が電流源設定電流以下になると電圧が上昇する。電圧が上昇して第１の設定電圧（３．０Ｖ）よりも高い切替電圧（３．１Ｖ）に到達すると、ＯＲゲートによってメインボルテージレギュレータをオフし電力供給を停止する。このとき電流源からメインボルテージレギュレータよりも低出力の電力（３．１Ｖで５μＡ未満）が負荷に供給される。また、電流値が切替電圧（３．１Ｖ）よりも低くなると、ＯＲゲートによってメインボルテージレギュレータはオンし、再び電力（第１の設定電圧３．０Ｖで１００ｍＡ）を対象機器に供給するようになる。この結果、対象機器が電流源電流（例えば５μＡ）より大きな負荷時はメインボルテージレギュレータとシャントボルテージレギュレータ両方の動作電流を消費する。（例えばメインシャントレギュレータ消費電流が１００μＡ、シャントレギュレータ消費電流が５μＡ、合計１０５μＡ）対象機器が電流源設定電流（例えば５μＡ）より小さな負荷時はメインボルテージレギュレータが動作を停止し、シャントボルテージレギュレータの消費電流（例えば５μＡ）のみとなり消費電流の低減が図れる。負荷電流が電流源設定電流より小さい場合は、シャントボルテージレギュレータによって余剰電流がグランドに引き抜かれるので、その場合見かけ上消費電力と等価であり、負荷電流がゼロの場合電流源電流全てとシャントレギュレータ消費電流を加算した値が回路消費電流になる。（例えば負荷電流０の場合、電流源電流５μＡとシャントボルテージレギュレータ消費５μＡを加算し消費電流１０μＡである。メインボルテージレギュレータを停止させない場合に比べ９５μＡの消費低減効果を持つ。）消費電流低減を目的として本発明を適用する場合、電流源電流とシャントボルテージレギュレータ消費電流を加算した値が、メインボルテージレギュレータの消費電流を下回る必要がある。

（ｂ）特定の消費電流に設定したボルテージレギュレータの設計は、電流可変型より回路規模が小さく設計が容易である。複数の消費電流ボルテージレギュレータを組み合わせた場合、従来は切り替え信号を外部から入れる必要性があった。しかし、本発明の電源供給回路の場合、消費電流が異なるボルテージレギュレータ（メインボルテージレギュレータ及びシャントボルテージレギュレータ）の切り替えを、消費電流の検出結果に基づいて自発的に実施するので、外部制御（ＥＮ）の必要がなくなる。また、本発明では切り替えは消費電流の検出結果に基づいて瞬時に行われる構成、換言するならば、メインボルテージレギュレータ出力電流に感応した制御であることから消費電流の最小化が可能になるという効果がある。

（ｃ）本発明の電源供給回路においては、低消費時のシャントボルテージレギュレータの電圧（第２の設定電圧）をメインボルテージレギュレータの電圧（第１の設定電圧）よりも、若干高く（例えば０．１Ｖ高く）してあるので、急激な負荷変動に対する電圧降下の影響を小さくできる。

（ｄ）本発明の電源供給回路は、要素回路が比較的単純であるので製品の小型化が可能である。
（ｅ）本発明の電源供給回路ではＥＮ制御が不要となる利点がある。

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図１乃至図３は本発明の実施例１である電源供給回路に係わる図である。図１は電源供給回路を示す回路図、図２は電源供給回路の機能を示すブロック図、図３は電源供給回路の動作を示す動作表である。

図１の回路図に示すように、電源供給回路１は、メインボルテージレギュレータ（メインＶＲ）１０、低消費ボルテージレギュレータ（低消費ＶＲ）３０、低消費ボルテージレギュレータ動作検出回路４０で構成されている。

メインボルテージレギュレータ（メインＶＲ）１０は、第１のオペアンプ１１と、第１のオペアンプ１１の出力端子１２に制御端子を介して接続される第１の出力トランジスタ１４を有している。第１の出力トランジスタ１４は、例えば、ＰＭＯＳである。第１のオペアンプ１１の出力端子１２と電源１５間には第１のオン・オフ用トランジスタ１６が接続されている。第１のオン・オフ用トランジスタ１６は、例えば、ＰＭＯＳである。第１のオペアンプ１１の負の電源端子とグランドとの間には第２のオン・オフ用トランジスタ１７が接続されている。第２のオン・オフ用トランジスタ１７は、例えば、ＮＭＯＳである。メインＶＲ１０は第１の出力トランジスタ１４の第２の端子（ドレイン電極）から第１の設定電圧を出力する。このときの電流量はＩ１である。

低消費ボルテージレギュレータ（低消費ＶＲ）３０は、第２のオペアンプ３１と、第２のオペアンプ３１の出力端子３２に制御端子を介して接続される第２の出力トランジスタ３３を有している。第２の出力トランジスタ３３は、例えば、ＰＭＯＳである。第２の出力トランジスタ３３の第２の端子（ドレイン電極）はメインＶＲ１０の第１の出力トランジスタ１４の第２の端子（ドレイン電極）に接続されている。また、電源１５と低消費ＶＲ３０の第２の出力トランジスタ３３の第１の端子（ソース電極）間には電流源３４が接続されている。電流源３４の動作によって低消費ボルテージレギュレータの出力電流の最大値が設定される。低消費ボルテージレギュレータの電流量はＩ２である。

第１のオペアンプ１１の反転入力端子及び第２のオペアンプ３１の反転入力端子には基準電位（Ｖｒｅｆ）が印加される。また、メインＶＲ１０の第１の出力トランジスタ１４の第２の端子とグランドとの間には直列に３個の抵抗Ｒａ，Ｒｂ，Ｒｃが接続されている。そして、抵抗Ｒａと抵抗Ｒｂとの間のノードｅと第１のオペアンプ１１の非反転入力端子が接続されている。また、抵抗Ｒｂと抵抗Ｒｃとの間のノードｆと第２のオペアンプ３１の非反転入力端子が接続されている。

参照電圧（Ｖｒｅｆ）を１．５Ｖ、電源１５を５．０Ｖ、第１の設定電圧を３．０Ｖ、切替電圧を３．１Ｖに設定した場合、各電子部品の特性は適宜選択され、メインＶＲ１０が動作するときは、出力電圧Ｖｏｕｔは３．０Ｖとなり、消費電流はメインＶＲ１００μＡと低消費ＶＲ５μＡを合計し１０５μＡになるように構成されている。また、メインＶＲが動作しないときは、出力電圧Ｖｏｕｔは３．１Ｖとなり、消費電流は低消費ＶＲ５μＡとなる。

一方、電流源３４の動作によって、その設定電流と負荷電流の大小によって第２の出力トランジスタ３３の第１の端子に印加される電位が変化する。第２のオペアンプによって出力電圧設定値を超えないよう制御されるため、この電位を監視（検出）することで結果的に定電流源の電流値と出力電流の大小が判定可能である。これを利用し、設定電流以上か未満かを検出する低消費ボルテージレギュレータ動作検出回路（低消費ＶＲ動作検出回路）４０が設けられている。

低消費ＶＲ動作検出回路４０は電源１５とグランドとの間に電流源４１及びトランジスタ４２が直列に接続されている。トランジスタ４２の第２の接続端子が電流源４１に接続されている。トランジスタ４２は、例えば、ＰＭＯＳトランジスタであり、制御端子が第２のオペアンプ３１の出力端子３２に接続され、第２のオペアンプ３１の出力が第２の出力トランジスタ３３を最大出力電流で駆動できる電圧以上か未満か（オペアンプの能力に応じた０Ｖに近い低い電位であるか、出力設定電圧から出力トランジスタの閾値の差分に近く上昇したか）をトランジスタ４２の制御端子に入力される信号ＰＧ２に基づいて検出するようになっている。低消費ＶＲ動作検出回路４０のトランジスタ４２の第２の端子（ドレイン電極）から検出信号ＰＧ２Ｂが出力される。これをインバーター回路４３で極性反転した信号がメインＶＲ制御ＥＮ１信号である。

この電源供給回路１においては、対象機器の負荷が減少し低消費ＶＲ３０の出力電流Ｉ２の電流値がＩ１より大きい場合電圧を上昇させて第１の設定電圧（３．０Ｖ）よりも高い切替電圧（３．１Ｖ）にするように構成されている。この結果、切替電圧（３．１Ｖ）に到達した状態では、第２の出力トランジスタ３３から出力電圧Ｖｏｕｔが３．１Ｖとなり、出力電流Ｉ２（低消費ＶＲの電流供給能力２００μＡ以下となる）が電力を対象機器の負荷に出力することになる。負荷電流が低消費ＶＲの最大電流供給能力（２００μＡ）より小さくなった場合は、第２のオペアンプ３１の出力は上昇に転じる。この上昇結果を低消費ＶＲ動作検出回路で検出しＥＮ１信号にてメインＶＲをオフする。

また、負荷電流の増加によって低消費ＶＲの電流供給能力を超えると第２のオペアンプ３１の出力は第２の出力トランジスタ３３を最大電流で駆動する電位に降下するため、低消費ＶＲ動作検出回路４０によってメインＶＲをオンする。負荷電流が２００μＡより大きい場合、電流に比例して電圧降下が発生する。更に電流が増加し、メインＶＲの第1の設定電圧３．０Ｖに近づいた場合、第１の出力トランジスタ１４から主に出力電流が供給され出力電圧Ｖｏｕｔ＝３．０Ｖが保たれる。結果、メインＶＲの能力に応じた電力を対象機器の負荷に出力することになる。

つぎに、実施例の電源供給回路１によって出力される電圧の関係式を示す。
メインＶＲ側の出力電圧ＶｏｕｔはＶＶＲ１とする。オペアンプの動作によってＶｒｅｆ＝Ｖ１の関係が成り立つ。
メインＶＲ側のＶ１は次式で与えられる。

また、メインＶＲ側のＶｏｕｔは次式で与えられる。

低消費ＶＲ側の出力電圧ＶｏｕｔはＶＶＲ２とする。オペアンプの動作によってＶｒｅｆ＝Ｖ２が成り立つ。
低消費ＶＲ側のＶ２は次式で与えられる。

また、低消費ＶＲ側のＶｏｕｔは次式で与えられる。

とすると、［数２］にＲａ＝Ｒｂ＋Ｒｃを代入し、

を得る。
［数４］にＲａ＝Ｒｂ＋Ｒｃを代入し、

を代入し

を得る。
ＶｏｕｔをＶＶＲ１−ＶＶＲ２とした場合［数５］及び［数６］から

となる。
よって、ＶＶＲ２はＶＶＲ１より（１／１５）・Ｖｒｅｆ高い。

図３は既に説明した実施例１の電源供給回路１の出力電流Ｉｏｕｔ，出力電圧Ｖｏｕｔ及びイネーブル信号ＥＮ１の高負荷時と低負荷時の状態を示す動作表である。

また、実施例１の電源供給回路は、図２に示すように、対象機器が動作するとき対象機器の負荷に電力を供給するメインボルテージレギュレータ（メインＶＲ）１０と、メインＶＲ１０に接続され対象機器が動作しないとき対象機器の負荷にメインＶＲ１０の供給電力よりも少ない電力を供給する。電流値を検出（監視）し、前記電流値が設定した設定電流（例えば、２００μＡ）以下に減少したときメインＶＲ１０の動作を切り、前記電流値が設定した前記設定電流よりも大きくなるとメインＶＲ１０を動作させる低消費ボルテージレギュレータ（低消費ＶＲ）動作検出回路４０とを有する構成になっている。

図１において説明するならば、低消費ＶＲ動作検出回路４０は、接続関係を有する各部、即ち、第１のオン・オフ用トランジスタ１６、第２のオン・オフ用トランジスタ１７、第１のオペアンプ１１の出力端子１２とを接続する配線、低消費ＶＲ動作検出回路４０、低消費ＶＲ動作検出回路４０と第２のオペアンプ３１の出力端子３２とを接続する配線によって構成される。

図１の回路において用いるトランジスタは、各箇所でＰＭＯＳ，ＮＭＯＳのいずれでもよい。メインＶＲの第１の出力トランジスタ１４と低消費ＶＲの第２の出力トランジスタ３３のＰＭＯＳとＮＭＯＳのタイプが図１と異なる場合、オペアンプの反転入力端子と非反転入力端子が逆転する。同様に低消費ＶＲ動作検出回路のトランジスタ４２のＰＭＯＳとＮＭＯＳタイプが逆転する。しかし、メインＶＲ１０の第１の出力トランジスタ１４をＰＭＯＳとし、低消費ＶＲ３０の第２の出力トランジスタ３３をＰＭＯＳとすることは、以下の点でメリットがある。即ち、ＰＭＯＳとＮＭＯＳでは電源とグランドに対するゲート・ドレイン間電圧のかかり方が異なり、出力する電圧と電源電圧の電圧差が少なくて済む方がトランジスタサイズの低減につながり、また効率良く出力できる電圧範囲が広がる。

また電流源３４は、電源１５の電圧が一定の場合、出力電圧Ｖｏｕｔとの差分を電流設定値で割ることで求まる抵抗に置き換え可能である。この抵抗は、更に第２の出力トランジスタ３３のオン抵抗（トランジスタサイズの調整や、閾値の調整）に置き換えることで電流源と等価の動作を実現可能である。

一方、実施例１の電源供給回路は、以下の構成を有する。

電源供給回路は、
前記メインボルテージレギュレータの出力できる電流より、前記低消費ボルテージレギュレータの出力できる電流が小さく構成され、
前記低消費ボルテージレギュレータの前記第２の出力トランジスタの前記第１の端子と前記第１基準電圧端子間に接続された前記電流源により、前記第２の出力トランジスタの前記第２の端子からは、前記電流源設定電流値以上の電流を出力することがなく、前記電流源設定電流値を超えた負荷に対し前記第２の出力トランジスタの前記第２の端子の出力電圧が低消費ボルテージレギュレータの第２の設定電圧よりも降下するように構成され、
前記第２の出力トランジスタからの出力は、前記第２の出力トランジスタの前記第２の端子が前記第１の出力トランジスタの前記第２の端子に接続されることで、前記低消費ボルテージレギュレータの前記電流源設定電流値を超えた負荷電流を、前記メインボルテージレギュレータの前記第１の出力トランジスタの前記第２の端子から供給されて出力し、
前記第２の出力トランジスタの出力電圧は、前記低消費ボルテージレギュレータの前記電流源設定電流値未満の負荷電流に対しては、前記低消費ボルテージレギュレータの第１の設定電圧になり、前記電流源設定電流値以上の負荷電流に対しては、前記メインボルテージレギュレータの第１の設定電圧から前記低消費ボルテージレギュレータの第２の設定電圧の間になるように構成されている。

この構成によれば、出力電流量が同等で低消費電流である特許文献１等の従来回路に比較し、低消費ＶＲの出力トランジスタサイズが小さくできるため半導体集積回路のレイアウト面積が低減できる。また、前記のように小さな出力トランジスタ（ゲート容量が小さい）で済むためこれを駆動するオペアンプの容量駆動能力が小さくてもスルーレートが確保でき、低消費で特性の良好な回路定数を容易に得られる効果がある。

また、実施例１の電源供給回路は、以下の構成を有する。

電源供給回路１は、
対象機器の負荷Ｉｏｕｔが減少し低消費ボルテージレギュレータ３０の第２の出力トランジスタ３３を流れる電流の電流値が電流源３４の設定電流値以下になると低消費ＶＲ３０の出力電圧Ｖｏｕｔを上昇させてメインＶＲ１０の第1の設定電圧よりも高い切替電圧にするように構成され、
低消費ＶＲ３０の第２のオペアンプ３１の出力端子３２の電圧は第２の出力トランジスタ３３を負荷電流Ｉｏｕｔが電流源３４の設定電流値未満になるとＶｏｕｔを低消費ＶＲ３０の第２の設定電圧に保つよう第２の出力トランジスタ３３のゲート端子を制御するため、出力できる最低電圧ではない状態（例えば０Ｖ以上）となり、低消費ＶＲ動作検出回路４０の出力信号ＥＮ１はメインＶＲ１０をオフし、負荷電流Ｉｏｕｔが低消費ＶＲ３０の電流源３４の設定電流値を上回る場合、出力電圧Ｖｏｕｔは電流源３４の動作で低消費ＶＲ３０の第２の設定電圧よりも低くなり、低消費ＶＲの第２のオペアンプ３１の出力端子３２は第２の出力トランジスタ３３をオンするよう出力できる最低電圧を出力する状態（例えば０Ｖ）となり、低消費ＶＲ動作検出回路４０はメインＶＲ１０をオンする構成になっている。

この構成によれば、電流源の動作によって負荷電流に比例した電圧切り替えが連続的に行えるため、電圧切り替え時の電圧変動による負荷に接続される回路動作への影響が少ない。また回路が単純なため回路設計が容易である効果がある。

また、実施例１の電源供給回路は、以下の構成を有する。

電源供給回路１は、
メインＶＲ１０は前記対象機器が動作するとき前記対象機器の前記負荷に電力を供給し、
低消費ＶＲ３０は前記対象機器が動作しないとき前記対象機器の前記負荷にメインＶＲ１０の供給電力よりも少ない電力を供給し、
低消費ＶＲ動作検出回路４０は、第２のオペアンプ３１の出力端子３２の電位を監視し、第２の出力トランジスタ３３に対し最大電流を出力する電位ではない状態（例えば０Ｖ以上）のときメインＶＲ１０の動作を切り、負荷電流Ｉｏｕｔの増大によって第２の出力トランジスタ３３が最大電流を出力する状態（例えば０Ｖ）のときメインＶＲ１０を動作させる構成になっている。

この構成によれば、負荷の電力需要に応じ、少ない電力需要時は過大な電流能力を持ったボルテージレギュレータを切断するため、低消費電流なる効果がある。

また、実施例１の電源供給回路は、以下の構成を有する。

電源供給回路１は、
メインＶＲ１０は出力負荷過渡特性が２００μＡ〜１００ｍＡ負荷変動時に電圧降下が５０ｍＶ未満となり、電源リップル除去特性が３０ｍＡ負荷、１ｋＨｚで６０ｄｂ以上となるように構成され、
前記負荷の電流が電流源３４の電流源設定電流以上のときは前記メインボルテージレギュレータを動作させ、
負荷電流Ｉｏｕｔが設定した電流源設定電流未満の場合は前記メインボルテージレギュレータを停止させる構成になっている。

２００μＡ〜１００ｍＡ負荷変動時に電圧降下が５０ｍＶ未満となる出力負荷過渡特性と、３０ｍＡ負荷、１ｋＨｚで６０ｄｂ以上となる電源リップル除去特性は、第１のオペアンプ（ＯＰ１）１１の消費電流に対して各回路定数を最適化することによって得られる。

このような構成によれば、負荷電流が大きい場合は出力負荷過渡特性及び電源リップル除去特性が優れたメインボルテージレギュレータを動作させ、負荷電流が設定した電流値より小さい場合はメインボルテージレギュレータを停止させるため、回路消費電流の低減を図ることができる。

また、実施例１の電源供給回路は、以下の構成を有する。

電源供給回路１は、
前記メインボルテージレギュレータは負荷の電流Ｉｏｕｔが２００μＡ以上のとき動作し、
前記メインボルテージレギュレータは負荷電流Ｉｏｕｔが２００μＡ未満のとき停止する構成になっている。

この構成によれば、外部ＥＮ制御が不要で、負荷状況に応じて自発的に低消費ＶＲを選択しメインＶＲの消費電流を低減できる効果がある。

また、実施例１の電源供給回路は、以下の構成を有する。

電源供給回路１は、
負荷電流Ｉｏｕｔが低消費ＶＲ３０の電流源３４の電流源設定電流値以上の場合はメインＶＲ１０の第１の設定電圧を出力し、
負荷電流Ｉｏｕｔが電流源３４の電流源設定電流値未満の場合はメインＶＲは停止し、低消費ＶＲ３０の第２の設定電圧を出力し、
メインＶＲ１０の第１の設定電圧より、低消費ＶＲ３０の第２の設定電圧が高くなっている。

この構成によれば、メインＶＲ１０の第1の設定電圧より、低消費ＶＲ３０の第2の設定電圧を高くすることで、急激な負荷増大時に負荷である回路動に支障が出る電圧に降下するまでの時間を伸ばすことができ、メインＶＲ１０が起動するまでの時間を得ることができるため出力電圧低下を減らすことができる。

なお、実施例において、電流源３４に代えて抵抗等（トランジスタサイズの調整や、閾値の調整）を用いても前記実施例同様の効果がある。抵抗を用いる場合、抵抗による電流は、例えば、電源電圧５．０Ｖで切り替え電流が２００μＡの場合９５００Ω［（５．０−３．１）÷２００μＡ］の抵抗を用いれば、前記実施例同様の効果を得ることができる。

また、実施例１の回路を、対象機器が未使用で待機している場合に負荷電流が自ずと減少する論理回路やそれらを内蔵した携帯機器等の電源として適用した場合、自発的に電源回路電流を削減することができ、待機時電流低減が可能である。

実施例１によればつぎのような効果を有する。
（１）対象機器が動作する高負荷のときは、メインボルテージレギュレータ１０が動作して対象機器に電力（第１の設定電圧３．０Ｖで出力電流１００ｍＡ）を供給する。対象機器が動作しなくなると負荷が減少し、電流源３４を流れる電流の電流値が電流源設定電流以下になると電流源３４によって第２の出力トランジスタ３３の第１の端子電圧が上昇する。電圧が上昇して第２の設定電圧（３．１Ｖ）よりも高い電圧に到達すると、第２のオペアンプ３１の動作によって第２の出力トランジスタ３３の制御電圧は第２のオペアンプ３１の能力に応じた０Ｖに近い低い電位から、出力設定電圧から出力トランジスタの閾値の差分に近い電位に上昇する。これを低消費ＶＲ動作検出回路４０で検出しメインボルテージレギュレータ１０をオフし電力供給を停止する。このとき低消費ボルテージレギュレータ３０によってメインボルテージレギュレータ１０よりも高い出力の電圧（負荷電流２００μＡ以下）が負荷に供給される。再び負荷電流値が低消費ＶＲ設定電流よりも大きくなると、電流源３４によって第２の出力トランジスタ３３の供給電圧が低下する。第２のオペアンプ３１の動作によって出力電圧を設定電圧に近づけるように第２のオペアンプ３１の能力に応じた０Ｖに近い低い電位を第２の出力トランジスタ３３の制御端子に印加するので、これを低消費ＶＲ動作検出回路４０で検出しメインボルテージレギュレータ１０はオンし、再び電力（第１の設定電圧３．０Ｖで出力電流１００ｍＡ）を対象機器に供給するようになる。この場合、メインボルテージレギュレータ１０の回路消費電流が１００μＡと低消費ボルテージレギュレータ３０の消費電流５μＡを加算した１０５μＡが回路消費電流である。この結果、対象機器が動作しないときは消費電流の低減が図れる。

（２）特定の消費電流に設定したボルテージレギュレータの設計は、電流可変型より回路規模が小さく設計が容易である。複数の消費電流ボルテージレギュレータを組み合わせた場合、従来は切り替え信号を外部から入れる必要性があった。しかし、実施例の電源供給回路１の場合、消費電流が異なるボルテージレギュレータ（メインボルテージレギュレータ１０及び低消費ボルテージレギュレータ３０）の切り替えを、消費電流の検出結果に基づいて自発的に実施するので、外部制御（ＥＮ）の必要がなくなる。また、実施例では切り替えは消費電流の検出結果に基づいて瞬時に行われる構成、換言するならば、メインボルテージレギュレータ出力電流に感応した制御であることから消費電流の最小化が可能になるという効果がある。

（３）実施例の電源供給回路１においては、低消費時の低消費ボルテージレギュレータ３０の電圧（第２の設定電圧）をメインボルテージレギュレータ１０の電圧（第１の設定電圧）よりも、若干高く（例えば、０．１Ｖ高く）してあるので、急激な負荷変動に対する電圧降下の影響を小さくできる。

（４）実施例の電源供給回路１は、要素回路が比較的単純であるので製品の小型化が可能である。

（５）実施例の電源供給回路１ではＥＮ制御が不要となる利点がある。

（６）実施例の電源供給回路１では低負荷電流時（例えば２００μＡ）に求められるボルテージレギュレータの低消費電流化と、高負荷電流時（例えば１００ｍＡ）に求められるボルテージレギュレータの負荷過渡特性や電源リップル除去率の特性をそれぞれ最適化した２つのボルテージレギュレータを切り替えることで実現可能である。

（７）実施例の電源供給回路１では電流源３４と組み合わせることで、比較的容易に負荷電流値を検出することができる。

（８）実施例の電源供給回路１では電流源３４の電流源設定電流値を任意に設定することで容易に、メインボルテージレギュレータ１０の切り替え電流値を可変可能である。

（９）実施例の電源供給回路１では２つのボルテージレギュレータを使用するため、それぞれ任意の設定電圧とすることができ、負荷用途に応じた切り替え電圧を設定可能である。例えば、切り替え時の電圧降下を少なくしたい場合、メインボルテージレギュレータ１０と低消費ボルテージレギュレータ３０の第２の設定電圧差を増やすことで実現可能である。

（１０）実施例の電源供給回路１では電流源３４と組み合わせることで、負荷電流に比例して出力電圧が連続的に切り替わるので、特許文献１等の従来回路に比較しレギュレータ切り替え時の電圧変動を回避できる。

図４乃至図６は本発明の実施例２である電源供給回路に係わる図である。図４は電源供給回路を示す回路図、図５は電源供給回路の機能を示すブロック図、図６は電源供給回路の動作を示す動作表である。

実施例２の電源供給回路１Ａは、図４の回路図に示すように、メインボルテージレギュレータ（メインＶＲ）１０、シャントボルテージレギュレータ（シャントＶＲ）３０Ａ、メインボルテージレギュレータ動作検出回路５０、シャントボルテージレギュレータ（シャントＶＲ）動作検出回路６０、及びＯＲゲート７０等で構成されている。

メインボルテージレギュレータ１０は、第１のオペアンプ１１と、第１のオペアンプ１１の出力端子１２に制御端子を介して接続される第１の出力トランジスタ１４を有している。第１の出力トランジスタ１４は、例えば、ＰＭＯＳである。第１のオペアンプ１１の出力端子１２と第１基準電圧端子（電源）１５間には第１のオン・オフ用トランジスタ１６が接続されている。第１のオン・オフ用トランジスタ１６は、例えば、ＰＭＯＳである。第１のオペアンプ１１の負の電源端子とグランドとの間には第２のオン・オフ用トランジスタ１７が接続されている。第２のオン・オフ用トランジスタ１７は、例えば、ＮＭＯＳである。メインＶＲ１０は第１の出力トランジスタ１４の第２の端子（ドレイン電極）から第１の設定電圧を出力する。このときの電流量はＩ１である。

シャントボルテージレギュレータ３０Ａは、第２のオペアンプ３１と、第２のオペアンプ３１の出力端子３２に制御端子を介して接続される第２の出力トランジスタ３３を有している。第２の出力トランジスタ３３は、例えば、ＮＭＯＳである。第２の出力トランジスタ３３の第１の端子（ドレイン電極）はメインＶＲ１０の第１の出力トランジスタ１４の第２の端子（ドレイン電極）に接続されている。また、バイパスとして電源１５とシャントＶＲ３０Ａの第２の出力トランジスタ３３の第１の端子（ドレイン電極）間には電流源３４が接続されている。また、第２の出力トランジスタ３３の第１の端子（ドレイン電極）から所定の電力を出力する。また、第２の出力トランジスタ３３の第２の端子はグランドに接続され、動作時Ｉ３なる電流が流れる。

前記電流源３４は、電源供給回路１Ａが電力を供給する対象機器の負荷が減少し、電流源３４を流れる電流の電流値（Ｉ２）が電流源電流以下になると電圧を上昇させて前記第１の設定電圧よりも高い切替電圧にする。

第１のオペアンプ１１の反転入力端子及び第２のオペアンプ３１の非反転入力端子には基準電位（Ｖｒｅｆ）が印加される。また、メインＶＲ１０の第１の出力トランジスタ１４の第２の端子とグランドとの間には直列に３個の抵抗Ｒａ，Ｒｂ，Ｒｃが接続されている。そして、抵抗Ｒａと抵抗Ｒｂとの間のノードｅと第１のオペアンプ１１の非反転入力端子が接続されている。また、抵抗Ｒｂと抵抗Ｒｃとの間のノードｆと第２のオペアンプ３１の反転入力端子が接続されている。

参照電圧（Ｖｒｅｆ）を１．５Ｖ、電源１５を５．０Ｖ、電流源電流を５μＡ、第１の設定電圧を３．０Ｖ、切替電圧を３．１Ｖに設定した場合、各電子部品の特性は適宜選択され、メインＶＲ１０が動作するときは、出力電圧Ｖｏｕｔは３．０Ｖとなり、消費電流はメインＶＲ１００μＡとシャントＶＲ５μＡを合計し１０５μＡになるように構成されている。また、シャントＶＲ３０Ａが動作するときは、出力電圧Ｖｏｕｔは３．１Ｖとなり、消費電流はシャントＶＲ５μＡと電流源電流から負荷電流を引いた値を加算した電流になる。負荷電流が４μＡ時の回路消費は、電流源電流５μＡからと負荷電流４μＡを引いた１μＡとシャントＶＲの５μＡを加算し、合計回路電流６μＡとなる。負荷電流がゼロの場合、電流源電流５μＡとシャントＶＲ５μＡを加算した１０μＡが回路消費となる。

一方、第１のオペアンプ１１の出力が前記第１の設定電圧以上か未満かを検出するメインボルテージレギュレータ動作検出回路（メインＶＲ動作検出回路）５０、及び第２のオペアンプ３１の出力が前記第２の設定電圧以上か未満かを検出するシャントボルテージレギュレータ動作検出回路（シャントＶＲ動作検出回路）６０が設けられている。

メインＶＲ動作検出回路５０は、電源１５とグランドとの間にトランジスタ５１及び電流源５２が直列に接続されている。トランジスタ５１の第２の端子が電流源５２に接続されている。トランジスタ５１は、例えば、ＰＭＯＳトランジスタであり、制御端子が第１のオペアンプ１１の出力端子１２に接続され、第１のオペアンプ１１の出力が第１の設定電圧以上か未満かをトランジスタ５１の制御端子に入力される信号ＰＧＡに基づいて検出するようになっている。メインＶＲ動作検出回路５０のトランジスタ５１の第２の接続端子（ドレイン電極）から検出信号ＰＧＡＢが出力される。

シャントＶＲ動作検出回路６０は電源１５とグランドとの間に電流源６１及びトランジスタ６２が直列に接続されている。トランジスタ６２の第１の接続端子が電流源６１に接続されている。トランジスタ６２は、例えば、ＮＭＯＳトランジスタであり、制御端子が第２のオペアンプ３１の出力端子３２に接続され、第２のオペアンプ３１の出力が第２の設定電圧以上か未満かをトランジスタ６２の制御端子に入力される信号ＮＧＡに基づいて検出するようになっている。シャントＶＲ動作検出回路６０のトランジスタ６２の第１の端子（ドレイン電極）から検出信号ＮＧＡＢが出力される。

他方、ＯＲゲート７０の入力端子の一方はメインＶＲ動作検出回路５０のトランジスタ５１の第２の接続端子（ドレイン電極）に接続され、ＯＲゲート７０の入力端子の他方はシャントＶＲ動作検出回路６０のトランジスタ６２の第１の接続端子（ドレイン電極）に接続されている。ＯＲゲート７０の出力端子はメインＶＲ１０の第１及び第２のオン・オフ用トランジスタ１６，１７の制御端子にそれぞれ接続され、イネーブル信号（ＥＮ）１を制御端子に印加する。

この電源供給回路１Ａにおいては、対象機器の負荷が減少しシャントＶＲ３０Ａの電流源３４を流れる電流Ｉ２の電流値が電流源設定電流以下になると電流源３４は電圧を上昇させて第１の設定電圧（３．０Ｖ）よりも高い切替電圧（３．１Ｖ）にするように構成されている。この結果、切替電圧（３．１Ｖ）に到達した状態では、メインＶＲ１０の第１のオペアンプ１１の出力電圧は第１の出力トランジスタ１４をオンしない状態となり、シャントＶＲ３０Ａの第２のオペアンプ３１の出力電圧は第２の出力トランジスタ３３をオンする状態となり、ＯＲゲート７０はメインＶＲ１０をオフする。この結果、第２の出力トランジスタ３３から出力電圧Ｖｏｕｔが３．１Ｖとなり、電流源から出力電流Ｉｏｕｔが５μＡ以下となる電力を対象機器の負荷に出力することになる。

また、負荷電流Ｉｏｕｔ２の電流値が電流源設定電流よりも多くなると、電流源３４から供給されるＶｏｕｔの電圧は下降する。出力電圧Ｖｏｕｔが３．１Ｖよりも小さくなると、シャントＶＲ３０Ａの第２のオペアンプ３１の出力は第２の出力トランジスタ３３をオフする状態となり、ＯＲゲート７０はメインＶＲ１０をオンする。負荷電流が5 μＡより大きい場合、電流に比例して電圧降下が発生する。更に電流が増加し、メインＶＲの設定電圧３．０Ｖに近づいた場合、第１の出力トランジスタ１４から主に出力電流が供給され出力電圧Ｖｏｕｔ＝３．０Ｖが保たれる。結果、メインＶＲの能力に応じた電力を対象機器の負荷に出力することになる。

つぎに、実施例の電源供給回路１ＡによってメインＶＲ１０をオン・オフ（ＯＮ・ＯＦＦ）制御できることを示す。

（１）Ｉ２設定値＜Ｉｏｕｔの場合
メインＶＲ側の出力電圧ＶｏｕｔはＶＶＲ１とする。オペアンプの動作によってＶｒｅｆ＝Ｖ１の関係が成り立つ。
メインＶＲ側のＶ１は次式で与えられる。

また、メインＶＲ側のＶｏｕｔは次式で与えられる。

シャントＶＲ側の出力電圧ＶｏｕｔはＶＶＲ２とする。オペアンプの動作によってＶｒｅｆ＝Ｖ２が成り立つ。
シャントＶＲ側のＶ２は次式で与えられる。

また、シャントＶＲ側のＶｏｕｔは次式で与えられる。

とすると、［数１０］にＲａ＝Ｒｂ＋Ｒｃを代入し、

を得る。
［数１２］にＲａ＝Ｒｂ＋Ｒｃを代入し、

を代入し

を得る。
ＶｏｕｔをＶＶＲ１−ＶＶＲ２とした場合［数１３］及び［数１４］から

となる。
よって、Ｉ３はＶＶＲ１より（１／１５）・Ｖｒｅｆ高い時流れる。

（２）Ｉ２設定値＞Ｉｏｕｔの場合
Ｉｏｕｔ＝（Ｉ１＋Ｉ２）−Ｉ３に代入し、
Ｉ２＞Ｉ１＋Ｉ２−Ｉ３
Ｉ２＋Ｉ３＞Ｉ１＋Ｉ２
Ｉ３＞Ｉ１＋Ｉ２−Ｉ２
Ｉ３＞Ｉ１
よって、Ｉ１よりＩ３が支配的に作用することが分かる。Ｉ３はＶＶＲ２によって流れるため電圧はＶＶＲ２に近づく。

Ｉ１が流れている場合
第１の出力トランジスタ１４がオン（ＯＮ）の状態で、そのゲート電位であるＰＧＡ電位はメインＶＲ動作検出回路５０のＰＭＯＳトランジスタ５１を同様にオン（ＯＮ）する。それによってＰＧＡＢ電位は電源電位に近づき高く（Ｈ）なり、ＯＲゲート７０によりＥＮ１は電源電位に近づき高く（Ｈ）なることでメインＶＲ１０は オン（ＯＮ）する。

上記の場合か、Ｉ３が流れていない場合
第２の出力トランジスタ３３がオフ（ＯＦＦ）の状態で、そのゲート電位であるＮＧＡ電位はシャントＶＲ動作検出回路６０のＮＭＯＳトランジスタ６２を同様にオフ（ＯＦＦ）する。それによってＮＧＡＢ電位は電源電位に近づき高く（Ｈ）なり、ＯＲゲート７０によりＥＮ１は電源電位に近づき高く（Ｈ）なることでメインＶＲ１０はオン（ＯＮ）する。

Ｉ１が少ない場合
第１の出力トランジスタ１４がオフ（ＯＦＦ）の状態で、そのゲート電位であるＰＧＡ電位はメインＶＲ動作検出回路のＰＭＯＳトランジスタ５１を同様にオフ（ＯＦＦ）する。それによってＰＧＡＢはグランド電位に近づき低く（Ｌ）なる。且つＶｏｕｔが３．１Ｖに達している場合、ＮＭＯＳ３３はオン（ＯＮ）する。そのゲート電位であるＮＧＡはシャントＶＲ動作検出回路６０のＮＭＯＳトランジスタ６２をオン（ＯＮ）する。それによりＮＧＡＢ電位がグランド電位に近づき低い（Ｌ）電位となる。ＯＲゲート７０の両入力がグランドに近い低い（Ｌ）電位のためＥＮ１はグランド電位に近づき低く（Ｌ）なり、オン・オフ用トランジスタ１７がオフすることでメインＶＲ１０の回路電流をオフ（ＯＦＦ）する。同時に第１のオン・オフ用トランジスタ１６によって第１の出力トランジスタ１４が動作しないようＰＧＡ電位を電源電位に近い高い電位（Ｈ）に固定する。

以上、Ｉ２の設定値によってＩｏｕｔを検出し、ＥＮ１を制御し、メインＶＲをオフまたはオン動作させることができる。

図６は既に説明した実施例１の電源供給回路１Ａの出力電流Ｉｏｕｔ，出力電圧Ｖｏｕｔ及びイネーブル信号ＥＮ１の高負荷時と低負荷時の状態を示す動作表である。

また、実施例１の電源供給回路は、図５に示すように、対象機器が動作するとき対象機器の負荷に電力を供給するメインボルテージレギュレータ（メインＶＲ）１０と、メインＶＲ１０に接続され対象機器が動作しないとき対象機器の負荷にメインＶＲ１０の供給電力よりも少ない電力を供給する電圧切替回路７５と、電圧切替回路７５によって設定電圧（例えば３．１Ｖ）を超えないようにするシャントボルテージレギュレータ（シャントＶＲ）３０Ａと、負荷に供給される電圧値を監視（検出）し、前記電圧値が設定した設定電圧（例えば、３．１Ｖ）に到達したときメインＶＲ１０の動作を切り、前記電圧値が設定した前記設定電圧よりも低くなるとメインＶＲ１０を動作させるメインボルテージレギュレータ（メインＶＲ）ＥＮ動作監視回路７４とを有する構成になっている。

図４において説明するならば、メインＶＲ動作監視回路７４は、ＯＲゲート７０との接続関係を有する各部、即ち、ＯＲゲート７０、第１のオン・オフ用トランジスタ１６、第２のオン・オフ用トランジスタ１７、メインＶＲ動作検出回路５０、メインＶＲ動作検出回路５０と第１のオペアンプ１１の出力端子１２とを接続する配線、シャントＶＲ動作検出回路６０、シャントＶＲ動作検出回路６０と第２のオペアンプ３１の出力端子３２とを接続する配線によって構成される。

図１の回路において用いるトランジスタは、各箇所でＰＭＯＳ，ＮＭＯＳのいずれでもよい。メインＶＲの第１の出力トランジスタ１４とシャントＶＲの第２の出力トランジスタ３３のＰＭＯＳとＮＭＯＳのタイプが図４と異なる場合、オペアンプの反転入力端子と非反転入力端子が逆転する。同様にメインＶＲ動作検出回路のトランジスタ５１とシャントＶＲ動作検出回路のトランジスタ６２のＰＭＯＳとＮＭＯＳタイプが逆転する。しかし、メインＶＲ１０の第１の出力トランジスタ１４をＰＭＯＳとし、シャントＶＲ３０Ａの第２の出力トランジスタ３３をＮＭＯＳとすることは、以下の点でメリットがある。即ち、ＰＭＯＳとＮＭＯＳでは電源とグランドに対するゲート・ドレイン間電圧のかかり方が異なり、出力する電圧と電源電圧の電圧差が少なくて済む方がトランジスタサイズの低減につながり、また効率良く出力できる電圧範囲が広がる。

つぎに、実施例によればつぎのような効果を有する。
（１）対象機器が動作する高負荷のときは、メインボルテージレギュレータ１０が動作して対象機器に電力（第１の設定電圧３．０Ｖで出力電流１００ｍＡ）を供給する。対象機器が動作しなくなると負荷が減少し、電流源３４を流れる電流の電流値が電流源設定電流以下になると電流源３４によって電圧が上昇する。電圧が上昇して第１の設定電圧（３．０Ｖ）よりも高い切替電圧（３．１Ｖ）に到達すると、ＯＲゲート７０によってメインボルテージレギュレータ１０をオフし電力供給を停止する。このときシャントボルテージレギュレータ３０Ａによってメインボルテージレギュレータ１０よりも高い出力の電圧（３．１Ｖで負荷電流５μＡ以下）が負荷に供給される。負荷電流がゼロの場合、電流源３４の電流５μＡとシャントボルテージレギュレータ３０Ａの５μＡを加算した１０μＡが回路消費電流となる。また、電流値が切替電圧（３．１Ｖ）よりも低くなると、ＯＲゲート７０によってメインボルテージレギュレータ１０はオンし、再び電力（第１の設定電圧３．０Ｖで出力電流１００ｍＡ）を対象機器に供給するようになる。この場合、メインボルテージレギュレータ１０の回路消費電流が１００μＡとシャントボルテージレギュレータ３０Ａの消費電流５μＡを加算した１０５μＡが回路消費電流である。この結果、対象機器が動作しないときは消費電流の低減が図れる。

（２）特定の消費電流に設定したボルテージレギュレータの設計は、電流可変型より回路規模が小さく設計が容易である。複数の消費電流ボルテージレギュレータを組み合わせた場合、従来は切り替え信号を外部から入れる必要性があった。しかし、実施例２の電源供給回路１Ａの場合、消費電流が異なるボルテージレギュレータ（メインボルテージレギュレータ１０及びシャントボルテージレギュレータ３０Ａ）の切り替えを、消費電流の検出結果に基づいて自発的に実施するので、外部制御（ＥＮ）の必要がなくなる。また、実施例２では切り替えは消費電流の検出結果に基づいて瞬時に行われる構成、換言するならば、メインボルテージレギュレータ出力電流に感応した制御であることから消費電流の最小化が可能になるという効果がある。

（３）実施例２の電源供給回路１Ａにおいては、低消費時のシャントボルテージレギュレータ３０Ａの電圧（第２の設定電圧）をメインボルテージレギュレータ１０の電圧（第１の設定電圧）よりも、若干高く（例えば、０．１Ｖ高く）してあるので、急激な負荷変動に対する電圧降下の影響を小さくできる。

（４）実施例２の電源供給回路１Ａは、要素回路が比較的単純であるので製品の小型化が可能である。
（５）実施例２の電源供給回路１ＡではＥＮ制御が不要となる利点がある。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施例２において、電圧切替回路７５を電流源３４に代えて抵抗等の電流を流す機能であっても、前記実施例２同様の効果がある。この場合、抵抗等による電流は、例えば、電源電圧５．０Ｖで切り替え電流が５μＡの場合１ＭΩの抵抗を用いれば良い。

なお、本発明を機器が未使用で待機している場合に負荷電流が自ずと減少する論理回路やそれらを内蔵した携帯機器等の電源として適用した場合、自発的に電源回路電流を削減することができ、待機時電流低減が可能である。

本発明の実施例１である電源供給回路を示す回路図である。 実施例１の電源供給回路の機能を示すブロック図である。 実施例１の電源供給回路の動作を示す動作表である。 本発明の実施例２である電源供給回路を示す回路図である。 実施例２の電源供給回路の機能を示すブロック図である。 実施例２の電源供給回路の動作を示す動作表である。

符号の説明

１，１Ａ…電源供給回路、１０…メインボルテージレギュレータ（メインＶＲ）、１１…第１のオペアンプ、１２…出力端子、１４…第１の出力トランジスタ、１５…電源、１６…第１のオン・オフ用トランジスタ、１７…第２のオン・オフ用トランジスタ、３０…低消費ボルテージレギュレータ（低消費ＶＲ）、３０Ａ…シャントボルテージレギュレータ（シャントＶＲ）、３１…第２のオペアンプ、３２…出力端子、３３…第２の出力トランジスタ、３４…電流源、４０…低消費ボルテージレギュレータ動作検出回路（低消費ＶＲ動作検出回路）、４１…電流源、４２…トランジスタ、４３…インバーター回路、５０…メインボルテージレギュレータ動作検出回路（メインＶＲ動作検出回路）、５１…トランジスタ、５２…電流源、６０…シャントボルテージレギュレータ動作検出回路（シャントＶＲ動作検出回路）、６１…電流源、６２…トランジスタ、７０…ＯＲゲート、７４…メインＶＲ動作監視回路、７５…電圧切替回路。

Claims (13)

1. 第１のオペアンプと、前記第１のオペアンプの出力端子に制御端子を介して接続される第１の出力トランジスタと、前記第１のオペアンプの前記出力端子と第１基準電圧端子間に接続される第１のオン・オフ用トランジスタと、前記第１のオペアンプの負の電源端子と第２基準電圧端子との間に接続される第２のオン・オフ用トランジスタとを有し、前記第１の出力トランジスタの第２の端子から第１の設定電圧を出力するメインボルテージレギュレータと、
   第２のオペアンプと、前記第２のオペアンプの出力端子に制御端子を介して接続される第２の出力トランジスタと、前記第２の出力トランジスタの第１の端子と前記第１基準電圧端子間に接続される電流源とを有し、前記第２の出力トランジスタの第２の端子から前記第１の設定電圧よりも高い第２の設定電圧を出力する低消費ボルテージレギュレータと、
   前記第１基準電圧端子と前記第２基準電圧端子との間にトランジスタ及び電流源が直列に接続され、前記トランジスタの制御端子が前記第２のオペアンプの前記出力端子に接続され、前記第２のオペアンプの出力が前記第２の出力トランジスタを最大に駆動する電位であるかを検出する低消費ボルテージレギュレータ動作検出回路を有し、
   前記低消費ボルテージレギュレータの前記第２の出力トランジスタの前記第２の端子は前記メインボルテージレギュレータの前記第１の出力トランジスタの前記第２の端子に接続されるとともに、対象機器の負荷に接続される端子となり、
   前記第１のオペアンプの反転入力端子及び前記第２のオペアンプの反転入力端子は基準電位が印加される端子に接続され、
   前記メインボルテージレギュレータの前記第１の出力トランジスタの前記第２の端子と前記第２基準電圧端子との間には直列に３個の抵抗Ｒａ，Ｒｂ，Ｒｃが接続され、前記抵抗Ｒａと抵抗Ｒｂとの間のノードと前記第１のオペアンプの非反転入力端子が接続され、前記抵抗Ｒｂと抵抗Ｒｃとの間のノードと前記第２のオペアンプの非反転入力端子が接続され、
   前記メインボルテージレギュレータの出力電力に比較して前記低消費ボルテージレギュレータの出力電力が小さく構成されていることを特徴とする電源供給回路。
2. 前記低消費ボルテージレギュレータ動作検出回路の前記トランジスタはＰＭＯＳトランジスタで形成され、前記トランジスタの前記第１の端子は前記第１基準電圧端子に接続され、前記トランジスタの前記第２の端子は前記電流源に接続され、前記トランジスタの前記第２の端子の信号を反転していることを特徴とする請求項１に記載の電源供給回路。
3. 前記メインボルテージレギュレータの出力できる電流より、前記低消費ボルテージレギュレータの出力できる電流が小さく構成され、
   前記低消費ボルテージレギュレータの前記第２の出力トランジスタの前記第１の端子と前記第１基準電圧端子間に接続された前記電流源により、前記第２の出力トランジスタの前記第２の端子からは、前記電流源設定電流値以上の電流を出力することがなく、前記電流源設定電流値を超えた負荷に対し前記第２の出力トランジスタの前記第２の端子の出力電圧が前記第2の設定電圧よりも降下するように構成され、
   前記第２の出力トランジスタからの出力は、前記第２の出力トランジスタの前記第２の端子が前記第１の出力トランジスタの前記第２の端子に接続されることで、前記低消費ボルテージレギュレータの前記電流源設定電流値を超えた負荷電流を、前記メインボルテージレギュレータの前記第１の出力トランジスタの前記第２の端子から供給することで前記メインボルテージレギュレータの前記第１の設定電圧を出力し、
   前記第２の出力トランジスタの出力電圧は、前記低消費ボルテージレギュレータの前記電流源設定電流値以下の負荷電流に対しては、前記低消費ボルテージレギュレータの前記第２の設定電圧になり、前記電流源設定電流値以上の負荷電流に対しては、前記メインボルテージレギュレータの前記第１の設定電圧以上で前記低消費ボルテージレギュレータの前記第２の設定電圧未満になるように構成されていることを特徴とする請求項１に記載の電源供給回路。
4. 前記対象機器の負荷が減少し前記低消費ボルテージレギュレータの前記第２の出力トランジスタを流れる電流が前記電流源設定電流値未満になると前記低消費ボルテージレギュレータの前記第2の設定電圧を上昇させて出力電圧は前記メインボルテージレギュレータの前記第１の設定電圧よりも高い切替電圧にするように構成され、
   前記低消費ボルテージレギュレータの前記第２のオペアンプの出力電圧は前記第２の出力トランジスタを負荷電流の減少に応じ電位が上がり、前記低消費ボルテージレギュレータ動作検出回路の出力は前記メインボルテージレギュレータをオフし、負荷電流が前記低消費ボルテージレギュレータの前記定電流源設定電流値以上の場合、前記第２のオペアンプの出力電位が下がり、前記低消費ボルテージレギュレータ動作検出回路は前記メインボルテージレギュレータをオンすることを特徴とする請求項１に記載の電源供給回路。
5. 前記メインボルテージレギュレータは前記対象機器が動作するとき前記対象機器の前記負荷に電力を供給し、
   前記低消費ボルテージレギュレータは前記対象機器が動作しないとき前記対象機器の前記負荷に前記メインボルテージレギュレータの供給電力よりも少ない電力を供給し、
   前記低消費ボルテージレギュレータ動作検出回路は、前記第２のオペアンプが前記第２の出力トランジスタに対し最大電流を出力する電位より小さくなったとき前記メインボルテージレギュレータの動作を切り、前記負荷の電流の増大によって前記第２の出力トランジスタが最大電流を出力できる電位のとき前記メインボルテージレギュレータを動作させる構成になっていることを特徴とする請求項１に記載の電源供給回路。
6. 前記メインボルテージレギュレータは出力負荷過渡特性と、電源リップル除去特性が前記低消費ボルテージレギュレータより良好な特性となるように構成され、
   前記負荷の電流が前記電流源設定電流値以上のときは前記メインボルテージレギュレータを動作させ、
   前記負荷電流が前記電流源設定電流値未満の場合は前記メインボルテージレギュレータを停止させることを特徴とする請求項１に記載の電源供給回路。
7. 前記電流源設定電流値は２００μＡであることを特徴とする請求項６に記載の電源供給回路。
8. 前記負荷の電流が前記電流源設定電流値以上の場合は前記メインボルテージレギュレータは前記第１の設定電圧を出力し、
   前記負荷の電流が前記電流源設定電流値未満の場合は前記メインボルテージレギュレータは停止し、前記低消費ボルテージレギュレータの前記第２の設定電圧を出力し、
   前記メインボルテージレギュレータの前記第１の設定電圧より、前記低消費ボルテージレギュレータの前記第２の設定電圧が高くなっていることを特徴とする請求項１に記載の電源供給回路。
9. 第１のオペアンプと、前記第１のオペアンプの出力端子に制御端子を介して接続される第１の出力トランジスタと、前記第１のオペアンプの出力端子と第１基準電圧端子間に接続される第１のオン・オフ用トランジスタと、前記第１のオペアンプの負の電源端子と第２基準電圧端子との間に接続される第２のオン・オフ用トランジスタとを有し、前記第１の出力トランジスタの第２の端子から第１の設定電圧を出力するメインボルテージレギュレータと、
   第２のオペアンプと、前記第２のオペアンプの出力端子に制御端子を介して接続される第２の出力トランジスタと、前記第２の出力トランジスタの第１の端子と前記第１基準電圧端子間に接続される電流源とを有し、前記第２の出力トランジスタの前記第１の端子から前記第１の設定電圧よりも高い第２の設定電圧を出力するシャントボルテージレギュレータと、
   前記第１基準電圧端子と前記第２基準電圧端子との間にトランジスタ及び電流源が直列に接続され、前記トランジスタの制御端子が前記第１のオペアンプの前記出力端子に接続され、前記第１のオペアンプの出力が前記第１の設定電圧以上か未満かを検出するメインボルテージレギュレータ動作検出回路と、
   前記第１基準電圧端子と前記第２基準電圧端子との間に電流源及びトランジスタが直列に接続され、前記トランジスタの制御端子が前記第２のオペアンプの前記出力端子に接続され、前記第２のオペアンプの出力が前記第２の設定電圧以上か未満かを検出するシャントボルテージレギュレータ動作検出回路と、
   前記メインボルテージレギュレータ動作検出回路及び前記シャントボルテージレギュレータ動作検出回路の検出出力を入力し、前記第１のオン・オフ用トランジスタ及び前記第２のオン・オフ用トランジスタのそれぞれの制御端子に出力するＯＲゲートとを有し、
   前記シャントボルテージレギュレータの前記第２の出力トランジスタの前記第１の端子は前記メインボルテージレギュレータの前記第１の出力トランジスタの前記第２の端子に接続され、
   前記第１のオペアンプの反転入力端子及び前記第２のオペアンプの非反転入力端子は基準電位が印加される端子に接続され、
   前記メインボルテージレギュレータの前記第１の出力トランジスタの前記第２の端子と第２基準電圧端子との間には直列に３個の抵抗Ｒａ，Ｒｂ，Ｒｃが接続され、前記抵抗Ｒａと抵抗Ｒｂとの間のノードと前記第１のオペアンプの非反転入力端子が接続され、前記抵抗Ｒｂと抵抗Ｒｃとの間のノードと前記第２のオン・オフの反転入力端子が接続され、
   前記メインボルテージレギュレータの出力電力に比較して前記シャントボルテージレギュレータの出力電力が小さく構成されていることを特徴とする電源供給回路。
10. 前記メインボルテージレギュレータ動作検出回路の前記トランジスタはＰＭＯＳトランジスタで形成され、前記第１の端子は前記第１基準電圧端子に接続され、
    前記シャントボルテージレギュレータ動作検出回路の前記トランジスタはＮＭＯＳトランジスタで形成され、前記第１の端子は前記電流源に接続されていることを特徴とする請求項９に記載の電源供給回路。
11. 前記対象機器の負荷が減少し前記シャントボルテージレギュレータの前記電流源を流れる電流の電流値が電流源電流以下になると前記電流源は電圧を上昇させて前記第１の設定電圧よりも高い切替電圧にするように構成され、
    前記切替電圧に到達した状態では、前記メインボルテージレギュレータの前記第１のオペアンプの出力電圧は前記第１の出力トランジスタをオンしない状態となり、前記シャントボルテージレギュレータの前記第２のオペアンプの出力電圧は前記第２の出力トランジスタをオンする状態となり、前記ＯＲゲートは前記メインボルテージレギュレータをオフし、
    前記切替電圧よりも低くなった状態では、前記シャントボルテージレギュレータの前記第２のオペアンプの出力は前記第２の出力トランジスタをオフする状態となり、前記ＯＲゲートは前記メインボルテージレギュレータをオンすることを特徴とする請求項９に記載の電源供給回路。
12. 前記第１の設定電圧はａＶであり、前記切替電圧は（ａ＋ｂ）Ｖであることを特徴とする請求項１１に記載の電源供給回路。
13. 対象機器の負荷に電力を供給する電源供給回路であり、
    前記対象機器が動作するとき前記対象機器の前記負荷に電力を供給するメインボルテージレギュレータと、
    前記メインボルテージレギュレータに接続され前記対象機器が動作しないとき、もしくは設定した前記負荷電流以下のとき前記対象機器の前記負荷に前記メインボルテージレギュレータの供給電力よりも少ない電力を供給するシャントボルテージレギュレータと、
    前記負荷に供給される電圧値を検出し、前記電圧値が設定した前記第２の設定電圧に到達したとき前記メインボルテージレギュレータの動作を切り、前記電圧値が設定した前記第２の設定電圧よりも低くなると前記メインボルテージレギュレータを動作させるメインボルテージレギュレータ動作検出回路とを有することを特徴とする電源供給回路。
    

Images