JP5371767B2 - 電流制限検出器 - Google Patents

Description

本発明は、一般に、モバイルデバイスにおけるパワーマネージメントに関し、より具体的には、負荷スイッチなどのようなデバイスで応用できる電流制限検出器に関する。

電流制限は、負荷に供給することができる電流に対して上限を設ける手法である。電流制限の一般的な目的は、例えば短絡による有害な作用から上流又は下流にある回路を保護することである。電源及びアダプタで使用される負荷スイッチ用途では、電流は、負荷スイッチ設定を下回って制限することができる。負荷スイッチ用途は、種々の周辺デバイスへのユニバーサルシリアルバス（ＵＳＢ）コネクタの電源ラインを駆動することを含む。負荷スイッチデバイスの実施例には、ポータブル電子製品における外部電力ポートを保護しバッテリー寿命を延ばすように設計された集積回路（ＩＣ）のような、アドバンスド・アナロジック・テクノロジーズ社（カリフォルニア州Ｓｕｎｎｙｖａｌｅ所在）により製作された電流制限負荷スイッチデバイスが含まれる。これらの負荷スイッチデバイスは、例えば、電源が電圧変動範囲から外れるようになる可能性がある負荷電流の大きな変化に対して入力電源を保護する集積電流制限回路と共に動作する。

電流制限デバイスとしての負荷スイッチは、電流を負荷スイッチ設定まで引き出すことができる。電流が負荷スイッチ設定を超えた場合、負荷スイッチの電流制限回路は、該負荷スイッチに流れる電流を制限する。一般に、レジスタ（ＩＣの外部又は内部）は、負荷スイッチ電流制限を設定するのに使用される。一般に、負荷スイッチの動作電圧範囲内で、設計者によって選択された抵抗値に基づいて単一の電流制限が設定される。広い動作電圧範囲（従って、負荷電流の広い範囲）に対して単一のレジスタを使用する１つの欠点は、正確さが失われることである。この損失は、検出可能な電流増分の細粒性のレベルが通常は抵抗値及び許容差によって決定されることに起因して生じる可能性がある。

例えば図１に示されるように、ユーザは、システム設計の一部として抵抗値Ｒ_SETを有するレジスタを選択する。ユーザはまた、抵抗値に関連付けられる電流制限を定義し、これによって２つのパラメータ間の１対１の対応関係を確立する。電流制限は、設計者によって任意に選択可能である。この実施例では、設計者は、１００Ωの抵抗値に対応する１００ｍＡの電流制限、及び１ｋΩに対応する１Ａの電流制限を定義している。０から１Ｖの動作電圧範囲内では、１ｋΩレジスタを用いて１Ａを下回る分解能で電流制限を設定することはできない。１Ａを下回る電流制限の分解能では、システム設計中に１ｋΩ未満の抵抗値を選択する必要がある。一方これに応じて、動作電圧範囲も制限される必要がある。例えば、１４０ｍＡの電流制限を得るためには、抵抗値を１４０Ωにまで低減する必要がある。抵抗値を変える１つの手法は、レジスタを交換することである。別の抵抗値の場合でも、レジスタ許容差（例えば、５％、１０％、又はそれ以上）などに起因して分解能が低い可能性がある。レジスタが交換されると動作電圧も同様に変化する。この実施例では、動作電圧は０から１．４Ｖに低下している。電流制限制御を改善するためには、適切な分解能及び精度を備えたより良好な電流制限検出が必要となる。

従って、電流制限検出器の設計の改善を行う必要がある。このような設計の１つの望ましい態様は、特定の抵抗値を使用して得られる精度及び分解能を大幅に増大させることである。

本発明は、前述の所見に部分的には基づいており、この目的に従って、本発明の種々の実施形態は、電流制限を検出するためのデバイス及び方法を含む。一般に、電流制限を検出するためのデバイスの種々の実施は、単一の抵抗デバイスを使用できるが、その固有の問題（例えば、制限された動作電圧範囲）を種々の方法で補償することができる。他の実施は、電流を制限するために上又は下の１つ又はそれ以上のステップのシーケンスを維持し、競合状態を防ぐのに好適な構成において遅延素子を使用することができる。融通性がない、使用が制限されている、或いはこの両方とすることができる前述の設計の可能性のある代替形態として提案される新しい実施では、電流制限を検出する際に一般的にはより融通性があり且つ効率的である集積回路（ＩＣ）又は幾つかのディクリート構成要素を使用する。例証として、幾つかの実施形態を以下で更に詳細に説明する。

１つの実施形態によれば、電流制限を検出するためのデバイスは、複数の電流経路、抵抗デバイス、高基準電圧端子、及び複数の入力及び１つの出力を有するハイレベル比較器を含む。各電流経路は、電流を導通するよう構成され、電流経路の少なくとも１つは、電流導通を遮断するよう動作可能な電流スイッチを含む。複数の電流経路を流れる電流は、全体として合成されて電流和を生成する。抵抗デバイスは、所定の抵抗値があり、複数の電流経路に結合される。抵抗デバイスは、電流和を導通して両端に電圧降下を生じるように構成されている。所定抵抗値は、電流和とユーザによって定義される電流制限との間の関係を確立するように設定される。高基準電圧端子は、高閾値電圧を供給することができる。ハイレベル比較器の入力の１つは、高閾値電圧を受け取ることができ、入力の別の入力は、抵抗デバイスに動作可能に結合されている。ハイレベル比較器は、電圧降下と高閾値電圧との間の比較に応じた信号を出力で生成する。

この実施形態では、このような出力は、電流和に関連するユーザ定義の電流制限を段階的に検出するように電流スイッチを動作するよう構成されている。段階的とは、ステップ方式でステップアップ又はステップダウンすることを含むことができる。このようなデバイスは、低閾値電圧を供給するよう動作する低基準電圧端子と、ローレベル比較器とを更に含むことができる。ローレベル比較器の入力の１つは、低閾値電圧を受け取ることができ、入力の別の入力は、抵抗デバイスに動作可能に結合される。ローレベル比較器は、電圧降下と低閾値電圧との間の比較に応じた信号を生成する出力を有する。このような出力信号は、複数の電流経路の１つ又はそれ以上における電流導通を段階的に遮断するように構成することができる。デバイスはまた、デバイスが停止状態であることを検出し、更に全バイアス電流を実質的にターンオフするよう動作する電流ＯＦＦ論理を含むことができる。更に、デバイスは、状態のシーケンスを維持するために、直列で動作可能に結合され且つ連続して動作する遅延素子を含むことができる。シーケンスの長さは、遅延素子の数に等しくすることができる。遅延素子の少なくとも１つは、直列の遅延素子の次の素子の状態に変化を起こすための出力を生成するよう構成することができる。各状態は、１つ又はそれ以上のトランジスタのどれが、そのそれぞれの電流経路の電流導通を遮断するかを定義する。遅延素子は、フリップフロップレジスタを含むことができる。

別の実施形態によれば、電流制限を検出する方法は、電圧降下と高閾値電圧とを比較する段階を含む。このような方法では、電圧降下は、複数の電流経路を流れ且つ抵抗デバイスを流れる電流和に合成される複数の電流の産物である。抵抗デバイスは、電流和とユーザによって定義された電流制限との間の関係を確立するために抵抗値セットを有する。各電流経路は、電流を導通するよう構成されており、少なくとも１つの電流経路は、電流導通を遮断するよう動作可能な電流スイッチを含む。この比較に基づいて、本方法は、電流スイッチの１つ又はそれ以上を段階的に動作することによって、電流和とユーザ定義の電流制限との間の関係を確立する段階を更に含むことができる。

本方法はまた、電圧降下と低閾値電圧とを比較する段階を含むことができる。電流スイッチの１つ又はそれ以上の電流導通を段階的に遮断する段階は、電圧降下と高低閾値電圧及び低閾値電圧の一方又は両方とを比較するのに応じることができる。

本方法はまた、全バイアス電流を実質的にターンオフする段階を含むことができる。このようなターンオフは、デバイスが停止状態であることを検出し、電流ＯＦＦ論理をアクティブにする段階を含むことができる。更に本方法は、動作可能に直列に接続された複数の遅延素子の状態のシーケンスを維持し、電流制限検出を段階的に制御する段階を含むことができる。特定の遅延素子は、特定の状態を有することができ、直列に先行する遅延素子の出力に応答することができる。電流制限検出の段階的制御は、直列の先行する遅延素子の出力における変化に応じて、特定の遅延素子の特定の状態を変える段階を含むことができる。特定の遅延素子の特定の状態を変える段階は、シーケンスを１ステップ前方に連続してクロック制御する段階を含むことができる。

更に別の実施形態によれば、電流制限を検出するための装置は、電流制限検出器と電流制限コントローラとを含む。電流制限検出器は、電流を検出するよう動作し、複数の電流経路、抵抗デバイス、高基準電圧端子、及び電流制限を検出するためのデバイスの１つの実施形態に関して上記で十分に説明されたハイレベル比較器を含む。電流制限コントローラは、電流制限検出器に動作可能に結合されており、検出されたユーザ定義電流制限を超えないように出力電流を段階的に制限することができる。このような装置では、出力電流を段階的に制限する段階は、電流制限コントローラで制御信号のシーケンスを出力する段階を含むことができる。各制御信号は、出力電流の段階的制限における１つのステップに関連付けることができる。このような装置はまた、電流制限検出器及び電流制限コントローラに動作可能に結合された電流制限部を含むことができる。このような装置は、電流制限コントローラから受け取られた制御信号のシーケンスに応じて出力電流を調節するよう動作することができる。この装置は、電流制限コントローラと協働し且つエネルギー貯蔵部を提供するよう構成された電荷蓄積デバイスを更に含むことができる。この貯蔵は、バーストパワーを供給することができる。

これらの実施形態では、種々の実施可能な属性を提示することができる。電流スイッチは、トランジスタを含むことができる。電圧降下と高閾値電圧との間の比較は、電圧降下が高閾値電圧を上回るかどうかを決定する段階を含むことができる。電圧降下と低閾値電圧との間の比較は、電圧降下が低閾値電圧を下回るかどうかを決定する段階を含むことができる。各電流経路は、各電流経路に固有の量の電流を流すことができ、このような量は、それぞれの電流スイッチのスケールに基づくことができる。抵抗デバイスはレジスタを含むことができる。遅延素子は、フリップ−フロップレジスタを含むことができる。電流制限を検出するためのデバイスは、ＩＣ内に、或いはＩＣにおける機能ブロックとして具現化することができる。このようなＩＣはまた、モバイルデバイスで使用するよう構成されている。

本発明の、これらの及び他の実施形態、特徴、態様、及び利点は、本明細書の説明、添付の請求項、及び以下に記載される添付図面からよりよく理解されることになるであろう。

本明細書の一部に組み込まれてこれを構成する添付図面は、本発明の種々の態様を例示し、本明細書と共に本発明の原理を説明するのに役立つ。好都合には、同じ参照符号は、図面全体を通じて同じ又は同様の要素を示すのに使用される。

従来の電流制限検出器で達成可能な電流制限の分解能を示す図である。 本発明の１つの実施形態によるセグメント化を介して達成可能な電流制限の分解能を示す図である。 本発明の１つの実施形態による負荷スイッチアプリケーションを示すブロック図である。 本発明の１つの実施形態による別の負荷スイッチアプリケーションのブロック図である。 本発明の１つの実施形態による電流制限検出器の概略図である。 本発明の１つの実施形態による、電流スイッチが連続して起動されたときに１ＭΩのＲ_SETを有する経時的な電流出力の例示的なグラフを示す図である。 本発明の１つの実施形態による、電流スイッチが連続して起動されたときに１ＭΩのＲ_SETを有する経時的な電流出力の例示的なグラフを示す図である。 本発明の１つの実施形態による電流制限検出器の回路の詳細を示す図である。 本発明の１つの実施形態による電流制限検出器の回路の詳細を示す図である。 本発明の１つの実施形態による負荷スイッチデバイスの回路の詳細を示す図である。

モバイルデバイスのようなデバイスは、短絡及び出力過負荷事象を受ける可能性がある。従って、電流制限検出可能回路を用いてこれらのデバイスを保護し、このような検出に応答してその供給電流を制限できて有利である。

これに伴って、本発明の種々の実施形態は、電流制限を検出するためのデバイス及び方法を含む。これらのデバイス及び方法は、電流制限を検出するための単一の抵抗デバイスを使用するのが好ましい。

単一の抵抗デバイスを使用して特定の動作電圧範囲における電流制限検出器の精度及び分解能を改善させる１つの手法は、動作電圧範囲全体を拡大することである。１つの実施形態では、図２に示されるように、動作電圧範囲は０．７５Ｖから１．５Ｖである。この範囲は、複数のセグメントに分割される。各セグメントでは、ユーザ定義の抵抗値Ｒ_SETは、ユーザ定義の電流制限に関連付けられる。各々が同じ動作電圧範囲を有する複数のセグメントが存在するが、選ばれた抵抗値と定義された電流制限との間には１対１の関係が維持される。

第１のセグメントにおいて、システム設計者は、７５ｍＡと１５０ｍＡとの間の電流制限に関連付けられる９３．７５ｋΩの抵抗値を選択している。第２のセグメントでは、１８７．５ｋΩの抵抗値が、１５０ｍＡと３００ｍＡとの間の電流制限に関連付けられるように選択されている。抵抗値及び関連の電流制限はユーザ定義のものであり、セグメント間にオーバーラップがない限り、すなわちＲ_SETと電流制限との間に１対１の関係が維持される限り、どのような方式に従って選択してもよい。これは、セグメント間の適正な遷移を可能にする。図２では、各セグメントに対して、抵抗値並びに電流制限が二倍にされている。他の実施形態では、セグメント間と同様に、抵抗値、電流制限、又は両方は、対数的或いは指数的に関係付けることができる。例えば、第１及び第２セグメントは、Ｉｎ（９３７５０）及びＩｎ（１８７５００）ΩのＲ_SETをそれぞれ含むことができる。関連の電流制限は、対数パターン又は他のいずれかのパターンに従って、或いはランダムに選択することができる。動作電圧範囲、従って動作電流範囲を拡大することによって、分解能及び精度を向上させることができる。

動作中、通常は電源投入時に、図２による電流制限検出器方式を含む負荷スイッチデバイスが電流制限を検出する。例えば、抵抗値が１．５ＭΩであると仮定する。始動時では、電流制限検出器を流れる電流Ｉ_SETは、電圧Ｖ_SET＝Ｒ_SET×Ｉ_SETが上限動作電圧よりも大きく、すなわち１．５Ｖより大きくなる可能性がある。この場合、電流制限検出器は、電流Ｉ_SETを低下させることによって応答することができる。電流制限検出器を流れるこのような低電流はそれでも尚、１．５Ｖよりも大きい抵抗デバイスの両端の電圧Ｖ_SETを生成することができる。この場合、電流Ｉ_SETは更に低下させることができる。生成電圧が１．５Ｖを下回ると、電流制限検出器が動作電圧範囲内で動作しているので、電流はこれ以上低下しない。このような場合、電流Ｉ_SETは、対応する電流制限が何であるかを示しており、すなわちＩ_SETと電流制限との間の関係に基づいて、Ｉ_SETの決定により電流制限も確立される。電流制限は、例えば、負荷スイッチデバイス内のメモリにプログラムしておくことができる。従って、検出された電流制限は、電流制限検出器に結合された電流制限コントローラに伝達することができる。その後、電流制限コントローラは、電流制限を下回って電流を制限し、当該レベル以下に維持することができる。

電流制限は通常、負荷スイッチデバイスが組み込まれるシステム又はデバイス、或いは負荷スイッチデバイスが動作可能に結合されるシステム又はデバイスの導入又はセットアップの後に一度検出される。その後、電流制限は通常、例えば、電源投入時、起動時、及び同様の場合のような負荷スイッチ作動が再起動されるときなど、電源がリサイクルされるまで再度検出されることはない。その後、電流制限検出器は通常、休止状態になり、すなわちこの電流検出機能を実行しない。

表１は、抵抗デバイスの抵抗値Ｒ_SETと、対応するユーザ定義電流制限との間の関係を示している。表１の数字は、図２に示されたものと一致する。９３．７５ｋΩから１．５ＭΩまで、抵抗値の大きさを４オーダー（２⁴＝１６）だけ大きくすることにより、電流制限は同様に７５ｍＡから１．２Ａまで４つの大きさで増加する。

負荷スイッチデバイスを流れる総検出電流Ｉ_SETは、１つ又はそれ以上のステップで変えることができる。表１に示された実施形態は、流れている総電流を段階的に低減することによって、電流制限の段階的な検出を可能にする。このような段階的な検出は、負荷スイッチデバイスに複数の電流経路を含めることによって得ることができ、ここで、Ｉ_SETは、電流経路の各々に流れる電流の合計を含む。また、各電流経路は、それぞれのトランジスタがターンオン又はターンオフされたときに、その経路上の電流の流れをスタート又はストップさせることができる電流スイッチ（例えば、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４）を含むことができる。表１に概説された実施形態は４つの電流経路を含む。トランジスタ（Ｔ１、Ｔ２、Ｔ３、及びＴ４）をターンオンする信号は、それぞれＳ１、Ｓ２、Ｓ３、及びＳ４として示されている。負荷スイッチデバイスの状態は、トランジスタを制御する信号のステータス、すなわちセット｛Ｓ１、Ｓ２、Ｓ３、Ｓ４｝である。イネーブル信号（ＥＮ）は、状態すなわち個々の信号のどれが作動されているかを定義する。信号Ｓ１によってトランジスタＴ１が制御される電流経路を流れる電流Ｉ１は１μＡである。トランジスタＴ２、Ｔ３、及びＴ４それぞれに対する電流経路を流れる電流Ｉ２、Ｉ３、及びＩ４は、それぞれ１μＡ、２μＡ、及び４μＡである。

例えば、第１イネーブル信号（ＥＮ１）は、Ｓ１＋Ｓ２＋Ｓ３＋Ｓ４として定義することができる。ターンオン時には、トランジスタＴ１−Ｔ４により関連電流Ｉ１−Ｉ４が流れることが可能になり、ターンオフ時には、トランジスタＴ１−Ｔ４は、関連電流経路を流れる電流を遮断する。従って、ＥＮ１は、４つのトランジスタ全てをターンオンさせることができる。この場合、総電流８μＡは、信号Ｓ１−Ｓ４によるターンオン時にトランジスタＴ１−Ｔ４を流れる電流Ｉ１、Ｉ２、Ｉ３、及びＩ４の和からなる。上述のように、電流制限はユーザ定義である。設計者が、抵抗値Ｒ_SETを９３．７５ｋΩに選択した場合、電流制限は、表１に従って７５ｍＡに設定される。設計者が抵抗値を１８７．５ｋΩに選択した場合、電流制限は１５０ｍＡに設定される。上述のように、電流制限はユーザ定義である。設計者は、例えば、電流制限検出器が組み込まれることになる負荷スイッチデバイスに対して１つ又はそれ以上の適用に基づいて電流制限を設定することができる。

段階的な電流制限検出は、第１ステップにおいて、Ｓ１−Ｓ４の全てを作動させ、総検出電流Ｉ_SETを最初に８μＡにすることによって取得することができる。次に、第２ステップでは、Ｓ４を作動解除し、総電流を４μＡ（すなわち、Ｉ１＋Ｉ２＋Ｉ３＝１μＡ＋１μＡ＋２μＡ）に制限することができる。第３ステップでは、Ｓ３もまた作動解除され、総電流をＩ１＋Ｉ２、すなわち２μＡに制限することができる。更なる段階的低減は、Ｓ２を作動解除した後にＳ１を作動解除し、電流をＩ１（すなわち１μＡ）に低減した後に０μＡに、又は実質的に０μＡ（例えば、バイアス電流のみ）に、或いはバイアス電流無しで０μＡに低減することによって取得することができる。他の段階的低減も実施可能である。段階的低減の他の種々のシーケンスひいては電流制限の段階的検出が実施可能である。このような段階的検出は、種々のレベルのステップ細粒性又は電流増分を更に含むことができる。

別のイネーブル信号（ＥＮ８）をＳ１として定義することができる。ＥＮ８を使用して、唯一の電流経路すなわちＩ１をターンオン及びターンオフすることができる。従って、段階的電流制限検出は、２つのステップに制限することができる。更に他のイネーブル信号は、Ｓ１＋Ｓ２＋Ｓ３として定義されたＥＮ２、及びＳ１＋Ｓ２として定義されたＥＮ４を含むことができる。イネーブル信号に含まれる信号の数（Ｓｊ，ｊ＝１、２、３、及び４）が減少するにつれて、電流を段階的に低下させる可能性の数が減少する。しかしながら、Ｓ１のみを含むＥＮ８を使用した場合でも、最初にＳ１を作動して電流を１μＡに制限させた後、Ｓ１を作動解除して電流を０μＡ（以下に更に説明されるように、バイアス電流を含まない）に制限することによって、電流を段階的に制限することができる。

典型的には、１つの実施形態は、単一抵抗値の単一の抵抗デバイスを含む。従って、通常は、何らかの１つの実施形態に対して、表１の横列の１つにおけるパラメータだけが適用可能である。他の実施形態も可能である。例えば、１つの実施形態は、並行して動作する２つ又はそれ以上の抵抗デバイスを含むことができる。このような実施形態によって、例えばユーザアプリケーションからの選択信号出力を介して、ユーザアプリケーションが抵抗デバイスから選択できるようにすることができる。

図３Ａは、本発明の１つの実施形態による負荷スイッチデバイス３０６を備えたアプリケーション３００の実施を示すブロック図である。図示のように、アプリケーション３００は、ユニバーサルシリアルバス（ＵＳＢ）３０４を介して負荷スイッチデバイス３０６に動作可能に結合された電源３０２を含む。負荷スイッチデバイス３０６は、システム負荷３１２に動作可能に結合される。

電源３０２は、ＵＳＢポート３０４に電気エネルギーを供給するように構成されたデバイス又はシステムである。電源３０２の実施例には、バッテリー、直流（ＤＣ）電源、化学燃料セル、太陽エネルギー、及び他のタイプのエネルギー蓄積システムが含まれる。

負荷スイッチデバイス３０６は、電流制限検出器３０８及び電流制限コントローラ３１０を含む。電流制限検出器３０８は、抵抗デバイスを使用して電流制限を検出するよう動作する。抵抗デバイスは、電気抵抗を提供できる（すなわち、電流に対抗できる）レジスタ又はいずれかのデバイスとすることができる。電流制限検出器３０８は、１つ又はそれ以上の比較器、レジスタ、及び電流に対する制限を検出するよう動作可能に接続されて機能する電流スイッチ（トランジスタなど）を含むことができる。電流制限検出器３０８は、図４−７を参照しながら詳細に説明する。

電流制限コントローラ３１０は、電流制限検出器３０８から検出された電流制限を受け取り、負荷スイッチデバイス３０６を流れる電流を制限するよう動作する。電流制限コントローラ３１０は、電流制限コンバータ、演算増幅器、レジスタ（電流感知レジスタなど）、及び動作可能に接続されたトランジスタを含むことができる。

システム負荷３１２は、負荷スイッチデバイス３０６の出力に接続されたいずれかのデバイスとすることができる。システム負荷３１２の実施例には、ＰＣＭＣＩＡカード、コンパクトフラッシュ（登録商標）カード、及びカメラフラッシュＬＥＤが含まれる。

図３Ｂは、本発明の１つの実施形態による別の負荷スイッチアプリケーション３１６のブロック図である。アプリケーション３１６は、電源３０２、負荷スイッチデバイス３０６、システム負荷３１２、及び電荷蓄積デバイス３１４を含む。電源３０２は、負荷スイッチデバイス３０６に動作可能に結合され、該負荷スイッチデバイスは、システム負荷３１２及び電荷蓄積デバイス３１４の両方に動作可能に結合されている。アプリケーション３００におけるのと同様に、負荷スイッチデバイス３０６は、電流制限検出器３０８及び電流制限コントローラ３１０を含む。

電荷蓄積デバイス３１４は、バーストパワーを供給するように構成されたエネルギー貯蔵部として機能する。電荷蓄積デバイス３１４の実施例は、ブーストコンバータ及びスーパーキャパシタなどのエネルギー蓄積デバイスを含む。一般に、ブーストコンバータは、スイッチングモード電源として見なされることが多い電圧ステップアップコンバータである。エネルギー蓄積デバイスは、ブーストコンバータとは異なり、電荷蓄積に基づいており、電源として使用することができる。スーパーキャパシタは、充電及び再充電を繰り返し行い、放電オペレーション間の急速な再充電によって瞬間的に高い放電電流を提供するよう設計されたタイプの高エネルギー蓄積デバイスである。電荷蓄積デバイス３１４はまた、ブーストコンバータ、スーパーキャパシタ、及びエネルギー蓄積デバイスの他のいずれかのタイプの組合せを含むことができる。幾つかの実施形態では、電荷蓄積デバイス３１４は、負荷スイッチデバイス３０６の外部に配置することができる。例えば、電荷蓄積デバイス３１４は、負荷スイッチデバイス３０６に着脱可能に結合することができる。このような実施形態では、電荷蓄積デバイス３１４は、負荷スイッチデバイス３０６と協働し、負荷スイッチデバイス３０６にバーストパワーを供給するように構成される。

電流の段階的低減を生じさせるために逐次的に電流スイッチを作動させることによって電流制限を検出することを含む、負荷スイッチデバイス３０６のオペレーションを図５Ａおよび図５Ｂを参照しながら説明する。

図４は、本発明の１つの実施形態による電流制限検出器４００の概略図である。電流制限検出器は、ハイレベル比較器ＣＯＭＰ１、ローレベル比較器ＣＯＭＰ２、抵抗デバイスＲ_SET、３つのレジスタＲ１、Ｒ２、及びＲ３、高基準電圧端子Ｈ、低基準電圧端子Ｌ、電源端子Ｓ、接続点Ａを提供する端子Ａ、４つの電流スイッチ（例えば、トランジスタ）Ｔ１−Ｔ４、及び電流Ｉ１−Ｉ４をそれぞれ導通させるよう構成された４つの電流経路を含む。電源端子Ｓは２．０Ｖを提供する。レジスタＲ１−Ｒ３の値は、電源端子Ｓでの電圧に対して２つの基準電圧端子Ｈ及びＬで所望の閾値電圧に基づいて設定される。レジスタの値を設定するための方法は、固定Ｒ値を事前に選択すること、可変レジスタを事前設定すること、及びその他を含む幾つかの適切な方法のいずれか１つとすることができる。

図示の実施形態では、高及び低閾値電圧は、それぞれ１．５Ｖ及び０．１２Ｖである。高基準電圧端子Ｈ（１．５Ｖ）は、ハイレベル比較器ＣＯＭＰ１の１つの入力に動作可能に結合されている。０．１２Ｖの低基準電圧端子Ｌは、ローレベル比較器ＣＯＭＰ２の１つの入力に動作可能に結合されている。ＣＯＭＰ１及びＣＯＭＰ２の各々の別の入力は、端子Ａを介して接続点Ａ（又は単に「ポイントＡ」）に動作可能に結合されている。比較器の出力は、ポイントＡの電圧が作業電圧範囲０．１２Ｖ−１．５Ｖ以内にあるか、又はこの範囲外であるかを示している。ポイントＡは、電流制限検出器回路において、電流経路全てが集まり、全電流経路からの電流Ｉ１−Ｉ４が合成されて和Ｉ_SET（Ｉ_SET＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）を形成する合流点を示す。抵抗デバイスＲ_SETは、端子Ａ（又はポイントＡ）と接地との間に接続される。端子Ａの電圧は、抵抗デバイスの両端の電圧降下、すなわちＩ_SET×Ｒ_SETである。

ハイレベル比較器ＣＯＭＰ１は、端子Ａ（ポイントＡ）の電圧Ｖ_SETを高閾値電圧１．５Ｖと比較し、Ｖ_SETが１．５Ｖを超えるか否かに応じて信号を出力するよう動作する。ローレベル比較器ＣＯＭＰ２は、Ｖ_SETを低閾値電圧０．１２Ｖと比較し、Ｖ_SETが０．１２Ｖを下回るか否かに応じて信号を出力するよう動作する。ＣＯＭＰ１及びＣＯＭＰ２の一方又は両方からの出力信号は、Ｓ１−Ｓ４のいずれを作動させるかを決定するのに使用される。表１を参照して説明されたように、Ｓ１−Ｓ４は、Ｔ１−Ｔ４のどのトランジスタをターオンするか、従って、電流Ｉ１−Ｉ４のどれがそれぞれの電流経路を介して流れることができるかを決定付ける。比較器は、例えば、正帰還演算増幅器とすることができる。

図４では、ＣＯＭＰ１及びＣＯＭＰ２の一方又は両方からの出力を入力として受け入れて、Ｓ１−Ｓ４を生成するように構成される論理の詳細は示していない。しかしながら、このような論理の種々の実施が可能であり、このような実施の詳細は変わることができる。このような変形形態は、例えば、イネーブル信号がどのように定義されるかに依存することができる。幾つかの実施形態では、イネーブル信号は、トランジスタをターンオンではなくターンオフする信号を基準として定義してもよい。例えば、Ｓ１−Ｓ４は、トランジスタをターンオンする信号を示すことができ、Ｓ１Ｂ−Ｓ４Ｂは、トランジスタＴ１−Ｔ４をそれぞれターンオフする信号を示すことができる。

この実施形態では、Ｓ１は、トランジスタＴ１に結合されてターオンするよう動作され、これによって１μＡの電流Ｉ１が流れるようになる。同様に、Ｓ２、Ｓ３、及びＳ４は、それぞれトランジスタＴ２、Ｔ３、及びＴ４に結合されてターオンするよう動作され、これに応じて１μＡ、２μＡ、及び４μＡの電流Ｉ２、Ｉ３、及びＩ４が流れるようになる。Ｔ１−Ｔ４は、トランジスタ又は電流スイッチの他のいずれかのタイプを含むことができる。トランジスタの実施例は、接合ＦＥＴ（ＪＦＥＴ）及び金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、及びこれらのいずれかの組合せなどの電界効果トランジスタ（ＦＥＴ）を含む。

動作中、電流制限検出は、電流Ｉ_SETが８μＡであるように４つの電流経路全てをターオンすることから始まる。例えば、Ｒ_SETが１．５ＭΩである場合、端子Ａの電圧Ｖ_SETは１２Ｖ（１．５ＭΩｘ８μＡ＝１２Ｖ）であり、閾値電圧１．５Ｖを上回る。条件Ｖ_SET＞１．５Ｖが満たされているので、ＣＯＭＰ１の出力は真になる。条件Ｖ_SET＜０．１２Ｖが満たさないので、ＣＯＭＰ２の出力は偽になる。ＣＯＭＰ１の出力は、イネーブル信号及びＳ１−Ｓ４がどのように定義されているかに応じて、Ｔ１−Ｔ４の１つ又はそれ以上をターンオン又はターンオフにすることができる。

表１を適用すると、ＥＮ１はＳ１＋Ｓ２＋Ｓ３＋Ｓ４として定義され、ＥＮ２はＳ１＋Ｓ２＋Ｓ３として定義される。これは、電流制限検出器が、Ｔ４をターンオフし電流Ｉ_SETを４μＡ（Ｉ１＋Ｉ２＋Ｉ３＝１μＡ＋１μＡ＋２μＡ＝４μＡ）に低下させるためにＳ４を作動解除することによって応答することを意味する。Ｉ_SETの低下に続いて、端子Ａの電圧Ｖ_SETは、閾値電圧１．５Ｖを上回る６Ｖ（１．５ＭΩ×４μＡ＝６Ｖ）である。ＣＯＭＰ１の出力は依然として真であり、電流制限検出器は、Ｓ３を作動解除してＩ_SETを２μＡ（Ｉ１＋Ｉ２＝１μＡ＋１μＡ＝２μＡ）に低下させるために、ＥＮ４＝Ｓ１＋Ｓ２をイネーブルにすることによって、すなわちＴ３をターンオフすることによって応答する。この低下の後、Ｖ_SETは３Ｖ（１．５ＭΩｘ２μＡ＝３Ｖ）である。同様に、電流検出器は、Ｔ２をターンオフしてＥＮ８＝Ｓ１をイネーブルにすることによって、電流を低下させるよう応答する。結果として得られる電流Ｉ_SETは１μＡ（Ｉ１のみ）であり、これによりＶ_SETが１．５Ｖになるようにする。

この時点では、Ｖ_SETは動作範囲内にあり、ＣＯＭＰ１の条件は偽である。同様に、Ｖ_SET（１．５Ｖ）は＜０．１２Ｖではないので、ＣＯＭＰ２の条件は偽である。表１によれば、検出された電流制限は１．２Ａである。電流制限検出器は、１．２Ａの電流制限を電流制限コントローラに伝達する。

Ｉ_SETが最初に８μＡであると仮定すると、Ｒ_SETが２００ｋΩになった場合、抵抗デバイスの両端の電圧降下Ｖ_SETは１．６Ｖである。この電圧降下は、高閾値を超える、すなわちＶ_SET（１．６Ｖ）＞１．５Ｖであるので、ＣＯＭＰ１出力は真に切り替わり、電流は４μＡに制限される。この低電流では、Ｒ_SET両端の電圧降下は０．８Ｖに低下する（ポイントＡで、２００ｋΩ×４μＡ＝０．８Ｖ）。これに応じて、条件Ｖ_SET＞１．５Ｖが再び偽になるので、ＣＯＭＰ１出力を偽に変えることができる（すなわち、その前の出力に戻る）。周期的変動を阻止又は軽減するために、一方又は両方の比較器はヒステリシスを使用することができる。ヒステリシスを用いて、雑音又は他の形式の干渉に起因する変動を阻止又は軽減することができる。

偽に対応する比較器（例えば、ＣＯＭＰ１、ＣＯＭＰ２）の出力は、比較器に対する入力が＋／−又は−／＋としてそれぞれ設定されるのに応じて、ＨＩＧＨ（高）又はＬＯＷ（低）とすることができる。例えば、＋／−はＮ−チャンネルトランジスタ（例えば、ＰＮＰタイプＢＪＴ）に、−／＋はＰ−チャンネルトランジスタ（例えば、ＮＰＮタイプＢＪＴ）に相関付けることができる。比較器の出力とその入力との間の他の関係も可能である。

幾つかの実施形態では、１つ又はそれ以上の電流経路は、電流スイッチを含まなくてもよい。例えば、Ｓ１及びＴ１は省略することができ、電流Ｉ１を常に流すことができる。しかしながら、電流スイッチに動作可能に結合された少なくとも１つの電流経路は、段階的電流制限検出を得るために必要である。幾つかの実施形態は、図４に示されるものよりも多いか又は少ないＳｊ信号及び／又は電流スイッチ並びに電流経路を実装することができる。

幾つかの実施形態は、ハイレベル比較器すなわちＣＯＭＰ１のみを含むことができる。このような実施形態では、ローレベル比較器ＣＯＭＰ２、レジスタＲ２、及び低基準電圧端子を省略することができる。このような構成では、実質的にＲ_SETが接地まで０Ωに等しい短絡事象の場合には電流制限はない。ＣＯＭＰ２に対する低閾値電圧の選択は、耐ノイズ性を含む基準に基づくことができる。図４に示される実施形態では、ローレベル比較器ＣＯＭＰ２に対して選択された低閾値電圧は０．１２Ｖである。代替の実施形態では、８０ｍＶなどの別の非ゼロ値を選択することができる。全ての回路及びデバイスには、熱雑音の結果としてあるレベルの電子ノイズが存在する。熱エネルギーによって電子が動き回ると、電流を流す電子のランダムな運動によって電流又は電圧のランダム変動が引き起こされる可能性がある。ある程度の量の熱雑音が入力回路で発生する可能性があるので、この現象は、回路が応答できる最小信号レベルを制限することができる。耐ノイズ性基準は、このような現象を考慮に入れることができる。

幾つかの実施形態では、抵抗値は、実質的にゼロとすることができ、すなわちＲ_SETは本質的に短絡回路である。このような実施形態では、短絡回路が実質的に無限電流に対応するので、電流制限はない。他の実施形態は、抵抗デバイスなしで設計してもよい。このような実施形態では、開回路がＲ_SETの代わりに存在する。電流制限検出器は、開回路を検出すると、固定電流制限が適用されることを決定することができる。固定電流制限は、最大又は最小の電流制限、或いは電流制限検出器の設計段階の間に決定された他のいずれかの固定電流制限とすることができる。Ｒ_SETが開回路において実質的に無限であるので、動作中、電流制限検出器は、ＣＯＭＰ１の条件が常に真であるものとして開回路を検出することができる。次いで、電流制限検出器は、例えば負荷スイッチアプリケーションに対してレジスタが存在しないものとして識別することができる。その結果、負荷スイッチアプリケーションは、電流制限を設定することができる。他の実施形態では、電流検出器は、開回路を識別し、これに関連付けられたプログラム電流制限を電流制限コントローラに伝達することができる。

０．１２Ｖとして図４に示されている低閾値電圧は、耐ノイズ性目的で使用することができる。従って、ＣＯＭＰ２に対する条件が真として検出された場合、電圧Ｖ_SETは０．１２Ｖを下回り、電流制限検出器は、電流制限がないことを電流制限コントローラに伝達することができる。

種々の実施形態は、抵抗デバイスの種々の抵抗値で実施することができる。図４に示されるものに代わる実施形態は、例えば、単一抵抗デバイスではない、並列の複数抵抗デバイスＲ_SETを含むことができる。このような実施形態では、負荷スイッチアプリケーションは、複数の抵抗デバイスのどれを使用するかを選択することができる。この選択は、アプリケーションの性質に依存することができる。例えば、カメラフラッシュアプリケーションは、ＰＣＭＣＩＡカードアプリケーションとは異なる抵抗値を選択できる。

図５Ａおよび図５Ｂは、本発明の１つの実施形態による、電流スイッチが連続して作動されたときの１ＭΩのＲ_SETでの経時的な電流出力の例示的グラフである。グラフ（ａ）は、Ｉ_SET電流が８μＡの初期値からどのように段階的に低下するかを示している。個々の電流スイッチが１つずつターンオフされると、これにより電流経路上の電流が流れなくなる。図３に関して上述したように、Ｓ４ＢはＳ４と反対の極性であり、グラフ（ｃ）ではＳ４Ｂが作動されている。Ｓ４Ｂが作動されると、その結果Ｔ４はターンオフされ、Ｉ４が流れなくなる。電流Ｉ１、Ｉ２、及びＩ３は引き続き流れ、総電流Ｉ_SETが４μＡ（１μＡ＋１μＡ＋２μＡ）に制限されるようになる。グラフ（ａ）は、４μＡまで低下したＩ_SETを示す。

グラフ（ｄ）によれば、その後Ｓ３Ｂが作動され、Ｔ３をターンオフしてＩ３の流れを停止する。グラフ（ａ）は、これに応答して２μＡ（Ｉ１＋Ｉ２＝１μＡ＋１μＡ）まで低下するＩ_SETを示す。グラフ（ｅ）は、その後Ｓ２Ｂが作動されて、Ｉ２の流れを停止させ、Ｉ_SET（グラフ（ａ））が１μＡ（すなわちＩ１）にまで低下するようになる。

図５Ａおよび５Ｂにその動作が示されている実施形態では、電流Ｉ１をターンオン及びターンオフするための電流スイッチが省略されている点に留意されたい。従って、Ｓ１Ｂ信号は存在せず、電流ＯＦＦ（ＣＯＦＦ）論理がアクティブにされる（例えば、適用、挿入）まで、Ｉ_SET電流（Ｉ１、すなわち１μＡ）が継続的にオンである。ＣＯＦＦ論理の実施形態は、図６Ｂの下側部分に示されている。幾つかの実施形態は、検出シーケンスの最後に達したこと（すなわち、検出シーケンスが完了したこと）、及び電流制限検出器が停止状態であることを示すように動作するＣＯＦＦ論理を含むことができる。図示の実施形態では、検出シーケンスの最後は、Ｓ２Ｂ−Ｓ４Ｂが全てアクティブであるとき、すなわちＩ_SETが１μＡであるときに到達する。従って、グラフ（ｂ）（図５Ａ）は、電流範囲の下端１μＡが検出され、ＣＯＦＦ論理をアクティブ（例えば、ＨＩＧＨ）にするように示している。ＣＯＦＦ論理は、電流制限検出器が停止状態であるときに、電流制限検出器におけるバイアス電流の全てを実質的にターンオフするように動作する。図示の実施形態では、ＣＯＦＦ論理は、Ｉ１電流経路に結合され、１μＡのＩ１を同様にターンオフするよう動作する。これに応じて、グラフ（ａ）のＩ_SETは、実質的にゼロに等しい電流にまで低減される。他の実施形態では、全電流経路は、流れている電流をターンオフするよう動作する電流スイッチを含むことができる。このような実施形態では、ＣＯＦＦ論理は、全バイアス電流を実質的にターンオフするように動作するが、トランジスタを含まないどのような電流経路もターンオフしないように動作することができる。このような実施形態（図示せず）では、ＣＯＦＦ論理をアクティブにすると、結果として得られる総電流も同様に、実質的にゼロになる。

図５Ａおよび５Ｂはまた、ステップ（例えばＣＯＦＦ論理を介して全電流を単にターンオフするだけの単一のステップ以外）における電流制限を検出するためには、負荷スイッチデバイスは、トランジスタとの少なくとも１つの電流経路と、これらのトランジスタがターンオン又はターンオフされるかを制御する対応信号ＳｊＢ（又はＳｊ）を含むことが必要であることを示している。

電流制限検出器（例えば、図４の電流制限検出器４００）は、幾つかの方法で実施することができる。図６Ａおよび６Ｂには、本発明の１つの実施形態による電流制限検出回路を示す１つの実施が示されている。図示のように、ハイレベル比較器ＣＯＭＰ１は、内部遅延素子（ＦＦ１−ＦＦ３で示される）に動作可能に接続されている。遅延素子は、互いに直列に動作可能に結合され、状態のシーケンスを連続して維持するよう動作する。特定の遅延素子（例えば、ＦＦ１）の出力は、これに直列に続く遅延素子（例えば、ＦＦ２）の状態を変化させるように構成される。各状態は、１つ又はそれ以上のトランジスタのどれがターンオンされ、どれがターンオフされるかを定義する。遅延素子は、フリップフロップレジスタ（ＦＦ）とすることができる。ＦＦの実施例はＤ−ＦＦ及びＪＫ−ＦＦを含む。

電流制限検出器に内部遅延素子を含むことにより、比較器（例えば、ＣＯＭＰ１、ＣＯＭＰ２、又は両方）は、含まれるＦＦの数に基づく長さのシーケンスを記憶することが可能になる。図示の実施形態では、電流制限検出器は、ＣＯＭＰ１に動作可能に結合された３つのＦＦ（すなわち、ＦＦ１、ＦＦ２、及びＦＦ３）を含み、従って、電流制限検出器は、長さ３のシーケンスを（ＣＯＭＰ１の動作に対して）記憶するように構成されている。代替の実施形態では、より多くの又はより少ない遅延素子を含むことができる。遅延素子の数が増えるほど、記憶できるシーケンスの長さも増え、その結果、取得可能な電流分解能も増大する。例えば、表１に定義される実施形態では、状態シーケンスは、８μＡ（Ｉ１−Ｉ４の全て）が流れている第１状態から４μＡ（Ｉ４以外のＩ１−Ｉ３）が流れている第２状態に、及び第２状態から２μＡ（Ｉ３及びＩ４以外のＩ１及びＩ２）が流れている第３状態へのＩ_SETの段階的低減を可能にしている。

好ましい実施形態では、遅延素子は競合状態を阻止する。競合状態は、例えば、直列の１つの遅延素子の出力が、ＦＦなどの論理ゲートへの入力が変わったときなど、他の事象の順序付け及び／又はタイミングに大きく依存するようになる場合に生じる可能性がある。例えば、図６ＢのＦＦ２の出力は、その入力の状態に依存する。入力の状態が変わると、出力が変化する前に有限の遅延が生じる可能性がある。短い期間では、出力は、設計された状態に整定される前に望ましくない状態に変わる可能性がある。一般に、幾つかの電子システムは、このようなグリッチを許容することができる。しかしながら、例えば出力信号が、メモリを含む他の素子に対するクロック（例えば、ＦＦ３）として機能する場合には、電流制限検出器は、その設計挙動から急速に逸脱する可能性がある。実際には、一時的なグリッチが永続的になる可能性がある。

有利には、遅延素子によって状態遷移のシーケンスをクロック制御することができる。例えば、オペレーション順（すなわち、ＦＦ１、次にＦＦ２、及びその後にＦＦ３）に遅延素子を作動させる（例えば、イネーブルにする）ことによって、ＦＦ１は、その入力が安定するまで作動されない。ＦＦ２は、その後で、ＦＦ１の出力が安定になるのに十分な短期間で作動させることができる。ＦＦ１の出力がＦＦ２に対する入力に影響を与えるので、ＦＦ２への入力は、ＦＦ２が作動されたときに安定になる。同様に、ＦＦ３は、ＦＦ２の出力によって影響を受けるその入力が安定するまで作動されないようにすることができる。これは、リップルクロックに類似するシーケンスのクロック制御を生じる結果となる。従って、電流制限検出器がクロック発振器を含む必要はない。３つのこのようなクロックサイクルの後、遅延素子は安定し、遅延イネーブル入力（図６ＢにＤＥＸで示される）はオフ状態にあり、これは遅延素子をディスエーブルにする。他の実施形態は、遅延素子の代わりに状態機械を含むことができる。しかしながら、図６Ａおよび６Ｂに示す回路は、動的電流消費がゼロであることに起因して好ましいものになる。代替の実施形態では、６０２で示された回路を状態機械を使用して実施することができる。

図６Ａおよび６Ｂはまた、ＣＯＦＦ出力信号を生成するように構成されたＣＯＦＦ論理の実施を示す。このようなＣＯＦＦ出力信号を用いて、図５を参照して説明されたように実質的に全バイアス電流をターンオフすることができる。

１．５Ｖ基準電圧のような抵抗値、すなわちＣＯＭＰ１に関連する高閾値電圧（又は状態トリップポイント）は、レジスタ許容差（例えば、レジスタＲ１−Ｒ３の１つ又はそれ以上の）に起因して変わる可能性がある。レジスタ許容差の実施例には、５％、１０％、及びそれ以上が含まれる。閾値電圧値は、レール電圧（すなわち、電源ユニットなどの電源によって提供される電圧）の変動により更に変わる可能性がある。同様に、０．１２Ｖ基準電圧、すなわち低閾値電圧は、レジスタ許容差、レール電圧の変動、又は両方に起因して変わる可能性がある。図４及び６の実施形態では、レール電圧は２．０Ｖである。

図７は、本発明の１つの実施形態による電流制限検出器７０２を含む電流制限を制御するための装置７００を示す。装置７００は、電流制限検出器７０２、電流制限部７０４、電流制限コントローラ７０６、システム負荷３１２、及び電荷蓄積デバイス３１４を含む。

電流制限検出器７０２は、図４の実施形態と比較すると、電流制限検出器７０２がトランジスタＴ１を含まないことを除いて図４又は６の電流制限検出器とほぼ類似している。Ｔ１がない場合には電流Ｉ１は常時流れる。幾つかの実施形態では、端子Ａは、抵抗デバイスに直接接続されるのではなく電流制限部７０４に含まれる電流制限コンバータ７１０に接続される。電流制限コンバータ７１０は、電圧を電流に変換するよう動作する。電流制限コンバータ７１０用いて、図７に示されるような回路或いはいずれかの負荷スイッチデバイスを充電することができる。

電流制限検出及び制御構成要素７１２は、図６Ｂの前述の遅延素子ＦＦ１−ＦＦ３を含む。電流制限コントローラ７０６は、電流制限検出及び制御構成要素７１２、電流制限部７０４、並びにシステム負荷３１２及び電荷蓄積デバイス３１４に動作可能に結合されている。遅延素子の出力は、電流制限コントローラ７０６に送給される。幾つかの実施形態では、電荷蓄積デバイス３１４は、装置７００の外部にあり、該装置７００と協働するように構成することができる。

電流制限コントローラ７０６は、電流制限検出器７０２から検出された電流制限を受け取ると、検出された電流制限を超えないようにシステム負荷３１２及び電荷蓄積デバイス３１４に出力される電流Ｉ_OUTを制御するよう動作する。このような制限は、制御された方法、例えば増分ステップで実行することができる。このような方法は、例えば、電流制限検出及び制御構成要素７１２に含まれる遅延素子の数に応じて、漸次的に或いは迅速にすることができる。電流制限コントローラ７０６は、スケールドトランジスタＴ１２、Ｔ１３、及びＴ１４を含むことができる。この実施形態では、Ｔ１２は４Ｘにスケーリングされ、Ｔ１３は２Ｘにスケーリングされ、Ｔ１４は１Ｘにスケーリングされている。スケールドトランジスタ間のサイズ比は、電流スイッチＴ１−Ｔ４のそれぞれの比に対応することができる。例えば、Ｔ１２は、Ｔ１に対するＴ４のスケーリング（４μＡ対１μＡ）に対応して４Ｘにスケーリングすることができる。サイズマッチングは、トランジスタスケーリング（すなわち、デバイス寸法を小さくする）などのためにトランジスタ基準に合致させるのに重要とすることができる。特定のスケール（すなわち、サイズ）のトランジスタは通常、ＩＣダイ上の同じ領域にレイアウトされる。

電流制限部７０４は、電流制限コンバータ７１０、演算増幅器７１４、トランジスタＴ１０及びＴ１１、及び電流感知レジスタＲＳを含む。トランジスタＴ１０及びＴ１１はスケーリングされている。この実施形態では、Ｔ１０は１Ｘにスケーリングされ、Ｔ１１は０．００２Ｘにスケーリングされている。電流Ｉ及びＩ_OUTは、Ｔ１０及びＴ１１のサイズ比によって決定されたこれらの間の実質的に固定された比を有する。図示の実施形態では、サイズ比は５００である（Ｉ／０．００２＝５００）。従ってＴ１１は、Ｔ１０に対するカレントミラーである。

Ｔ１１に流れる電流Ｉが電流制限コンバータ７１０の電流制限値Ｉ_LIMよりも大きい場合、演算増幅器７１４は、ＩがＩ_LIMに実質的に等しくなるまで電流を低減しようとする。ＩがＩ_LIMを下回る場合、演算増幅器７１４は、ＩをＩ_LIM以下に実質的に維持する。Ｉ_LIMの値は、例えば５００×Ｉとすることができる。

電流制限検出器（例えば、電流制限検出器７０２又は図４又は６に示されたもの）などの装置７００又はその一部は、幾つかの方法で実施することができる。これは、ディスクリート構成要素を使用して実施することができ、或いは、好ましくはＩＣにおいて、或いはＩＣ内の機能ブロックとして具現化することができる。このようなＩＣは更に、モバイルデバイスで使用するよう構成することができる。モバイルデバイスの実施例には、ラップトップ、携帯電話、パーソナルデジタルアシスタント（ＰＤＡ）、ゲームボーイ、他のバッテリー駆動の玩具、及び同様のものが含まれる。

要約すると、本発明は、本発明の幾つかの好ましい形態に関して詳細に説明してきたが、他の形態も実施可能である。従って、添付の請求項の技術的思想及び範囲は、本明細書に包含される好ましい形態の説明に限定されるものではない。

３０２ 電源
３０４ ＵＳＢポート
３０６ 負荷スイッチデバイス
３０８ 電流制限検出器
３１０ 電流制限コントローラ
３１２ システム負荷

Claims (22)

1. 電流制限を検出するためのデバイスであって、
   各々が電流を導通するよう構成され、かつ、少なくとも１つに電流の導通を遮断するように動作可能な電流スイッチを含む複数の電流経路を備え、
   前記複数の電流経路の電流は全体として合成されて電流和を生成し、
   前記デバイスは、
   前記複数の電流経路に結合されるとともに、前記電流和を導通するように構成された所定抵抗値を有する抵抗デバイスをさらに備え、
   前記電流和は前記抵抗デバイスの両端で電圧降下を生成し、前記所定抵抗値は前記電流和とユーザによって定義されたユーザ定義電流制限との間の関係が確立されるように設定されており、
   前記デバイスは、
   高閾値電圧を供給するように動作可能な高基準電圧端子と、
   複数の入力と１つの出力とを含むハイレベル比較器とをさらに備え、
   前記入力の１つは、前記高閾値電圧を受け、前記入力の別の入力は前記抵抗デバイスに結合され、
   前記ハイレベル比較器は、前記電圧降下と前記高閾値電圧との間の比較に応じた信号を前記出力に生成し、
   前記出力は、前記電流和に関連付けられた前記ユーザ定義電流制限を段階的に検出するように前記電流スイッチを動作するように適合される、デバイス。
2. 前記電流スイッチはトランジスタを含む、請求項１に記載のデバイス。
3. 前記抵抗デバイスはレジスタを含む、請求項１に記載のデバイス。
4. 各電流経路に導通する前記電流の量は、それぞれの電流スイッチのスケールに基づく、請求項１に記載のデバイス。
5. 前記電圧降下と前記高閾値電圧との間の比較は、前記電圧降下が前記高閾値電圧を超えるかどうかを決定する段階を含む、請求項１に記載のデバイス。
6. 前記デバイスが停止状態であることを検出し、全バイアス電流を実質的にターンオフするように動作する電流ＯＦＦ論理をさらに含む、請求項１に記載のデバイス。
7. 直列に動作可能に結合され、状態のシーケンスを連続して維持するよう動作する遅延素子をさらに含み、各状態が、そのそれぞれの電流経路を通る電流導通を前記１つ又はそれ以上の電流スイッチのどれを遮断するかを定義する、請求項１に記載のデバイス。
8. 前記状態のシーケンスは幾つかの遅延素子に等しい長さであり、前記遅延素子の少なくとも１つが、直列の前記遅延素子の次の素子の状態に変化させるための出力を生成するよう構成されている、請求項７に記載のデバイス。
9. 前記遅延素子はフリップフロップレジスタを含む、請求項７に記載のデバイス。
10. 各電流経路はさらに、固有の量の電流を導通するよう構成されている、請求項１に記載のデバイス。
11. 集積回路（ＩＣ）に或いは前記ＩＣにおける機能ブロックとして具現化された請求項１に記載のデバイス。
12. 前記ＩＣは、モバイルデバイスで使用するように構成されている、請求項１１に記載のデバイス。
13. 低閾値電圧を供給する低基準電圧端子と、複数の入力および１つの出力を含み、前記入力の１つが前記低閾値電圧を受けよう動作し、前記入力の別の入力が前記抵抗デバイスに動作可能に結合されているローレベル比較器をさらに備え、
    前記ローレベル比較器は、前記電圧降下と前記低閾値電圧との間の比較に応じた信号を前記出力で生成し、
    前記出力信号は、前記複数の電流経路の１つ又はそれ以上における電流導通を段階的に遮断するように構成されている、請求項１に記載のデバイス。
14. 前記電圧降下と前記低閾値電圧との間の比較は、前記電圧降下が前記低閾値電圧を下回るかどうかを決定する段階を含む、請求項１３に記載のデバイス。
15. 電流制限を検出するための方法であって、
    電圧降下と高閾値電圧とを比較する段階を含み、
    前記電圧降下は、複数の電流経路を流れる複数の電流を抵抗デバイスに流れる電流和に結合したものであり、
    前記抵抗デバイスは、前記電流和とユーザによって定義されたユーザ定義電流制限との間の関係を確立するように設定された所定抵抗値を有し、
    各電流経路は、電流を導通するように適合されるとともに、前記複数の電流経路の少なくとも１つは、それを通る電流導通を遮断するように動作可能な電流スイッチを含み、
    前記方法は、
    前記電流スイッチの１つ又はそれ以上を段階的に動作させたときに、前記電圧降下と前記高閾値電圧との比較の結果に応じて、前記ユーザ定義電流制限を検出する段階をさらに含む、方法。
16. 全バイアス電流を実質的にターンオフする段階をさらに含み、
    前記ターンオフする段階は、デバイスが停止状態であることを検出し、電流ＯＦＦ論理を作動する段階を含む、請求項１５に記載の方法。
17. 前記電圧降下と低閾値電圧を比較する段階をさらに含み、
    前記電流スイッチの１つ又はそれ以上の電流導通を段階的に遮断する段階は、前記電圧降下と前記高閾値電圧及び前記低閾値電圧の一方又は両方とを比較する段階に応答する、請求項１５に記載の方法。
18. 動作可能に直列に結合された複数の遅延素子における状態のシーケンスを維持し、前記遅延素子の特定の遅延素子が特定の状態を有し、直列で先行する前記遅延素子の出力に応答する段階と、
    直列で先行する前記遅延素子の出力の変化に応答して前記特定の遅延素子の特定の状態を変える段階を有する、前記ユーザ定義電流制限の検出を段階的に制御する段階とをさらに含む、請求項１５に記載の方法。
19. 前記特定の遅延素子の特定の状態を変える段階は、連続して前記シーケンスを１ステップ前にクロック制御する段階を含む、請求項１８に記載の方法。
20. 電流を検出するよう動作する電流制限検出器を備えた電流制限を検出するための装置であって、
    前記電流制限検出器が、
    各々が電流を導通するよう構成されており、少なくとも１つが電流導通を遮断するよう動作可能な電流スイッチを含み、そこを貫流する電流が全体として合成されて電流和を生成する複数の電流経路と、
    前記複数の電流経路に結合され、前記電流和を導通して両端に電圧降下を生じるように構成され、所定抵抗値の抵抗デバイスであって、前記電流和とユーザによって定義されるユーザ定義電流制限との間の関係を確立するよう設定された前記所定抵抗値を有する抵抗デバイスと、
    高閾値電圧を供給するよう動作する高基準電圧端子と、
    複数の入力と１つの出力とを含み、前記入力の１つが前記高閾値電圧を受け取るよう動作し、前記入力の別の入力が前記抵抗デバイスに動作可能に結合されているハイレベル比較器とを含み、
    前記ハイレベル比較器は、前記電圧降下と前記高閾値電圧との間の比較に応じた信号を前記出力で生成し、
    前記出力は、前記電流和に関連する前記ユーザ定義電流制限を段階的に検出するように前記電流スイッチを動作するよう構成されており、
    前記装置はさらに、
    前記電流制限検出器に動作可能に結合され、検出された前記ユーザ定義電流制限を超えないように出力電流を段階的に制限するよう動作可能な電流制限コントローラを備える、装置。
21. 前記出力電流を段階的に制限する段階は、前記電流制限コントローラにおいて、前記出力電流の段階的制限における１つのステップに各々が関連付けられる制御信号のシーケンスを出力する段階を含み、
    前記電流制限検出器及び前記電流制限コントローラに動作可能に結合され、前記電流制限コントローラから受け取った前記制御信号のシーケンスに応答して前記出力電流を調節するよう動作する電流制限部をさらに含む、請求項２０に記載の装置。
22. 前記電流制限コントローラと協働し、バースト電力を供給できるエネルギー貯蔵部を提供するように構成された電荷蓄積デバイスをさらに備える、請求項２０に記載の装置。

Images