KR20070051319A

KR20070051319A - 회로의 보호 방법, 보호 회로 및 그것을 이용한 전원 장치

Info

Publication number: KR20070051319A
Application number: KR1020077005613A
Authority: KR
Inventors: 쯔또무 이시노
Original assignee: 로무 가부시키가이샤
Priority date: 2004-08-10
Filing date: 2005-07-07
Publication date: 2007-05-17
Also published as: TW200620776A; US20070206338A1; JPWO2006016456A1; WO2006016456A1; CN1989467A

Abstract

간이한 구성으로 출력 전압에 따라서 제한 전류를 변화시킬 수 있는 과전류 보호 회로를 제공한다. 전원 장치(100)는, 기준 전압에 기초해서 출력 전압을 일정하게 조절하는 레귤레이터(10)과, 과전류 보호 회로(20)을 구비한다. 레귤레이터(10)는, 출력 트랜지스터(14), 오차 증폭기(12), 저항 R1, R2을 포함하는 일반적인 3단자 레귤레이터이다. 과전류 보호 회로(20)는, 제1 트랜지스터 M1에 의해 출력 전류 Iout을 검출하고, 가변 저항기 Rvar에 의해 전압으로 변환한다. 전압 비교기(24)는, 이 전압과 제한 전류에 대응하는 임계값 전압 Vth와 비교함으로써 과전류 상태를 검출한다. 전류 조정 회로(26)는, 과전류 상태가 검출되면 레귤레이터(10)의 구동 능력을 저하시켜, 회로를 보호한다. 가변 저항기 Rvar의 저항값은 출력 전압 Vout에 기초해서 설정되고, 출력 전압에 따라서 제한 전류의 값이 변경된다.

전원 장치, 레귤레이터, 과전류 보호 회로, 출력 전류, 출력 전압

Description

회로의 보호 방법, 보호 회로 및 그것을 이용한 전원 장치{CIRCUIT PROTECTION METHOD, PROTECTION CIRCUIT AND POWER SUPPLY DEVICE USING THE PROTECTION CIRCUIT}

본 발명은, 보호 회로에 관한 것으로, 특히 회로의 과전류 보호 기술에 관한 것이다.

전압을 안정화시키는 레귤레이터 등에서는, 파워 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이나, IGBT(절연 게이트형 바이폴라 트랜지스터), 바이폴라 파워 트랜지스터 등이 출력 트랜지스터로서 설치되어 있다. 이들 트랜지스터는, 최대 허용 전류로서, 통상의 동작 시에 흐르는 전류값에 대하여 충분한 마진을 갖도록 설계되어 있다.

그런데, 이렇게 충분한 설계 마진을 갖도록 설계한 경우에도, 출력 부하 회로가 단락한 경우 등에서는, 최대 허용 전류를 넘는 큰 과전류가 출력 트랜지스터에 흘러서, 그 신뢰성에 영향을 미친다고 하는 문제가 있다. 또한, 출력 트랜지스터의 최대 허용 전류 이하이어도, 레귤레이터에 접속되는 부하 회로를 보호하기 위해, 전류 제한을 하고자 하는 경우가 있었다.

따라서 종래에서는, 과전류로부터 트랜지스터를 보호하거나, 또는, 부하 회 로에 흐르는 전류를 제한하기 위해, 레귤레이터에 전류 제한 기능을 가진 보호 회로를 설치하고 있었다(특허 문헌1, 특허 문헌2참조).

특허 문헌1 : 일본 특개 2002-196830호 공보

특허 문헌2 : 일본 특개평 2-109110호 공보

<발명의 개시>

<발명이 해결하고자 하는 과제>

여기서, 출력 트랜지스터에 흐르는 출력 전류가 보호 회로에 의해 제한 전류 Ilim에 제한되어 있는 것으로 하면, 출력 트랜지스터에서 소비되는 전력 P는, 입력 전압 Vin, 출력 전압 Vout를 이용하여, P=(Vin-Vout)×Ilim으로 되는 관계식으로 주어진다. 지금, 입력 전압 Vin이 일정하고, 과부하 시 또는 단락 시에 출력 전압 Vout이 낮아지면 출력 트랜지스터에서 소비되는 전력 P는 증대한다. 소비된 전력 P는 열로 되어, 회로의 신뢰성에 영향을 미칠 경우가 있기 때문에, 소비 전력 P는 저감하는 것이 바람직하다. 레귤레이터의 출력 전류 Iout과 출력 전압 Vout의 관계를, 특허 문헌1의 도 3이나, 특허 문헌2의 도 3에 도시되는 바와 같은 관계로 한 경우, 상기 관계식에 따라, 출력 전압 Vout의 저하와 함께, 출력 트랜지스터에서의 전력 소비는 증가하게 된다.

따라서, 특허 문헌1의 도 4이나, 특허 문헌2의 도 1에 도시된 바와 같이, 출력 전압 Vout에 따라서 그 제한 전류를 변화시켜서, 출력 전압 Vout이 낮아지면, 그것에 맞춰서 제한 전류 Ilim도 낮게 설정하는 것이 바람직하다.

본 발명은 이러한 과제를 감안하여 이루어진 것으로, 그 목적은, 간이한 구 성으로 출력 전압에 따라서 제한 전류를 변화시킬 수 있는 과전류 보호 회로의 제공에 있다.

<과제를 해결 하기 위한 수단>

본 발명의 일 양태는 회로의 보호 방법에 관한 것이다. 이 보호 방법은, 보호 대상으로 되는 회로의 출력 전류에 대응한 전류와 소정의 기준 전류를 각각 전압으로 변환해서 비교하고, 출력 전류에 대응한 전류 쪽이 클 때에 보호 대상으로 되는 회로의 구동 능력을 저하시키고, 또한 기준 전류를, 보호 대상으로 되는 회로의 출력 전압이 소정의 전압보다 낮을 때에 낮게 설정한다.

이 양태에 따르면, 보호 대상으로 되는 회로의 출력 전압이 낮을 때에, 출력 전류를 줄일 수 있기 때문에, 과부하 시 또는 단락 시에서, 보호 대상으로 되는 회로에 있어서의 소비 전력을 바람직하게 저감함과 함께, 부하 회로를 보호할 수 있다.

본 발명의 다른 양태는, 보호 회로에 관한 것이다. 이 보호 회로는, 보호 대상으로 되는 회로의 출력 전류에 대응하는 검출 전류를 생성하는 전류 생성 회로와, 일단의 전위가 고정되고, 전류 생성 회로에 의해 생성되는 검출 전류의 경로 상에 설치된 가변 저항 회로와, 가변 저항 회로에 의한 강하 전압이 소정의 기준 전압보다 클 때 보호 대상으로 되는 회로의 구동 능력을 저하시키는 보조 회로를 구비한다. 가변 저항 회로는, 보호 대상으로 되는 회로의 출력 전압이 소정의 전압보다 낮을 때에 고저항으로 되도록 구성된다.

이 보호 회로는, 출력 전류에 대응하는 검출 전류를, 가변 저항 회로에 흘리 는 것에 의해 전압으로 변환하고, 제한 전류에 대응하는 소정의 기준 전압과 비교를 행하여, 과전류 상태를 검출한다. 여기에서, 「출력 전류에 대응」하는 전류란, 출력 전류와 상관을 갖는 전류를 의미하고, 출력 전류와 검출 전류가 비례하는 경우 등이 포함된다.

이 양태에 따르면, 전류를 전압으로 변환하는 가변 저항 회로의 저항값을 변화시키는 것에 의해, 그 강하 전압이 변화되어, 기준 전압과의 관계가 상대적으로 변화되기 때문에, 제한 전류의 값을 출력 전압에 따라서 변화시킬 수 있다. 그 결과, 보호 대상으로 되는 회로의 출력 전압이 낮을 때에, 출력 전류를 줄일 수 있어, 과부하 시 또는 단락 시에서, 보호 대상으로 되는 회로의 소비 전력을 바람직하게 저감할 수 있다.

가변 저항 회로는, 보호 대상으로 되는 회로의 출력 전류가 소정의 값을 초과한 후, 출력 전압이 소정의 전압보다 낮을 때에 고저항으로 되도록 구성되어도 된다.

보호 대상으로 되는 회로의 출력 전압이 상승하기 이전에, 제한 전류의 값을 낮게 설정하고자 하지 않는 경우 등에서는, 출력 전류가 소정의 값을 초과하는 것을 대기하고, 그 후 출력 전압이 소정의 전압보다 낮아졌을 때에, 제한 전류의 값을 낮게 설정하여도 된다.

보조 회로는, 제어 단자에 상기 가변 저항 회로에 의한 강하 전압이 인가된 트랜지스터를 구비하고, 가변 저항 회로에 의한 강하 전압이 트랜지스터의 임계값 전압보다 커져서, 해당 트랜지스터가 온한 때에 보호 대상으로 되는 회로의 구동 능력을 저하하게 해도 된다.

「트랜지스터의 제어 단자」란, MOSFET에 있어서는 게이트 단자를, 바이폴라 트랜지스터에 있어서는 베이스 단자를 의미한다. 트랜지스터의 게이트-소스 간, 또는 베이스-에미터 간에 가변 저항 회로에 의한 강하 전압을 인가하고, 트랜지스터의 상승의 임계값 전압을 기준 전압에 대응시킴으로써, 출력 전류와 제한 전류의 대소 관계를 비교할 수 있다.

가변 저항 회로는, 직렬로 접속된 제1, 제2 저항과, 제2 저항과 병렬로 접속되고, 제어 단자에 보호 대상으로 되는 회로의 출력 전압에 대응하는 전압이 인가된 바이패스 트랜지스터를 구비해도 된다.

바이패스 트랜지스터가 오프일 때는, 제1, 제2 저항이 직렬로 접속되어 있기 때문에, 저항값이 큰 것에 대해서, 바이패스 트랜지스터가 온함으로써 제2 저항은 바이패스되어, 가변 저항 회로의 저항값은 작아진다.

본 발명의 다른 양태는, 전원 장치에 관한 것이다. 이 전원 장치는, 출력 트랜지스터를 포함하는 레귤레이터 회로와, 출력 트랜지스터에 흐르는 전류가 과전류 상태인 것을 검출하고, 출력 트랜지스터의 구동 능력을 떨어뜨리는 보호 회로를 구비한다. 보호 회로는, 출력 트랜지스터에 병렬로 설치되고, 레귤레이터 회로의 출력 전류에 대응하는 검출 전류를 생성하는 제1 트랜지스터와, 일단의 전위가 고정되고, 제1 트랜지스터에 의해 생성되는 검출 전류의 경로 상에 설치된 가변 저항 회로와, 가변 저항 회로에 의한 강하 전압이 소정의 기준 전압보다 클 때, 출력 트랜지스터의 제어 단자의 전압을 그 구동 능력이 저하하는 방향으로 강제적으로 변 화시키는 보조 회로를 구비한다. 가변 저항 회로는, 레귤레이터 회로의 출력 전압이 소정의 전압보다 낮을 때에 고저항으로 되도록 구성된다.

이 양태에 따르면, 보호 회로에 의해 과전류 상태가 검출된 때, 레귤레이터 회로의 출력 트랜지스터의 게이트-소스 간 전압, 또는 베이스-에미터 간 전압을 강제적으로 작게 함으로써, 출력 트랜지스터의 구동 능력을 떨어뜨려서, 전원 장치의 보호를 도모할 수 있다.

레귤레이터 회로는, 입력 단자와 출력 단자의 사이에 설치된 출력 트랜지스터와, 출력 단자에 나타나는 출력 전압이 원하는 전압값에 근접하도록 출력 트랜지스터의 제어 단자의 전압을 조절하는 오차 증폭기를 포함하고, 보조 회로는, 일단이 출력 트랜지스터의 제어 단자에 접속되고, 가변 저항 회로에 의한 강하 전압이 임계값 전압을 초과한 때 온해서 출력 트랜지스터의 제어 단자의 전압을 강제적으로 변화시키는 제2 트랜지스터를 포함해도 된다.

이 양태에 따르면, 과전류 상태가 검출된 때, 레귤레이터 회로의 출력 트랜지스터의 게이트-소스 사이, 또는 베이스-에미터 사이에 설치된 제2 트랜지스터를 온함으로써, 게이트-소스 간 전압 또는 베이스-에미터 간 전압을 단락하고, 출력 트랜지스터의 구동 능력을 떨어뜨려서, 전원 장치의 보호를 도모할 수 있다.

전원 장치는, 제1 트랜지스터와 가변 저항 회로와의 사이에 접속된 pnp형 바이폴라 트랜지스터와, 이 pnp형 바이폴라 트랜지스터의 베이스 단자와 입력 단자 사이에 설치된 npn형 바이폴라 트랜지스터를 더 구비하고, npn형 바이폴라 트랜지스터의 베이스 단자에는 상기 출력 전압이 인가되어도 된다.

2개의 바이폴라 트랜지스터의 베이스-에미터 간 전압은 거의 동일하기 때문에, pnp형 바이폴라 트랜지스터의 에미터 단자는, 출력 전압에 가까운 값으로 고정된다. 그 결과, 제1 트랜지스터와 출력 트랜지스터는, 3단자 전부에, 거의 동일한 전압이 인가되게 되기 때문에, 제1 트랜지스터는, 정확하게 출력 트랜지스터에 흐르는 전류를 검출할 수 있다.

또한, 이상의 구성 요소의 임의의 조합이나 본 발명의 구성 요소나 표현을 방법, 장치, 시스템 등의 간에서 서로 치환한 것도 또한, 본 발명의 양태로서 유효하다.

<발명의 효과>

본 발명에 따른 과전류의 보호 방법, 보호 회로에 의해, 출력 전압에 따라서 제한 전류를 변화시킬 수가 있어, 부하 회로 및 보호 대상으로 되는 회로를 바람직하게 보호할 수 있다.

도 1은 본 발명의 실시 형태에 따른 전원 장치의 구성을 도시하는 회로도.

도 2의 (a)~(c)는, 출력 전압과 가변 저항값, 제한 전류, 출력 전류의 관계를 나타내는 도면.

도 3은 도 2의 (c)에 도시된 전류 제한을 행하기 위한 전원 장치의 구성을 도시하는 회로도.

도 4는 도 3의 전원 장치의 변형예를 도시하는 도면.

도 5는 도 3의 전원 장치의 다른 변형예를 도시하는 도면.

도 6은 도 1의 전원 장치를 탑재한 전자 기기의 구성을 도시하는 블록도.

<부호의 설명>

R1 : 제1 저항

R2 : 제2 저항

M1 : 제1 트랜지스터

Rvar : 가변 저항기

10 : 레귤레이터

12 : 오차 증폭기

14 : 출력 트랜지스터

16 : 기준 전압원

20 : 과전류 보호 회로

22 : 임계값 전압원

24 : 전압 비교기

26 : 전류 조정 회로

50 : 부하 회로

100 : 전원 장치

102 : 입력 단자

104 : 출력 단자

300 : 전자 기기

310 : 전지

Vin : 입력 전압

Vout : 출력 전압

Vref : 기준 전압

Vth : 임계값 전압

Iout : 출력 전류.

<발명을 실시하기 위한 최량의 형태>

도 1은, 본 발명의 실시 형태에 따른 전원 장치(100)을 도시하는 회로도이다. 이후의 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 붙이고, 적절하게 설명을 생략한다.

이 전원 장치(100)는, 기준 전압에 기초해서 출력 전압을 일정하게 조절하는 레귤레이터(10)와, 과전류 보호 회로(20)을 구비한다. 이 과전류 보호 회로(20)에 의해, 레귤레이터(10)의 과전류 상태가 검출되어, 과부하 시 또는 부하 단락 시에, 그 구동 능력이 떨어뜨려진다.

전원 장치(100)는, 1개의 반도체 기판 상에 집적화되어 있고, 입력 단자(102), 출력 단자(104)를 구비한다. 각각의 단자에 인가되거나, 또는 나타나는 전압을 입력 전압 Vin, 출력 전압 Vout이라 한다. 이 전원 장치(100)의 출력 단자(104)에는 부하 회로(50)가 접속되어 있고, 출력 단자(104)를 통해서 부하 회로(50)에 흐르는 전류를 출력 전류 Iout이라 한다.

레귤레이터(10)는, 오차 증폭기(12), 출력 트랜지스터(14), 기준 전압원(16), 제1 저항 R1, 제2 저항 R2을 포함하는 일반적인 3단자 레귤레이터로서, 기 준 전압원(16)에 의해 생성된 기준 전압 Vref에 기초해서 출력 단자(104)의 출력 전압 Vout를 일정하게 유지한다. 이하의 설명에서, 전압 신호, 전류 신호 또는 저항 등에 부여된 부호는, 필요에 따라서 각각의 전압값, 전류값 또는 저항값을 나타내는 것으로서 이용하는 것으로 한다.

오차 증폭기(12)의 반전 입력 단자에는 기준 전압원(16)에 의해 생성된 기준 전압 Vref가 입력되어 있다. 또 비반전 입력 단자에는, 제1, 제2 저항 R1, R2에 의해 저항 분할되어 R2/(R1+R2)배로 된 출력 전압 Vout이 귀환 입력되어 있다.

출력 트랜지스터(14)는 P형 MOSFET로서, 소스 단자가 전원 장치(100)의 입력 단자(102)로 되어 있고, 드레인 단자가 전원 장치(100)의 출력 단자(104)로 되어 있다. 또한, 게이트 단자는 제어 단자에 상당하고, 오차 증폭기(12)의 출력과 접속되어 있다.

오차 증폭기(12)는 비반전 입력 단자와 반전 입력 단자에 입력된 전압이 동등하게 되도록 출력 트랜지스터(14)의 게이트 전압을 조절한다. 따라서, 출력 전압 Vout는, Vout=Vref×(R1+R2)/R2이 성립하도록 안정화된다.

과전류 보호 회로(20)는, 제1 트랜지스터 M1, 가변 저항기 Rvar, 임계값 전압원(22), 전압 비교기(24), 전류 조정 회로(26)를 포함한다. 과전류 보호 회로(20)는, 출력 전류 Iout이, 소정의 제한 전류 Ilim에 도달하면, 레귤레이터(10)의 구동 능력을 저하시켜, 회로를 보호한다.

제1 트랜지스터 M1은, 레귤레이터(10)의 출력 트랜지스터(14)와, 게이트 전압 및 소스 전압이 공통으로 되도록 병렬로 설치되고, 그 전류 능력은 출력 트랜지 스터(14)보다도 낮게 설정된다. 제1 트랜지스터 M1에 흐르는 검출 전류 I1는, 출력 트랜지스터(14) 및 제1 트랜지스터 M1의 사이즈비에 의존하여, 제1 트랜지스터 M1과 출력 트랜지스터(14)의 사이즈비를 S1이라고 하면, 검출 전류 I1와 출력 전류 Iout에는, I1=Iout/S1의 관계가 성립한다. 즉, 이 제1 트랜지스터 M1은, 출력 전류 Iout에 대응하는 검출 전류 I1을 생성하는 기능을 갖는다.

가변 저항기 Rvar는, 제1 트랜지스터 M1의 드레인 단자와 접지 단자와의 사이에 설치되어 있고, 검출 전류 I1를 전압으로 변환한다. 가변 저항기 Rvar에 있어서의 강하 전압, 즉 가변 저항기 Rvar에 나타나는 검출 전압 Vx는, 출력 트랜지스터(14)에 흐르는 출력 전류 Iout가 전압으로 변환된 값으로 생각된다. 검출 전압 Vx와 출력 전류 Iout는, Vx=I1×Rvar=Iout/S1×Rvar의 관계가 성립한다.

임계값 전압원(22)은, 임계값 전압 Vth를 생성한다. 이 임계값 전압 Vth는, 검출 전압 Vx와 비교되는 전압이기 때문에, 과전류 보호 회로(20)에 있어서의 제한 전류 Ilim을 결정하는 전압에 상당한다. Vth<Vx일 때 과전류 상태라고 판단되기 때문에, 임계값 전압 Vth와 제한 전류 Ilim에는 Vth=Ilim/S1×Rvar의 관계가 성립하고 있다.

전압 비교기(24)의 비반전 입력 단자에는, 검출 전압 Vx가 입력되고, 반전 입력 단자에는, 임계값 전압 Vth가 입력되어 있다. 이 전압 비교기(24)는, 출력 전류 Iout에 대응하는 검출 전압 Vx와, 과전류 보호 회로(20)의 제한 전류 Ilim에 대응하는 임계값 전압 Vth를 비교하여, Vx>Vth일 때, 과전류 상태라고 판단한다.

전류 조정 회로(26)는, 전압 비교기(24)에 있어서 Vx>Vth로 되어, 과전류 상 태라고 판단되면 레귤레이터(10)의 구동 능력을 저하시키는 기능을 갖는다. 레귤레이터(10)의 구동 능력은, 출력 트랜지스터(14)의 게이트-소스 간 전압 Vgs에 의존하여, 구동 능력을 저하시키기 위해서는, 게이트-소스 간 전압 Vgs를 작게 할 필요가 있다. 따라서, 전류 조정 회로(26)는, 과전류 상태일 때, 출력 트랜지스터(14)의 게이트 전압을 강제적으로 상승시키는 것에 의해 보호 대상인 레귤레이터(10)의 구동 능력, 즉 출력 전류를 저하시켜서, 회로 보호를 실현한다.

여기에서, 가변 저항기 Rvar의 저항값은, 출력 전압 Vout에 의존해서 결정된다. 제한 전류 Ilim은, Ilim=S1×Vth/Rvar으로 주어지기 때문에, 가변 저항기 Rvar의 저항값을 변화시킴으로써 제한 전류 Ilim을 변화시킬 수 있다.

도 2의 (a)는, 가변 저항기 Rvar의 저항값과, 출력 전압 Vout의 관계를 도시한다. 도 2의 (b)는, 도 2의 (a)에 도시되는 관계가 성립할 때의, 출력 전압 Vout와 제한 전류 Ilim의 관계를 도시한다. 도 2의 (c)는 이 때의 출력 전압 Vout와 출력 전류 Iout의 관계를 도시한다. 통상 동작 시에서는, 출력 전압 Vout는, 기준 전압 Vref를 이용하여, (R1+R2)/R2×Vref의 값으로 안정화되어 있다. 출력 전류 Iout가 Ilim2에 도달하면, 출력 트랜지스터(14)의 게이트 전압이 강제적으로 상승되어 전류 제한이 걸리게 되어, 도 2의 (c)와 같은, 소위 フ자 특성을 나타내게 된다.

지금, 과부하 시나 부하 단락 시에, 레귤레이터(10)가 일정한 출력 전압 Vout를 유지할 수 없어, 출력 전압 Vout이 임계값 전압 Vt보다 낮아지면, 출력 전류 Iout는, 제한 전류 Ilim1로 제한되게 되어, 출력 트랜지스터(14)에서의 소비 전 력이 저감된다.

도 3은, 도 2의 (c)에 나타낸 전류 제한을 행하기 위한 과전류 보호 회로(20)을 상세하게 설명한 전원 장치(100)의 구성을 도시한다.

이 전원 장치(100)에서, 과전류 보호 회로(20)는, 제1 트랜지스터 M1, 가변 저항기 Rvar, 제3 트랜지스터 M3, 제4 트랜지스터 M4, 제5 저항 R5을 포함한다.

가변 저항기 Rvar는, 제3 저항 R3, 제4 저항 R4, 바이패스 트랜지스터 M2를 포함한다. 바이패스 트랜지스터 M2의 게이트 단자에는 레귤레이터(10)의 출력 단자(104)가 접속되어 있고, 출력 전압 Vout이 인가되어 있다.

출력 전압 Vout이 바이패스 트랜지스터 M2의 게이트 임계값 전압 Vt2보다 클 때, 바이패스 트랜지스터 M2는 온하고, 제4 저항 R4는 바이패스되기 때문에, 가변 저항기 Rvar의 저항값은 대략 R3로 된다. 출력 전압 Vout이 낮아서, Vout<Vt2일 때, 바이패스 트랜지스터 M2는 오프하여, 가변 저항기 Rvar의 저항값은 R3+R4로 높게 설정된다. 이와 같이 하여, 가변 저항기 Rvar의 저항값에, 도 2의 (a)에 도시한 바와 같은 출력 전압 의존성을 갖게 할 수 있다. 도 2의 (a)에서, Rvar1=R3+R4, Rvar2=R3이다. 또한, 바이패스 트랜지스터 M2의 게이트 임계값 전압 Vt2는, 도 2에 있어서의 Vt로 된다.

제3 트랜지스터 M3의 게이트 단자에는, 가변 저항기 Rvar에 있어서의 강하 전압에 상당하는 전압 Vx가 인가되어 있다. 이 제3 트랜지스터 M3의 게이트 임계값 전압을 Vt3로 하면, Vx>Vt3일 때, 제3 트랜지스터 M3은 온하고, Vx<Vt3일 때 제3 트랜지스터는 오프한다. 즉, 도 3의 전원 장치(100)에서는, 제3 트랜지스터 M3 의 온오프에 대응해서 과전류 상태의 검출을 행하고 있어, 제3 트랜지스터 M3은 도 1에 있어서의 전압 비교기(24)의 기능을 완수한다. 또한, 게이트 임계값 전압 Vt3은, 도 1에 있어서의 임계값 전압 Vth에 상당한다.

가변 저항기 Rvar의 저항값이, R3 또는 R3+R4일 때의 제한 전류 Ilim의 값은 아래와 같이 해서 구할 수 있다. 가변 저항기 Rvar에 있어서의 강하 전압 Vx는, 출력 전류 Iout를 이용하여, Vx=Iout/S1×Rvar로 주어지고, 이 강하 전압 Vx가 제3 트랜지스터 M3의 게이트 임계값 전압 Vt3과 동일할 때의 출력 전류 Iout가 제한 전류 Ilim이기 때문에, Vt3=Ilim/S1×Rvar로부터, Ilim=Vt3×S1/Rvar로 된다. 따라서, Rvar=R3+R4일 때, Ilim1=Vt3×S1/(R3+R4)로 된다. 또한, Rvar=R3일 때, Ilim2=Vt3×S1/R3로 된다. 따라서, 도 2의 (b)에 있어서의 제한 전류의 값 Ilim1, Ilim2의 값은, 제3 저항 R3 및 제4 저항 R4의 저항값에 의해 조절할 수 있다.

가변 저항기 Rvar의 강하 전압 Vx가 상승하고, 제3 트랜지스터 M3이 온하면, 제5 저항 R5에 전류가 흐른다. 제5 저항 R5에서의 강하 전압이 제4 트랜지스터 M4의 게이트 임계값 전압 Vt4보다 커지면, 제4 트랜지스터 M4는 온하고, 소스-드레인 간의 전압이 거의 동등하게 되기 때문에, 출력 트랜지스터(14)의 게이트 전압은, 입력 전압 Vin과 거의 동등하게 되어, 출력 트랜지스터(14)의 구동 능력이 저하한다. 즉, 제4 트랜지스터 M4 및 제5 저항 R5은, 도 1에 있어서의 전류 조정 회로(26)의 기능을 해내고 있다.

이상과 같이 구성된 도 3에 나타내는 전원 장치(100)에서는, 가변 저항 R3의 저항값이 도 2의 (a)에 도시한 바와 같은 출력 전압 의존성을 갖는다. 또한, 도 2 의 (b)에 있어서의 임계값 Vt는, 바이패스 트랜지스터 M2의 게이트 임계값 전압 Vt2에 상당하고, Vout<Vt2일 때 출력 전류의 값은 Ilim1로 제한되고, Vout>Vt2일 때 Ilim2로 제한되게 되어, 출력 전압 Vout에 따른 과전류 보호를 적절하게 실현 할 수 있다.

도 4는, 도 3에 나타내는 전원 장치(100)의 변형예를 도시한다. 과전류 보호 회로(20)는, 도 3의 구성 요소 외에, npn형 바이폴라 트랜지스터 Q1과, pnp형 바이폴라 트랜지스터 Q2을 구비한다. 이 바이폴라 트랜지스터 Q1, Q2는, 제1 트랜지스터 M1에 의해, 정확하게 출력 전류 Iout에 대응하는 검출 전류 I1을 생성하기 위해서 설치되어 있다.

이상적인 MOSFET의 전류 전압 특성(Ids-Vds 특성)에서는, 포화 영역에 있어서의 드레인 전류 Ids는, 드레인-소스 간 전압 Vds에 의존하지 않고 일정값을 취하지만, 실제의 MOSFET은, 일정하지는 않고, Vds에 의존해서 변화된다. 여기에서, 도 3에서는, 제1 트랜지스터 M1의 드레인 단자가 가변 저항기 Rvar에 의한 강하 전압 Vx로 되어 있었다. 이 강하 전압 Vx는, 가변 저항기 Rvar의 저항값 및 검출 전류 I1에 의해 변화되기 때문에, 출력 전압 Vout와 동일하다고는 할 수 없다. 즉, 출력 트랜지스터(14)와 제1 트랜지스터 M1은, 게이트-소스 간 전압은 동일하지만, 드레인-소스 간 전압이 동일하다고는 할 수 없어, 제1 트랜지스터 M1에 의해 생성되는 출력 전류 Iout에 대응하는 전류값이 변동하는 경우가 있다. 바이폴라 트랜지스터 Q1, Q2는 이 문제를 해결하기 위해서 설치되어 있다.

바이폴라 트랜지스터 Q1의 베이스 단자에는 출력 전압 Vout이 인가되어 있 고, 에미터 단자는 바이폴라 트랜지스터 Q2의 베이스 단자에 접속되어 있다. 2개의 바이폴라 트랜지스터 Q1, Q2의 베이스-에미터 간 전압은 모두 0.7V 정도이기 때문에, 제1 트랜지스터 M1의 드레인 단자의 전압은, 출력 전압 Vout와 거의 동등하게 된다. 그 결과, 제1 트랜지스터 M1과 출력 트랜지스터(14)는, 게이트, 소스, 드레인의 3단자 모두, 거의 동일한 전압이 인가되게 된다. 이 결과, 제1 트랜지스터 M1은, 정확하게 출력 전류 Iout에 대응하는 검출 전류 I1를 생성하는 것이 가능하여, 보다 안정된 과전류 보호를 행할 수 있다.

도 5은, 전원 장치(100)의 다른 변형예를 도시한다. 이 전원 장치(100)의 과전류 보호 회로(20)는, 제1 트랜지스터 M1, 제4 트랜지스터 M4, 제5 트랜지스터 M5, 제6 트랜지스터 M6, 가변 저항기 Rvar2를 포함한다.

제5, 제6 트랜지스터 M5, M6은 커런트 미러 회로를 구성하고 있고, 제1 트랜지스터 M1에 의해 생성된 출력 전류 Iout에 대응하는 검출 전류 I1가, 가변 저항기 Rvar2에 흐른다. 따라서, 가변 저항기 Rvar2에 있어서의 강하 전압 Vy는, Vy=I1×Rvar2로 주어진다. 출력 전류 Iout, 즉 검출 전류 I1이 커지면, 강하 전압 Vy가 증가한다. 강하 전압 Vy가 제4 트랜지스터 M4의 게이트 임계값 전압 Vt4보다도 커지면, 제4 트랜지스터 M4는 온하고, 출력 트랜지스터(14)의 게이트 전압이 강제적으로 소스 전압에 근접되어 구동 능력이 떨어져서 과전류 보호가 걸리게 된다.

가변 저항기 Rvar2에서의 강하 전압 Vy는, Vy=Rvar2×I1=Rvar2/S1×Iout로 된다. 따라서, 이 과전류 보호 회로(20)에 있어서의 제한 전류 Ilim은, 제4 트랜지스터 M4의 게이트 임계값 전압 Vt4를 이용하여, Ilim=Vt4×S1/Rvar2로 주어진다. 가변 저항기 Rvar2의 저항값은, 출력 전압 Vout에 의해 절환되어, 제한 전류 Ilim을 출력 전압 Vout에 의존시킬 수 있어, 도 2의 (c)에 도시한 바와 같은 전류-전압 특성을 얻을 수 있다.

도 6은, 도 1 또는 도 3 내지 도 5에 전원 장치(100)을 탑재한 전자 기기(300)의 구성을 도시하는 블록도이다. 전자 기기(300)는, 예를 들면, 휴대 전화 단말기나 PDA(Personal Digital Assistance), CD 플레이어 등의 전지 구동형의 소형 정보 단말기로서, 전지(310), 전원 장치(100), 부하 회로(50)를 구비한다. 전지(310)는, 예를 들면 리튬 이온 전지로서, 3~4V정도의 전지 전압 Vbat를 출력한다. 부하 회로(50)는, 전자 기기(300) 내에 사용되는 회로 블록 중, 전지가 소모된 경우라도, 항상 일정한 전원 전압이 공급되어야 할 회로로서, 예를 들면, 전원 전압 Vdd=3V를 필요로 하는 디지털 IC나, 아날로그 IC 등이 대응한다. 전원 장치(100)는, 전지(310)로부터 출력되는 전지 전압 Vbat를 안정화하고, 부하 회로(50)에 대하여 3V정도의 전원 전압 Vdd를 공급한다.

부하 회로(50)의 단락 등에 의해 전원 장치(100)에 과전류가 흐르면, 과전류 보호 회로(20)에 의해 도 2의 (a)~(c)에 도시한 바와 같은 회로 보호가 기능하여, 전원 장치(100) 및 부하 회로(50)를 바람직하게 보호할 수 있다.

상기 실시 형태는 예시이며, 그들의 각 구성 요소나 각 처리 공정의 조합에 여러 가지의 변형예가 가능한 것, 또한 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해될 것이다.

본 실시 형태에서는, 3단자 리니어 레귤레이터에 대해서 과전류 보호 회로를 적용하고, 전류 조정 회로(26)의 출력을 출력 트랜지스터(14)의 게이트 단자에 접속해서 그 전압을 강제적으로 변화시키는 것에 의해, 구동 능력을 저하시켰지만, 이것에 한정되는 것은 아니다. 예를 들면 전류 조정 회로(26)의 출력을 오차 증폭기(12)에 접속하고, 오차 증폭기(12)의 출력을 변화시키는 등, 출력 트랜지스터(14)의 게이트 전압을 변화시킬 수 있으면 다른 수단이어도 된다.

본 실시 형태에서는, 3단자 리니어 레귤레이터에 대해서 과전류 보호 회로를 적용한 경우에 대해 설명했지만 이것에 한정되지 않는다. 보호 대상으로 되는 회로는, 스위칭 레귤레이터나 스위치드 캐패시터형의 DC/DC 컨버터 등의 전원 장치이어도 된다. 이 경우, 과전류 보호 회로(20)에 의해 과전류 상태를 검출한 때에, PWM 제어 회로에 구동 능력을 저하시키는 귀환을 걸면 된다. 즉, 본 발명에 따른 과전류 보호 회로는, 출력 전류를 제한하는 용도 전반에 적용할 수 있다.

도 3에서, 가변 저항기 Rvar는, 2개의 저항에 의해 구성하는 경우에 대해서 설명했지만, 보다 많은 저항을 직렬로 접속하고, 출력 전압 Vout에 대응시켜서 각 저항을 바이패스시킴으로써, 보다 많은 저항값을 변화시켜도 된다. 이 경우, 도 3에서, 출력 전압 Vout에 따라서, 제한 전류 Ilim이 세밀하게 설정되기 때문에, 보다 바람직하게 과전류 보호를 행하는 것이 가능하게 된다.

또한, 제3 저항 R3과 바이패스 트랜지스터 M2를 직렬로 접속하고, 이것과 제4 저항 R4를 병렬로 접속하는 등, 저항 및 트랜지스터의 조합은 여러가지로 변경할 수 있다. 이 때, 출력 전압 Vout를 레벨 시프트하는 등 하여, 적절하게 바이패스 트랜지스터를 온오프시키면 된다.

또한, 출력 전류 Iout의 검출 방법으로서는, 검출 저항을 출력 트랜지스터(14)와 직렬로 접속하고, 그 검출 저항에 있어서의 전압 강하를 모니터하는 방법 등과 치환해도 된다.

본 실시 형태에서는, 출력 트랜지스터(14)나 각 트랜지스터 M1~M6로서 M OSFET를 예로 들어 설명했지만, 바이폴라 트랜지스터 등의 다른 타입의 트랜지스터를 이용하여도 되고, 이들의 선택은, 전원 장치(100)에 요구되는 설계 사양, 사용하는 반도체 제조 프로세스 등에 따라 결정하면 된다.

본 실시 형태에서, 전원 장치(100)을 구성하는 소자는 모두 일체 집적화되어 있어도 되거나, 또는 복수의 LSI로서 구성되어 있어도 되고, 또한 그 일부가 디스크리트 부품으로 구성되어 있어도 된다. 어느 부분을 집적화할지는, 코스트나 점유 면적 등에 따라 결정하면 된다.

Claims

보호 대상으로 되는 회로의 출력 전류에 대응한 전류와 소정의 기준 전류를 각각 전압으로 변환해서 비교하고, 상기 출력 전류에 대응한 전류 쪽이 클 때에 상기 보호 대상으로 되는 회로의 구동 능력을 저하시키고, 또한, 상기 기준 전류를, 상기 보호 대상으로 되는 회로의 출력 전압이 소정의 전압보다 낮을 때에 낮게 설정하는 것을 특징으로 하는 회로의 보호 방법.
보호 대상으로 되는 회로의 출력 전류에 대응하는 검출 전류를 생성하는 전류 생성 회로와,

일단의 전위가 고정되고, 상기 전류 생성 회로에 의해 생성되는 검출 전류의 경로 상에 설치된 가변 저항 회로와,

상기 가변 저항 회로에 의한 강하 전압이 소정의 기준 전압보다 클 때 상기 보호 대상으로 되는 회로의 구동 능력을 저하시키는 보조 회로

를 포함하고,

상기 가변 저항 회로는, 상기 보호 대상으로 되는 회로의 출력 전압이 소정의 전압보다 낮을 때에 고저항으로 되도록 구성되는 것을 특징으로 하는 보호 회로.
제2항에 있어서,

상기 가변 저항 회로는, 상기 보호 대상으로 되는 회로의 출력 전류가 소정의 값을 초과한 후, 상기 출력 전압이 소정의 전압보다 낮을 때에 고저항으로 되도록 구성되는 것을 특징으로 하는 보호 회로.
제2항에 있어서,

상기 보조 회로는, 제어 단자에 상기 가변 저항 회로에 의한 강하 전압이 인가된 트랜지스터를 포함하고, 상기 가변 저항 회로에 의한 강하 전압이 상기 트랜지스터의 임계값 전압보다 커지고, 그 트랜지스터가 온한 때에 상기 보호 대상으로 되는 회로의 구동 능력을 저하시키는 것을 특징으로 하는 보호 회로.
제2항에 있어서,

상기 가변 저항 회로는,

직렬로 접속된 제1, 제2 저항과,

상기 제2 저항과 병렬로 접속되고, 제어 단자에 상기 보호 대상으로 되는 회로의 출력 전압에 대응하는 전압이 인가된 바이패스 트랜지스터

를 포함하는 것을 특징으로 하는 보호 회로.
출력 트랜지스터를 포함하는 레귤레이터 회로와,

상기 출력 트랜지스터에 흐르는 전류가 과전류 상태인 것을 검출하고, 상기 출력 트랜지스터의 구동 능력을 떨어뜨리는 보호 회로

를 포함하고,

상기 보호 회로는,

상기 출력 트랜지스터에 병렬로 설치되고, 상기 레귤레이터 회로의 출력 전류에 대응하는 검출 전류를 생성하는 제1 트랜지스터와,

일단의 전위가 고정되고, 상기 제1 트랜지스터에 의해 생성되는 상기 검출 전류의 경로 상에 설치된 가변 저항 회로와,

상기 가변 저항 회로에 의한 강하 전압이 소정의 기준 전압보다 클 때, 상기 출력 트랜지스터의 제어 단자의 전압을 그 구동 능력이 저하하는 방향으로 강제적으로 변화시키는 보조 회로

를 포함하고,

상기 가변 저항 회로는, 상기 레귤레이터 회로의 출력 전압이 소정의 전압보다 낮을 때에 고저항으로 되도록 구성되는 것을 특징으로 하는 전원 장치.
제6항에 있어서,

상기 레귤레이터 회로는,

입력 단자와 출력 단자 사이에 설치된 출력 트랜지스터와,

상기 출력 단자에 나타나는 출력 전압이 원하는 전압값에 근접하도록 상기 출력 트랜지스터의 제어 단자의 전압을 조절하는 오차 증폭기

를 포함하고,

상기 보조 회로는, 일단이 상기 출력 트랜지스터의 제어 단자에 접속되고, 상기 가변 저항 회로에 의한 강하 전압이 임계값 전압을 초과한 때 온해서 상기 출력 트랜지스터의 제어 단자의 전압을 강제적으로 변화시키는 제2 트랜지스터를 포함하는 것을 특징으로 하는 전원 장치.
제6항에 있어서,

상기 제1 트랜지스터와 상기 가변 저항 회로 사이에 접속된 pnp형 바이폴라 트랜지스터와,

상기 pnp형 바이폴라 트랜지스터의 베이스 단자와, 상기 입력 단자와의 사이에 접속된 npn형 바이폴라 트랜지스터

를 더 포함하고,

상기 npn형 바이폴라 트랜지스터의 베이스 단자에는 상기 출력 전압이 인가되는 것을 특징으로 하는 전원 장치.
제6항 내지 제8항 중 어느 한 항에 있어서,

상기 전원 장치는, 1개의 반도체 기판 상에 일체 집적화되는 것을 특징으로 하는 전원 장치.
전지와,

상기 전지의 전압을 안정화해서 부하 회로에 공급하는 제6항 내지 제8항 중 어느 한 항의 전원 장치

를 포함하는 것을 특징으로 하는 전자 기기.