CN217426005U - 电压调节电路以及电流限制电路 - Google Patents
电压调节电路以及电流限制电路 Download PDFInfo
- Publication number
- CN217426005U CN217426005U CN202221068237.XU CN202221068237U CN217426005U CN 217426005 U CN217426005 U CN 217426005U CN 202221068237 U CN202221068237 U CN 202221068237U CN 217426005 U CN217426005 U CN 217426005U
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- clamping
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001105 regulatory effect Effects 0.000 claims abstract description 25
- 102100036881 Inositol-3-phosphate synthase 1 Human genes 0.000 description 33
- 101710090028 Inositol-3-phosphate synthase 1 Proteins 0.000 description 33
- 102100037074 Ellis-van Creveld syndrome protein Human genes 0.000 description 27
- 101000881890 Homo sapiens Ellis-van Creveld syndrome protein Proteins 0.000 description 27
- 238000010586 diagram Methods 0.000 description 14
- 101100341041 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IOC2 gene Proteins 0.000 description 10
- 102100035135 Limbin Human genes 0.000 description 8
- 108050003065 Limbin Proteins 0.000 description 8
- WCZDQPXNBJTKPI-UHFFFAOYSA-O Cyanidin 7-glucoside Chemical compound OC1C(O)C(O)C(CO)OC1OC1=CC(O)=C(C=C(O)C(=[O+]2)C=3C=C(O)C(O)=CC=3)C2=C1 WCZDQPXNBJTKPI-UHFFFAOYSA-O 0.000 description 6
- 101000953492 Homo sapiens Inositol hexakisphosphate and diphosphoinositol-pentakisphosphate kinase 1 Proteins 0.000 description 6
- 102100023727 Mitochondrial antiviral-signaling protein Human genes 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 101710113802 Inositol-3-phosphate synthase Proteins 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 2
- MDAXKAUIABOHTD-UHFFFAOYSA-N 1,4,8,11-tetraazacyclotetradecane Chemical compound C1CNCCNCCCNCCNC1 MDAXKAUIABOHTD-UHFFFAOYSA-N 0.000 description 1
- 101100072643 Arabidopsis thaliana IPS2 gene Proteins 0.000 description 1
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 1
- 244000208734 Pisonia aculeata Species 0.000 description 1
- 101100341042 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IOC3 gene Proteins 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本实用新型提供一种电压调节电路以及电流限制电路。电压调节电路包括误差放大器、输出晶体管以及电流限制电路。误差放大器反应于输出电压的变动来提供控制信号。输出晶体管接收输入电压，并反应于控制信号以及输入电压来调节输出电压。电流限制电路包括感测电路、箝位电路以及控制信号箝制电路。感测电路依据输出电流提供感测电流。箝位电路依据输入电压的电压值与至少一箝位电压值的比较结果来提供箝位电流。控制信号箝制电路反应于感测电流和箝位电流的电流值来箝制控制信号的电压值，使得流经输出晶体管的输出电流限制值与输入电压值呈现负相关。
Description
技术领域
本实用新型是有关于一种电压调节电路以及电流限制电路。本实用新型的电流限制电路依据输入电压值，分段调整输出电流的限制值。本实用新型的电流限制电路在输出空载状态下具有低静态电流，能够实现于低静态电流的电压调节电路。
背景技术
静态电流(Quiescent Current)是输出空载状态下，装置所消耗的电流。一般来说，依据输入电压调整输出限流值的电流限制电路，都会消耗额外的静态电流。基于环保以及低功率消耗的规范，低静态电流的电路是本领域技术人员的研究重点之一。
实用新型内容
本实用新型的电流限制电路依据输入电压值，分段调整输出电流的限制值。本实用新型的电流限制电路在输出空载状态下具有低静态电流，能够实现于低静态电流的电压调节电路。
本实用新型的电压调节电路包括误差放大器、输出晶体管以及电流限制电路。误差放大器反应于输出电压的变动来提供控制信号。输出晶体管耦接于误差放大器的输出端。输出晶体管接收输入电压，并反应于控制信号以及输入电压来调节输出电压。电流限制电路包括感测电路、箝位电路以及控制信号箝制电路。感测电路依据输出电流提供感测电流。箝位电路提供至少一箝位电压值，并依据输入电压的电压值与所述至少一箝位电压值的比较结果来提供箝位电流。控制信号箝制电路耦接于误差放大器的输出端、感测电路以及箝位电路。控制信号箝制电路反应于感测电流和箝位电流的电流值来箝制控制信号的电压值，使得流经输出晶体管的输出电流限制值与输入电压值呈现负相关。
本实用新型公开了一种电压调节电路，其包括：误差放大器，经配置成反应于输出电压的变动以提供控制信号；输出晶体管，耦接于所述误差放大器的输出端，经配置成接收输入电压，并反应于所述控制信号以及所述输入电压以调节所述输出电压；以及电流限制电路，包括：感测电路，经配置成依据输出电流提供感测电流；箝位电路，经配置成提供至少一箝位电压值，并依据所述输入电压的电压值与所述至少一箝位电压值的比较结果提供箝位电流；以及控制信号箝制电路，耦接于所述误差放大器的输出端、所述感测电路以及所述箝位电路，经配置成反应于所述感测电流和所述箝位电流来箝制所述控制信号的电压值，藉此，调节流经所述输出晶体管的所述输出电流。
优选地，所述感测电路包括：感测晶体管，经配置成反应于所述控制信号来提供所述感测电流，其中所述感测电流的电流值与流经所述输出晶体管的所述输出电流的电流值相关。
优选地，所述箝位电路包括：第一箝位晶体管，经配置成反应于所述控制信号而被导通；以及第一电压箝位元件，与所述第一箝位晶体管串联耦接于所述输入电压与所述控制信号箝制电路之间，经配置成提供所述至少一箝位电压值当中的第一箝位电压值；其中，当所述输入电压的电压值大于所述第一箝位电压值时，所述第一箝位晶体管提供第一箝位电流。优选地，所述第一箝位电流与流经所述输出晶体管的所述输出电流相关。
优选地，所述箝位电路还包括：第二箝位晶体管，经配置成反应于所述控制信号而被导通；以及第二电压箝位元件，与所述第二箝位晶体管串联耦接于所述输入电压与所述控制信号箝制电路之间，经配置成提供所述至少一箝位电压值当中的第二箝位电压值；其中，所述第二箝位电压值大于所述第一箝位电压值；其中，当所述输入电压的电压值大于所述第一箝位电压值并小于或等于所述第二箝位电压值时，所述第一箝位晶体管提供所述第一箝位电流，所述第二箝位晶体管停止提供第二箝位电流；其中，当所述输入电压的电压值大于所述第二箝位电压值时，所述第一箝位晶体管提供所述第一箝位电流，所述第二箝位晶体管提供所述第二箝位电流。
优选地，所述第二箝位电流与流经所述输出晶体管的所述输出电流相关。
优选地，所述控制信号箝制电路经配置成：依据所述输入电压来产生操作电压；反应于所述感测电流以及由所述箝位电路所提供的所述箝位电流的电流值总和来产生调节电压；反应于所述调节电压来调节所述操作电压的电压值；并且反应于被调节的所述操作电压来决定所述控制信号的电压值。
优选地，所述控制信号箝制电路包括：第一电阻器，所述第一电阻器的第一端接收所述输入电压，所述第一电阻器的第二端用以提供所述操作电压；第一晶体管，所述第一晶体管的第一端接收所述输入电压，所述第一晶体管的第二端耦接于所述误差放大器的输出端，所述第一晶体管的控制端耦接于所述第一电阻器的第二端，经配置成反应于所述操作电压的电压值来决定所述控制信号的电压值；第二电阻器，所述第二电阻器的第一端耦接于所述感测电路以及所述箝位电路，所述第二电阻器的第二端耦接于参考低电位，经配置成依据所述感测电流以及由所述箝位电路所提供所述箝位电流的电流值以产生所述调节电压；以及第二晶体管，所述第二晶体管的第一端耦接于所述第一电阻器的第二端，所述第二晶体管的第二端耦接于所述参考低电位，所述第二晶体管的控制端接收所述调节电压，经配置成反应于所述调节电压的电压值来调节所述操作电压的电压值。
本实用新型的电流限制电路用于对输出晶体管的输出电流值进行限制。输出晶体管受控于控制信号。电流限制电路包括感测电路、箝位电路以及控制信号箝制电路。感测电路依据输出电流提供感测电流。箝位电路提供至少一箝位电压值，并依据输入电压的电压值与所述至少一箝位电压值的比较结果来提供箝位电流。控制信号箝制电路耦接于输出晶体管的控制端、感测电路以及箝位电路。控制信号箝制电路反应于感测电流和箝位电流的电流值来箝制控制信号的电压值，使得输出电流限制值与输入电压值呈现负相关。
基于上述，本实用新型的电流限制电路依据输入电压的电压值与所述至少一箝位电压值的比较结果来提供箝位电流，并反应于感测电流和箝位电流的电流值来箝制控制信号的电压值。电流限制电路能够使输入电压的电压值与输出电流值呈现负相关。在输出不抽载时，感测电流和箝位电流接近零电流，不增加额外的静态电流。
本实用新型公开了一种电流限制电路，用于对输出晶体管的输出电流值进行限制，其中所述输出晶体管受控于控制信号，所述电流限制电路包括：感测电路，经配置成依据输出电流提供感测电流；箝位电路，经配置成提供至少一箝位电压值，并依据输入电压的电压值与所述至少一箝位电压值的比较结果来提供箝位电流；以及控制信号箝制电路，耦接于所述输出晶体管的控制端、所述感测电路以及所述箝位电路，经配置成反应于所述感测电流和所述箝位电流的电流值来箝制所述控制信号的电压值，使得所述晶体管的输出电流限制值与所述输入电压的电压值呈现负相关。优选地，所述箝位电路包括：箝位晶体管，经配置成反应于所述控制信号而被导通；以及电压箝位元件，与所述箝位晶体管串联耦接于所述输入电压与所述控制信号箝制电路之间，经配置成提供所述箝位电压值；其中，当所述输入电压的电压值大于所述箝位电压值时，所述箝位晶体管提供所述箝位电流。
为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依据本实用新型的第一实施例所绘示的电压调节电路的示意图。
图2是依据本实用新型的第二实施例所绘示的电压调节电路的示意图。
图3是依据图2所绘示的输出电流与输入电压的关系示意图。
图4是依据本实用新型的第三实施例所绘示的电压调节电路的示意图。
图5是依据本实用新型的第四实施例所绘示的电压调节电路的示意图。
图6是依据图5所绘示的输出电流与输入电压的关系示意图。
图7是依据本实用新型的一实施例所绘示的电流限制电路与装置的示意图。
其中，附图标记说明如下：
100、200、300、400、600：电压调节电路
110、210、310、410：电流限制电路
111、211、311、411：感测电路
112、212、312、412：箝位电路
113、213、313、413：控制信号箝制电路
500：装置
EA：误差放大器
EVC、EVC1、EVC2：电压箝位元件
FB：回馈电压值
IOC1、IOC2、IOC3：电流值
IOUT：输出电流值
IPS、IPS1、IPS2：箝位电流
ISEN：感测电流
M1、M2：晶体管
MO：输出晶体管
MC、MC1、MC2：箝位晶体管
MS：感测晶体管
R1、R2：电阻器
RD1、RD2：分压电阻器
VC1、VC2：箝位电压值
VCTRL：操作电压
VG：控制信号
VIN：输入电压
VL：参考低电压
VM：调节电压
VOUT：输出电压
VREF：参考电压值
具体实施方式
本实用新型的部分实施例接下来将会配合附图来详细描述，以下的描述所引用的元件符号，当不同附图出现相同的元件符号将视为相同或相似的元件。这些实施例只是本实用新型的一部分，并未揭示所有本实用新型的可实施方式。更确切的说，这些实施例只是本实用新型的权利要求中的范例。
请参考图1，图1是依据本实用新型的第一实施例所绘示的电压调节电路的示意图。在本实施例中，电压调节电路100包括误差放大器EA、输出晶体管MO以及电流限制电路110。误差放大器EA反应于输出电压VOUT的变动来提供控制信号VG。输出晶体管MO耦接于误差放大器EA的输出端。输出晶体管MO接收输入电压VIN，并反应于控制信号VG以及输入电压VIN来调节输出电压VOUT。
举例来说，误差放大器EA的第一输入端接收参考电压值VREF。误差放大器EA的第二输入端接收回馈电压值FB。回馈电压值FB关联于输出电压VOUT的电压值。误差放大器EA会依据参考电压值VREF以及回馈电压值FB的比较结果来经由误差放大器EA的输出端提供控制信号VG。输出晶体管MO的第一端接收输入电压VIN。输出晶体管MO的第二端作为电压调节电路100的输出端。输出晶体管MO的控制端耦接于误差放大器EA的输出端。因此，输出晶体管MO受控于控制信号VG以调节输出电压VOUT。
在本实施例中，电流限制电路110包括感测电路111、箝位电路112以及控制信号箝制电路113。感测电路111依据输出电流值IOUT提供感测电流ISEN。箝位电路112提供至少一箝位电压值，并依据输入电压VIN的电压值与所述至少一箝位电压值的比较结果来提供箝位电流IPS。举例来说，输入电压VIN的电压值越高，箝位电路112产生箝位电流IPS的电流值比较大。在另一方面，输入电压VIN的电压值越低，箝位电路112产生箝位电流IPS的电流值比较小。
控制信号箝制电路113耦接于误差放大器EA的输出端、感测电路111以及箝位电路112。控制信号箝制电路113反应于感测电流ISEN的电流值和箝位电流IPS的电流值来箝制控制信号VG的电压值。举例来说，箝位电流IPS的电流值越多，输出电流值IOUT限制的越低。在另一方面，箝位电流IPS的电流值越小，输出电流值IOUT限制的越大。因此，基于电流限制电路110的操作，流经输出晶体管MO的输出电流限制值与输入电压VIN的电压值呈现负相关。
在此值得一提的是，电流限制电路110依据输入电压VIN的电压值与所述至少一箝位电压值的比较结果来提供箝位电流IPS，并反应于感测电流ISEN的电流值和箝位电流IPS的电流值来箝制控制信号VG的电压值。因此，电流限制电路110能够使输入电压VIN的电压值与输出电流限流值呈现负相关。在输出电流值IOUT为零时，感测电流ISEN和箝位电流IPS接近零电流，不增加额外的静态电流。
在本实施例中，输出晶体管MO可以是由任意形式的双极性晶体管(BipolarJunction Transistor，BJT)或场效晶体管(Field-Effect Transistor，FET)来实现。在本实施例中，输出晶体管MO以p型金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor FET，MOSFET)来示例。因此，误差放大器EA的第一输入端是反相输入端。误差放大器EA的第二输入端是非反相输入端。在本实施例中，电压调节电路100包括分压电阻器RD1、RD2。分压电阻器RD1耦接于输出晶体管MO的第二端与误差放大器EA的第二输入端之间。分压电阻器RD2耦接于误差放大器EA的第二输入端与参考低电压VL(例如是接地)之间。分压电阻器RD1、RD2会对输出电压VOUT的电压值进行分压以产生回馈电压值FB。
请参考图2，图2是依据本实用新型的第二实施例所绘示的电压调节电路的示意图。在本实施例中，电压调节电路200包括误差放大器EA、输出晶体管MO以及电流限制电路210。在本实施例中，误差放大器EA以及输出晶体管MO的实施细节可以在图1的实施例中获得足够的教示，故不在此重述。
在本实施例中，电流限制电路210包括感测电路211、箝位电路212以及控制信号箝制电路213。感测电路211包括感测晶体管MS。感测晶体管MS反应于控制信号VG来提供感测电流ISEN，因此感测电流ISEN的电流值会与流经输出晶体管MO的输出电流值IOUT相关。
在本实施例中，感测晶体管MS的第一端接收输入电压VIN。感测晶体管MS的第二端耦接至控制信号箝制电路213。感测晶体管MS的控制端耦接于误差放大器EA的输出端。在本实施例中，感测晶体管MS以及输出晶体管MO可以是由相同形式的BJT或FET来实现。以本实施例为例，感测晶体管MS以PMOS场效晶体管来实现。
在本实施例中，箝位电路212包括箝位晶体管MC以及电压箝位元件EVC。箝位晶体管MC反应于控制信号VG而被导通。电压箝位元件EVC与箝位晶体管MC串联耦接于输入电压VIN与控制信号箝制电路213之间。电压箝位元件EVC提供箝位电压值。当输入电压VIN的电压值大于箝位电压值时，电压箝位元件EVC被导通(conduct)，因此，箝位晶体管MC会提供箝位电流IPS。在另一方面，当输入电压VIN的电压值小于或等于箝位电压值时，电压箝位元件EVC会被断开(cut-off)，因此，箝位晶体管MC停止提供箝位电流IPS。
在本实施例中，箝位晶体管MC所产生的箝位电流IPS的电流值与流经输出晶体管MO的输出电流值IOUT相关。箝位晶体管MC的第一端接收输入电压VIN。箝位晶体管MC的第二端耦接至电压箝位元件EVC的第一端。箝位晶体管MC的控制端耦接于误差放大器EA的输出端。电压箝位元件EVC的第二端耦接至控制信号箝制电路213。在本实施例中，电压箝位元件EVC可以是由一或多个二极管串联来实现或者是由一或多个二极管连接式(diode-connected)的晶体管形式来实现。本实施例以电压箝位元件EVC以单一个齐纳二极管(Zener diode)来示例，本实用新型并不以此为限。齐纳二极管的阴极耦接于电压箝位元件EVC的第二端。齐纳二极管的阳极耦接于控制信号箝制电路213。在一些实施例中，电压箝位元件EVC可以是由串联耦接的多个齐纳二极管来实现。
举例来说，单一个齐纳二极管的逆向偏压可提供5.6伏特的箝位电压值。串联耦接的6个齐纳二极管逆向偏压则可以提供33.6伏特的箝位电压值。在另一个实施例中，单一个二极管顺向偏压可提供0.7伏特的箝位电压值。串联耦接的2个二极管顺向偏压则可以提供1.4伏特的箝位电压值。因此，箝位电路212的导通或断开不需要比较器即可达成，如此一来，箝位电路212具有较快的反应速度。
在本实施例中，箝位晶体管MC以及输出晶体管MO可以是由相同形式的BJT或FET来实现。以本实施例为例，箝位晶体管MC以PMOS场效晶体管来实现。
在本实施例中，感测晶体管MS被设计以使感测电流ISEN的电流值明显小于输出电流值IOUT，一般而言，感测电流ISEN的电流值会是输出电流值IOUT的0.001～0.01倍。箝位晶体管MC被设计以使单一箝位电流IPS的电流值明显小于输出电流值IOUT。举例来说，感测电流ISEN的电流值以及单一箝位电流IPS的电流值被设计以等于输出电流值IOUT的0.001～0.01倍(本实用新型并不以此为限)。由于输出电流值IOUT为零时，感测电流ISEN和箝位电流IPS接近零电流，使得电流限制电路210本身具有相当低的静态电流。如此一来，电压调节电路200仍可以维持低静态电流。
请同时参考图2以及图3，图3是依据图2所绘示的输出电流与输入电压的关系示意图。在本实施例中，电压箝位元件EVC提供箝位电压值VC1。当输入电压VIN的电压值小于或等于箝位电压值VC1时，箝位电路212不会提供箝位电流IPS。也就是说，箝位电流等于零。因此，控制信号箝制电路213基于感测电流ISEN来箝制控制信号VG的电压值。因此，当输入电压VIN的电压值小于或等于箝位电压值VC1时，输出电流值IOUT约为电流值IOC1。Vin,max是电流限制电路210的最大输入限制电压。
在另一方面，当输入电压VIN的电压值大于箝位电压值VC1时，箝位电路212会提供箝位电流IPS。也就是说，箝位电路212被导通。因此，控制信号箝制电路213基于感测电流ISEN以及箝位电流IPS的电流值总和来箝制控制信号VG的电压值。因此，当输入电压VIN的电压值大于箝位电压值VC1时，输出电流值IOUT被限制在电流值IOC2。应注意的是，电流值IOC2小于电流值IOC1。也就是说，控制信号箝制电路213能够随着输入电压VIN的不同电压值范围来对输出电流值IOUT进行分段的限制。
在一个实施例中，箝位电压值VC1被设计为36伏特，电流值IOC2被设计为160毫安培(mA)。在上述规格下，实际应用于第一样品以及第二样品。关于第一样品，当输入电压VIN的电压值等于4.8伏特时，输入电压VIN的电压值小于箝位电压值VC1。第一样品的输出电流值IOUT约为电流值IOC1，约等于220mA。当输入电压VIN的电压值等于24伏特时，输入电压VIN的电压值小于箝位电压值VC1。第一样品的输出电流值IOUT约为电流值IOC1，约等于220mA。当输入电压VIN的电压值等于40伏特时，输入电压VIN的电压值大于箝位电压值VC1时，第一样品的输出电流值IOUT被限制在电流值IOC2，即160mA。当输入电压VIN的电压值等于48伏特时，输入电压VIN的电压值大于箝位电压值VC1时，第一样品的输出电流值IOUT被限制在电流值IOC2，即160mA。
关于第二样品，当输入电压VIN的电压值等于4.8伏特时，输入电压VIN的电压值小于箝位电压值VC1。第一样品的输出电流值IOUT约为电流值IOC1，约等于210mA。当输入电压VIN的电压值等于24伏特时，输入电压VIN的电压值小于箝位电压值VC1。第一样品的输出电流值IOUT约为电流值IOC1，约等于210mA。当输入电压VIN的电压值等于40伏特时，输入电压VIN的电压值大于箝位电压值VC1时，第一样品的输出电流值IOUT被限制在电流值IOC2，即160mA。当输入电压VIN的电压值等于48伏特时，输入电压VIN的电压值大于箝位电压值VC1时，第一样品的输出电流值IOUT被限制在电流值IOC2，即160mA。
请同时参考图3以及图4，图4是依据本实用新型的第三实施例所绘示的电压调节电路的示意图。在本实施例中，电压调节电路300包括误差放大器EA、输出晶体管MO以及电流限制电路310。误差放大器EA以及输出晶体管MO的实施细节可以在图1的实施例中获得足够的教示，故不在此重述。电流限制电路310包括感测电路311、箝位电路312以及控制信号箝制电路313。感测电路311以及箝位电路312的实施细节可以在图1、图2的实施例中获得足够的教示，故不在此重述。
在本实施例中，控制信号箝制电路313依据输入电压VIN来产生操作电压VCTRL，并反应于感测电流ISEN以及由箝位电路312所提供的箝位电流IPS的电流值总和来产生调节电压VM。控制信号箝制电路313反应于调节电压VM来调节操作电压VCTRL的电压值，被调节的操作电压VCTRL决定控制信号VG的电压值。
控制信号箝制电路313包括电阻器R1、R2以及晶体管M1、M2。电阻器R1的第一端接收输入电压VIN。电阻器R1的第二端用以提供操作电压VCTRL。晶体管M1的第一端接收输入电压VIN。晶体管M1的第二端耦接于误差放大器EA的输出端。晶体管M1的控制端耦接于电阻器R1的第二端。晶体管M1反应于操作电压VCTRL的电压值来决定控制信号VG的电压值。电阻器R2的第一端耦接于感测电路311以及箝位电路312。电阻器R2的第二端耦接于参考低电位VL。电阻器R2依据感测电流ISEN以及由箝位电路312所提供箝位电流IPS的电流值总和来产生调节电压VM。晶体管M2的第一端耦接于电阻器R1的第二端。晶体管M2的第二端耦接于参考低电位VL。晶体管M2的控制端接收调节电压VM。晶体管M2反应于调节电压VM的电压值来调节操作电压VCTRL的电压值。在本实施例中，晶体管M1以PMOS场效晶体管来实现。晶体管M2以NMOS场效晶体管来实现。
举例来说，输入电压VIN的电压值小于或等于箝位电压值VC1，箝位电路312不提供箝位电流IPS。因此，电阻器R2依据感测电流ISEN以及电阻器R2本身的电阻值来产生调节电压VM。当调节电压VM等于晶体管M2的临界电压值(Vt)时，以让晶体管M2导通，并反应于调节电压VM来调节操作电压VCTRL。因此，操作电压VCTRL通过晶体管M1去限制控制信号VG，如此一来，输出电流值IOUT约为电流值IOC1。
当调节电压VM的电压值接近晶体管M2的临界电压值时，晶体管M2的临界电压值如公式(1)所示：
在公式(1)中，Vt是晶体管M2的临界电压值、i_ISEN是感测电流ISEN的电流值、M是输出电流值IOUT与感测电流ISEN的电流值之间的倍率。r_R2是电阻器R2的电阻值。而根据整理公式(1)，整理成电流值IOC1为主的表示，如公式(2)所示：
输入电压VIN的电压值大于箝位电压值VC1，箝位电路312提供箝位电流IPS。因此，电阻器R2依据感测电流ISEN与箝位电流IPS的电流值总和以及电阻器R2本身的电阻值来产生调节电压VM。当调节电压VM的电压值等于晶体管M2的临界电压值时，晶体管M2反应于调节电压VM来调节操作电压VCTRL。因此，操作电压VCTRL通过晶体管M1去限制控制信号VG，如此一来，输出电流值IOUT被限制在电流值IOC2。应注意的是，电流值IOC2小于电流值IOC1。
举例来说，输入电压VIN的电压值大于箝位电压值VC1。当调节电压VM的电压值接近晶体管M2的临界电压时，晶体管M2的临界电压值如公式(3)所示：
在公式(3)中，i_IPS是箝位电流IPS的电流值。N是输出电流值IOUT与箝位电流IPS的电流值之间的倍率。
而根据整理公式(3)，整理成电流值IOC2为主的表示，如公式(4)所示：
请参考图5以及图6，图5是依据本实用新型的第四实施例所绘示的电压调节电路的示意图。图6是依据图5所绘示的输出电流与输入电压的关系示意图。在本实施例中，电压调节电路400包括误差放大器EA、输出晶体管MO以及电流限制电路410。在本实施例中，误差放大器EA以及输出晶体管MO的实施细节可以在图1的实施例中获得足够的教示，故不在此重述。电流限制电路410包括感测电路411、箝位电路412以及控制信号箝制电路413。感测电路411的实施细节可以在图1、图2的实施例中获得足够的教示，故不在此重述。
在本实施例中，箝位电路412包括箝位晶体管MC1、MC2以及电压箝位元件EVC1、EVC2。箝位晶体管MC1反应于控制信号VG而被导通。电压箝位元件EVC1与箝位晶体管MC1串联耦接于输入电压VIN与控制信号箝制电路413之间。电压箝位元件EVC1提供箝位电压值VC1。箝位晶体管MC2反应于控制信号VG而被导通。电压箝位元件EVC2与箝位晶体管MC2串联耦接于输入电压VIN与控制信号箝制电路413之间。电压箝位元件EVC2提供箝位电压值VC2。箝位电压值VC2大于箝位电压值VC1。
在本实施例中，箝位晶体管MC1与输出晶体管MO形成电流镜。箝位晶体管MC1所产生的箝位电流IPS1的电流值与流经输出晶体管MO的输出电流值IOUT相关。箝位晶体管MC1的第一端接收输入电压VIN。箝位晶体管MC1的第二端耦接至电压箝位元件EVC1的第一端。箝位晶体管MC1的控制端耦接于误差放大器EA的输出端。电压箝位元件EVC1的第二端耦接至控制信号箝制电路413。箝位晶体管MC2所产生的箝位电流IPS2与流经输出晶体管MO的输出电流值IOUT相关。箝位晶体管MC2的第一端接收输入电压VIN。箝位晶体管MC2的第二端耦接至电压箝位元件EVC2的第一端。箝位晶体管MC2的控制端耦接于误差放大器EA的输出端。电压箝位元件EVC2的第二端耦接至控制信号箝制电路413。
当输入电压VIN的电压值小于或等于箝位电压值VC1时，电压箝位元件EVC1会被断开。此外，电压箝位元件EVC2会被断开。因此，箝位晶体管MC1不提供箝位电流IPS1，箝位晶体管MC2不提供箝位电流IPS2。也就是说，箝位电路412提供箝位电流的电流值为零。因此，控制信号箝制电路413反应于感测电流ISEN来箝制控制信号VG，从而使输出电流值IOUT约为电流值IOC1。
当输入电压VIN的电压值大于箝位电压值VC1并且小于或等于箝位电压值VC2时，电压箝位元件EVC1会被导通。电压箝位元件EVC2会被断开。因此，箝位晶体管MC1提供箝位电流IPS1，箝位晶体管MC2则不提供箝位电流IPS2。因此，控制信号箝制电路413反应于感测电流ISEN以及箝位电流IPS1来箝制控制信号VG。输出电流值IOUT被限制在电流值IOC2。电流值IOC2小于电流值IOC1。
当输入电压VIN的电压值大于箝位电压值VC2时，电压箝位元件EVC1会被导通。此外，电压箝位元件EVC2会被导通。因此，箝位晶体管MC1提供箝位电流IPS1，箝位晶体管MC2提供箝位电流IPS2。因此，控制信号箝制电路413反应于感测电流ISEN以及两个箝位电流IPS1、IPS2来箝制控制信号VG。输出电流值IOUT被限制在电流值IOC3。电流值IOC3小于电流值IOC2。Vin,max是电流限制电路310、410的最大输入限制电压。本实施例中，箝位电路412会依据输入电压VIN的电压值来决定电压箝位元件EVC1、EVC2被导通的数量，并依据电压箝位元件EVC1、EVC2被导通的数量来调整箝位电流的电流值。考量电流限制电路210、310与410的晶片面积，电压箝位元件较佳的数量为1个，但使用者可依整体电压调节电路200、300与400的输入输出规格自由调整电压箝位元件的数量。
请参考图7，图7是依据本实用新型的一实施例所绘示的电流限制电路与装置的示意图。装置500与电流限制电路600电性连接。在本实施例中，装置500例如是具有输出晶体管MO的装置。装置500例如是线性充电器(本实用新型并不以此为限)。在本实施例中，电流限制电路600对输出晶体管MO的输出电流值IOUT进行限制。输出晶体管MO受控于电流限制电路600所提供的控制信号VG。
在本实施例中，电流限制电路600提供至少一箝位电压值，依据输入电压VIN的电压值与所述至少一箝位电压值的比较结果来提供箝位电流。电流限制电路600反应于感测电流和箝位电流的电流值来箝制控制信号VG的电压值。电流限制电路600能够使输出电流限制值与输入电压VIN呈现负相关。在本实施例中，电流限制电路600的内部电路配置与操作细节可以由图1至图6的多个实施例中获得足够的教示，故不在此重述。
综上所述，本实用新型的电流限制电路依据输入电压的电压值与所述至少一箝位电压值的比较结果来提供箝位电流，并反应于感测电流和箝位电流的电流值来箝制控制信号的电压值。本实用新型的电流限制电路能够使输出电流限制值与输入电压呈现负相关。并且，能够让电压调节电路工作在低静态电流下。
虽然本实用新型已以实施例公开如上，然其并非用以限定本实用新型，任何所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，故本实用新型的保护范围当视后附的权利要求书所界定者为准。
Claims (10)
1.一种电压调节电路，其特征在于，包括：
误差放大器，经配置成反应于输出电压的变动以提供控制信号；
输出晶体管，耦接于所述误差放大器的输出端，经配置成接收输入电压，并反应于所述控制信号以及所述输入电压以调节所述输出电压；以及
电流限制电路，包括：
感测电路，经配置成依据输出电流提供感测电流；
箝位电路，经配置成提供至少一箝位电压值，并依据所述输入电压的电压值与所述至少一箝位电压值的比较结果提供箝位电流；以及
控制信号箝制电路，耦接于所述误差放大器的输出端、所述感测电路以及所述箝位电路，经配置成反应于所述感测电流和所述箝位电流来箝制所述控制信号的电压值，借此，调节流经所述输出晶体管的所述输出电流。
2.如权利要求1所述的电压调节电路，其特征在于，所述感测电路包括：
感测晶体管，经配置成反应于所述控制信号来提供所述感测电流，其中所述感测电流的电流值与流经所述输出晶体管的所述输出电流的电流值相关。
3.如权利要求1所述的电压调节电路，其特征在于，所述箝位电路包括：
第一箝位晶体管，经配置成反应于所述控制信号而被导通；以及
第一电压箝位元件，与所述第一箝位晶体管串联耦接于所述输入电压与所述控制信号箝制电路之间，经配置成提供所述至少一箝位电压值当中的第一箝位电压值；
其中，当所述输入电压的电压值大于所述第一箝位电压值时，所述第一箝位晶体管提供第一箝位电流。
4.如权利要求3所述的电压调节电路，其特征在于，所述第一箝位电流与流经所述输出晶体管的所述输出电流相关。
5.如权利要求3所述的电压调节电路，其特征在于，所述箝位电路还包括：
第二箝位晶体管，经配置成反应于所述控制信号而被导通；以及
第二电压箝位元件，与所述第二箝位晶体管串联耦接于所述输入电压与所述控制信号箝制电路之间，经配置成提供所述至少一箝位电压值当中的第二箝位电压值；
其中，所述第二箝位电压值大于所述第一箝位电压值；
其中，当所述输入电压的电压值大于所述第一箝位电压值并小于或等于所述第二箝位电压值时，所述第一箝位晶体管提供所述第一箝位电流，所述第二箝位晶体管停止提供第二箝位电流；
其中，当所述输入电压的电压值大于所述第二箝位电压值时，所述第一箝位晶体管提供所述第一箝位电流，所述第二箝位晶体管提供所述第二箝位电流。
6.如权利要求5所述的电压调节电路，其特征在于，所述第二箝位电流与流经所述输出晶体管的所述输出电流相关。
7.如权利要求1所述的电压调节电路，其特征在于，所述控制信号箝制电路经配置成：
依据所述输入电压来产生操作电压，
反应于所述感测电流以及由所述箝位电路所提供的所述箝位电流的电流值总和来产生调节电压，
反应于所述调节电压来调节所述操作电压的电压值，并且
反应于被调节的所述操作电压来决定所述控制信号的电压值。
8.如权利要求7所述的电压调节电路，其特征在于，所述控制信号箝制电路包括：
第一电阻器，所述第一电阻器的第一端接收所述输入电压，所述第一电阻器的第二端用以提供所述操作电压；
第一晶体管，所述第一晶体管的第一端接收所述输入电压，所述第一晶体管的第二端耦接于所述误差放大器的输出端，所述第一晶体管的控制端耦接于所述第一电阻器的第二端，经配置成反应于所述操作电压的电压值来决定所述控制信号的电压值；
第二电阻器，所述第二电阻器的第一端耦接于所述感测电路以及所述箝位电路，所述第二电阻器的第二端耦接于参考低电位，经配置成依据所述感测电流以及由所述箝位电路所提供所述箝位电流的电流值以产生所述调节电压；以及
第二晶体管，所述第二晶体管的第一端耦接于所述第一电阻器的第二端，所述第二晶体管的第二端耦接于所述参考低电位，所述第二晶体管的控制端接收所述调节电压，经配置成反应于所述调节电压的电压值来调节所述操作电压的电压值。
9.一种电流限制电路，用于对输出晶体管的输出电流值进行限制，其中所述输出晶体管受控于控制信号，其特征在于，所述电流限制电路包括：
感测电路，经配置成依据输出电流提供感测电流；
箝位电路，经配置成提供至少一箝位电压值，并依据输入电压的电压值与所述至少一箝位电压值的比较结果来提供箝位电流；以及
控制信号箝制电路，耦接于所述输出晶体管的控制端、所述感测电路以及所述箝位电路，经配置成反应于所述感测电流和所述箝位电流的电流值来箝制所述控制信号的电压值，使得所述晶体管的输出电流限制值与所述输入电压的电压值呈现负相关。
10.如权利要求9所述的电流限制电路，其特征在于，所述箝位电路包括：
箝位晶体管，经配置成反应于所述控制信号而被导通；以及
电压箝位元件，与所述箝位晶体管串联耦接于所述输入电压与所述控制信号箝制电路之间，经配置成提供所述箝位电压值；
其中，当所述输入电压的电压值大于所述箝位电压值时，所述箝位晶体管提供所述箝位电流。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111113391 | 2022-04-08 | ||
| TW111113391A TWI792971B (zh) | 2022-04-08 | 2022-04-08 | 電壓調節電路以及電流限制電路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217426005U true CN217426005U (zh) | 2022-09-13 |
Family
ID=83184758
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221068237.XU Active CN217426005U (zh) | 2022-04-08 | 2022-05-06 | 电压调节电路以及电流限制电路 |
| CN202210486389.XA Pending CN116931647A (zh) | 2022-04-08 | 2022-05-06 | 电压调节电路以及电流限制电路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210486389.XA Pending CN116931647A (zh) | 2022-04-08 | 2022-05-06 | 电压调节电路以及电流限制电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (2) | CN217426005U (zh) |
| TW (1) | TWI792971B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060227478A1 (en) * | 2005-04-11 | 2006-10-12 | Linear Technology Corporation | Inrush current control system with soft start circuit and method |
| CN101167236B (zh) * | 2005-07-15 | 2010-08-25 | 半导体元件工业有限责任公司 | 电源控制器及其方法 |
| WO2007080777A1 (ja) * | 2006-01-10 | 2007-07-19 | Rohm Co., Ltd. | 電源装置及びこれを備えた電子機器 |
| GB2437556B (en) * | 2006-04-26 | 2011-03-23 | Wolfson Microelectronics Plc | Improvements in switching regulator circuits |
| EP2132850A4 (en) * | 2007-04-05 | 2012-04-11 | Georgia Tech Res Inst | VOLTAGE BLOCK AND OVERVOLTAGE PROTECTION |
| US20110089904A1 (en) * | 2008-12-04 | 2011-04-21 | Thomas Allan Ward | Current clamping parallel battery charging system to supplement regenerative braking in electric vehicle |
| US8786265B2 (en) * | 2009-06-22 | 2014-07-22 | Linear Technology Corporation | Adjustable current limit switching regulator with constant loop gain |
| US9837903B2 (en) * | 2015-12-31 | 2017-12-05 | Stmicroelectronics S.R.L. | Method to recover from current loop instability after cycle by cycle current limit intervention in peak current mode control |
| JP6785705B2 (ja) * | 2017-03-31 | 2020-11-18 | エイブリック株式会社 | 過電流保護回路及びボルテージレギュレータ |
-
2022
- 2022-04-08 TW TW111113391A patent/TWI792971B/zh active
- 2022-05-06 CN CN202221068237.XU patent/CN217426005U/zh active Active
- 2022-05-06 CN CN202210486389.XA patent/CN116931647A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN116931647A (zh) | 2023-10-24 |
| TWI792971B (zh) | 2023-02-11 |
| TW202340898A (zh) | 2023-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9946282B2 (en) | LDO regulator with improved load transient performance for internal power supply | |
| US6703813B1 (en) | Low drop-out voltage regulator | |
| US7602162B2 (en) | Voltage regulator with over-current protection | |
| US7683592B2 (en) | Low dropout voltage regulator with switching output current boost circuit | |
| US20070206338A1 (en) | Circuit Protection Method, Protection Circuit and Power Supply Device Using The Protection Circuit | |
| US8174251B2 (en) | Series regulator with over current protection circuit | |
| US7161338B2 (en) | Linear voltage regulator with an adjustable shunt regulator-subcircuit | |
| US8680828B2 (en) | Voltage regulator | |
| US7446514B1 (en) | Linear regulator for use with electronic circuits | |
| US10168363B1 (en) | Current sensor with extended voltage range | |
| US8054052B2 (en) | Constant voltage circuit | |
| US6956429B1 (en) | Low dropout regulator using gate modulated diode | |
| CN113110694B (zh) | 一种具有电流浪涌抑制的低压差线性稳压器电路 | |
| US20060097709A1 (en) | Linear voltage regulator | |
| CN111694393B (zh) | 低静态快速线性调节器 | |
| US9886052B2 (en) | Voltage regulator | |
| US10505438B2 (en) | Overcurrent protection circuit and voltage regulator | |
| CN113448372A (zh) | 低压差稳压器的补偿 | |
| US10761549B2 (en) | Voltage sensing mechanism to minimize short-to-ground current for low drop-out and bypass mode regulators | |
| CN113377144A (zh) | 一种输出端无过冲电压的线性稳压器电路 | |
| CN217426005U (zh) | 电压调节电路以及电流限制电路 | |
| US7358713B2 (en) | Constant voltage source with output current limitation | |
| US20200356126A1 (en) | Regulator with reduced power consumption using clamp circuit | |
| JP5821497B2 (ja) | レギュレータ用半導体集積回路 | |
| CN113031694B (zh) | 一种低功耗的低压差线性稳压器及其控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |