JP5821497B2 - レギュレータ用半導体集積回路 - Google Patents
レギュレータ用半導体集積回路 Download PDFInfo
- Publication number
- JP5821497B2 JP5821497B2 JP2011223139A JP2011223139A JP5821497B2 JP 5821497 B2 JP5821497 B2 JP 5821497B2 JP 2011223139 A JP2011223139 A JP 2011223139A JP 2011223139 A JP2011223139 A JP 2011223139A JP 5821497 B2 JP5821497 B2 JP 5821497B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- output
- boost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
シリーズレギュレータにおいては、誤差アンプの過渡応答特性が動作電流に依存しており、動作電流を多くするほど過渡応答特性が向上し、負荷が変動したときに出力電圧の変動を抑制することができる。しかし、誤差アンプの動作電流を多くすると回路の消費電流が増加してしまうので、電源電圧としてバッテリー電源を使用するシステムには適していない。
図7に、トランジスタTr2すなわち電流ブースト回路を設けた場合と設けない場合における無負荷時の入力電圧に対する消費電流特性を示す。図7において、一点鎖線Aがブースト回路を設けた場合の消費電流、実線Bがブースト回路を設けない場合の消費電流である。同図より、電流ブースト回路を設けた場合には、一点鎖線Aで示すように、無負荷時に入力電圧が出力電圧VDDに近付くと無駄な消費電流が多くなることが分かる。
電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、
出力電圧に比例したフィードバック電圧と所定の基準電圧を入力とし出力電圧が一定になるように前記電圧制御用トランジスタを制御する制御回路と、
前記制御回路に動作電流を流す動作電流生成回路と、を備えたレギュレータ用半導体集積回路であって、
前記動作電流生成回路は、
前記出力端子より出力される出力電流が多くなった場合に前記動作電流を増加させる機能と、
前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記動作電流を増加させる機能を制限する機能と、を有するように構成した。
前記動作電流の基準となる電流を生成する定電流源と、
該定電流源により流される電流に比例した電流を生成して前記動作電流として前記制御回路に流すカレントミラー回路と、
前記出力端子より出力される出力電流が多くなった場合に前記動作電流の基準となる電流に加算するブースト電流を生成し前記カレントミラー回路に流す電流ブースト回路と、を備え、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流を制限するように構成する。
前記第1のトランジスタと前記第2のトランジスタは制御端子同士が結合され、前記第2のトランジスタの制御端子は前記第2のトランジスタのドレイン端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値以下になった場合に、前記第1のトランジスタと前記第2のトランジスタとがカレントミラー回路として動作して前記ブースト電流用トランジスタに流れる電流を制限するように構成する。
これにより、ブースト電流用トランジスタによる制御回路(誤差アンプ)の動作電流を増加させる機能を制限する回路を、比較的簡単な回路で実現できるようになる。また、入力電圧が出力電圧の目標値以下になった場合に、ブースト電流用トランジスタに流れる電流を制限することができる。
これにより、電流ブースト回路が電圧制御用トランジスタとカレントミラーを構成するように接続されたブースト電流用トランジスタによって構成される場合に、何ら素子を追加することなく、入力電圧が低くなると制御回路(誤差アンプ)の動作電流を増加させる機能を制限することができるようになる。
図1は、本発明を適用したシリーズレギュレータ(LDOを含む)の一実施形態を示す。なお、特に限定されるわけではないが、図1において一点鎖線で囲まれている部分の回路を構成する素子は、1個の半導体チップ上に形成され、半導体集積回路(シリーズレギュレータIC)10として構成される。
基準電圧回路12は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型MOSトランジスタとエンハンスメント型のMOSトランジスタとを直列に接続した基準電圧発生回路などにより構成することができる。
なお、電流ブースト時に増加させたい誤差アンプ11の電流は、カレントミラー回路13のミラー比でも調整できるので、一般的にはトランジスタTr2のドレイン電流I3は出力電流Ioutの数百〜数千分の1に設定される。すなわち、トランジスタTr2のサイズはトランジスタTr1のサイズの数百〜数千分の1でよく、電流ブースト回路を設けることに伴うチップ面積の増加を抑えることができる。
これにより、トランジスタTr2がフルドライブしてブースト電流I3を増加させようとしてもTr3のドレイン電流に制限されてブースト電流I3がほとんど流れないようにされる。なお、定電流源CI3には常時電流が流れることとなるので、定電流源CI3の電流値I5は例えば1μAのような小さな値に設定されるのが良く、ブースト電流I3はTr3とTr4のサイズ比でも調整できるので、可能である。
Id=μ(Cox/2)(W/L)(Vgs−Vth)2
で表される。ここで、μはキャリア移動度、Coxはゲート絶縁膜の容量、W/Lはゲート幅とゲート長との比、Vthはしきい値電圧であり、同一プロセスで同時に形成されるトランジスタTr3とTr4はW/L値以外は同一である。
その結果、VDD<Voutでは、トランジスタTr3のドレイン電流Id3はトランジスタTr4のドレイン電流Id4に規制され、さらにトランジスタTr3と直列のブースト用トランジスタTr2に流れる電流I3も、トランジスタTr4のドレイン電流Id4に規制されるため、図3(c)に一点鎖線で示すように、ブースト電流I3は低いままとなる。従って、本実施例のレギュレータにおいては、VDD<Voutでは、ブースト電流I3の増加が抑えられることとなり、無負荷時の無駄な電流を減らすことができる。
この実施例の電流ブースト回路14は、トランジスタTr3のゲート・ソース間電圧Vgs3がそのしきい値電圧Vth3よりも大きい場合にオン状態となり、Vgs3がVth3よりも小さい場合にオフ状態となる。つまり、入力電圧VDDが出力電圧VoutよりもトランジスタTr3のしきい値電圧Vth3分以上よりも大きい場合(VDD−Vout>Vth3)にオン状態となり、Vgs3(=VDD−Vout)がVth3よりも小さい場合(VDD−Vout<Vth3)にオフ状態となる。
そして、入力電圧VDDが出力電圧Voutの仕様値に到達したタイミングt1以降は、図5(b)に示すように、入力電圧VDDが低下してもトランジスタTr3のゲート・ソース間電圧Vgs3は一定となる。また、VDD−Vout=Vth3となるタイミングt0以前は、トランジスタTr3はオン状態であり、出力電圧Voutが増加してブースト用トランジスタTr3がオンして、ブースト電流を流そうとした時にブースト電流を流すことができる。
また、この実施例においては、トランジスタTr3のしきい値電圧Vth3を調整することで、ブースト電流I3の規制を開始する電圧を調整することができる。つまり、入力電圧VDDが出力電圧Voutに対してどの程度まで近づいたらブースト電流I3の規制を開始するかを調整することができる。
また、フィードバック電圧VFBを生成するブリーダ抵抗R1,R2は、オンチップの素子でなく、外付けの素子で構成しても良い。
11 誤差アンプ(制御回路)
12 基準電圧回路
13 カレントミラー回路(動作電流生成回路)
14 電流ブースト回路(動作電流生成回路)
CI2 定電流源(動作電流生成回路)
M1 電圧制御用トランジスタ
M2 ブースト電流用トランジスタ
M3 ブースト電流規制用トランジスタ
Claims (5)
- 電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、
出力電圧に比例したフィードバック電圧と所定の基準電圧を入力とし出力電圧が一定になるように前記電圧制御用トランジスタを制御する制御回路と、
前記制御回路に動作電流を流す動作電流生成回路と、を備えたレギュレータ用半導体集積回路であって、
前記動作電流生成回路は、
前記出力端子より出力される出力電流が多くなった場合に前記動作電流を増加させる機能と、
前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記動作電流を増加させる機能を制限する機能と、を有するように構成されていることを特徴とするレギュレータ用半導体集積回路。 - 前記動作電流生成回路は、
前記動作電流の基準となる電流を生成する定電流源と、
該定電流源により流される電流に比例した電流を生成して前記動作電流として前記制御回路に流すカレントミラー回路と、
前記出力端子より出力される出力電流が多くなった場合に前記動作電流の基準となる電流に加算するブースト電流を生成し前記カレントミラー回路に流す電流ブースト回路と、を備え、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流を制限するように構成されていることを特徴とする請求項1に記載のレギュレータ用半導体集積回路。 - 前記電流ブースト回路は、
前記電圧制御用トランジスタとカレントミラー回路を構成可能に接続され、その制御端子に、前記電圧制御用トランジスタの制御端子に印加される前記制御回路の出力電圧と同一の電圧が印加され、前記電圧制御用トランジスタに流れる電流に縮小比例した電流を前記ブースト電流として流すブースト電流用トランジスタを有し、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流用トランジスタに流れる電流を制限するように構成されていることを特徴とする請求項2に記載のレギュレータ用半導体集積回路。 - 前記電流ブースト回路は、前記ブースト電流用トランジスタと直列に接続された第1のトランジスタと、
前記出力端子と基準電位点との間に直列形態に接続された第2のトランジスタおよび定電流源と、
を備え、前記第1のトランジスタと前記第2のトランジスタは制御端子同士が結合され、前記第2のトランジスタの制御端子は前記第2のトランジスタのドレイン端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値以下になった場合に、前記第1のトランジスタと前記第2のトランジスタとがカレントミラー回路として動作して前記ブースト電流用トランジスタに流れる電流を制限することを特徴とする請求項3に記載のレギュレータ用半導体集積回路。 - 前記電流ブースト回路は、前記ブースト電流用トランジスタと直列形態に接続されたトランジスタを備え、
該トランジスタは、その制御端子が前記出力端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値に近い所定の電圧以下になった場合に電流制限状態となるように動作することを特徴とする請求項3に記載のレギュレータ用半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011223139A JP5821497B2 (ja) | 2011-10-07 | 2011-10-07 | レギュレータ用半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011223139A JP5821497B2 (ja) | 2011-10-07 | 2011-10-07 | レギュレータ用半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084097A JP2013084097A (ja) | 2013-05-09 |
JP5821497B2 true JP5821497B2 (ja) | 2015-11-24 |
Family
ID=48529237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011223139A Active JP5821497B2 (ja) | 2011-10-07 | 2011-10-07 | レギュレータ用半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5821497B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10191503B2 (en) | 2017-04-25 | 2019-01-29 | Kabushiki Kaisha Toshiba | Linear regulator with reduced oscillation |
US11334102B2 (en) | 2019-09-04 | 2022-05-17 | Kabushiki Kaisha Toshiba | Power supply circuitry |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102169384B1 (ko) | 2014-03-13 | 2020-10-23 | 삼성전자주식회사 | 스위칭 레귤레이터, 이를 포함하는 전력 관리 장치 및 시스템 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03158912A (ja) * | 1989-11-17 | 1991-07-08 | Seiko Instr Inc | ボルテージ・レギュレーター |
JPH0540534A (ja) * | 1991-08-06 | 1993-02-19 | Seiko Epson Corp | 電子回路 |
JPH06324751A (ja) * | 1993-05-11 | 1994-11-25 | Nec Kansai Ltd | 電源回路 |
JP2000066745A (ja) * | 1998-08-26 | 2000-03-03 | New Japan Radio Co Ltd | 定電圧レギュレータ回路 |
-
2011
- 2011-10-07 JP JP2011223139A patent/JP5821497B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10191503B2 (en) | 2017-04-25 | 2019-01-29 | Kabushiki Kaisha Toshiba | Linear regulator with reduced oscillation |
US11334102B2 (en) | 2019-09-04 | 2022-05-17 | Kabushiki Kaisha Toshiba | Power supply circuitry |
Also Published As
Publication number | Publication date |
---|---|
JP2013084097A (ja) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5516320B2 (ja) | レギュレータ用半導体集積回路 | |
JP5168910B2 (ja) | 定電流回路及び定電流回路を使用した発光ダイオード駆動装置 | |
US10459470B2 (en) | Voltage regulator and method for providing an output voltage with reduced voltage ripple | |
US7402987B2 (en) | Low-dropout regulator with startup overshoot control | |
US8680828B2 (en) | Voltage regulator | |
CN109213247B (zh) | 用以供应调节电压至目标电路的电路及方法 | |
US6956429B1 (en) | Low dropout regulator using gate modulated diode | |
JP4982688B2 (ja) | 温度依存性を有する内部電源発生装置 | |
JP2013012000A (ja) | レギュレータ用半導体集積回路 | |
JPH10133754A (ja) | レギュレータ回路及び半導体集積回路装置 | |
US9606556B2 (en) | Semiconductor integrated circuit for regulator | |
US20210080985A1 (en) | Load current based dropout control for continuous regulation in linear regulators | |
US20200356125A1 (en) | N-channel input pair voltage regulator with soft start and current limitation circuitry | |
US20170220059A1 (en) | Regulator circuit | |
JP5793979B2 (ja) | レギュレータ用半導体集積回路 | |
JP5895369B2 (ja) | レギュレータ用半導体集積回路 | |
JP2010191619A (ja) | ボルテージレギュレータ | |
US10739801B2 (en) | Band-gap reference circuit | |
JP5631918B2 (ja) | 過電流保護回路、および、電力供給装置 | |
US9323265B2 (en) | Voltage regulator output overvoltage compensation | |
KR101274280B1 (ko) | 전압 조정기 | |
JP5821497B2 (ja) | レギュレータ用半導体集積回路 | |
JP2013097505A (ja) | レギュレータ用半導体集積回路 | |
TWI659287B (zh) | 調節電路及其提供調節電壓至目標電路的方法 | |
EP3528237B1 (en) | Current correction techniques for accurate high current short channel driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5821497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |