JP2004128329A - 電圧帰還回路を有する半導体装置及びそれを用いた電子装置 - Google Patents
電圧帰還回路を有する半導体装置及びそれを用いた電子装置 Download PDFInfo
- Publication number
- JP2004128329A JP2004128329A JP2002292513A JP2002292513A JP2004128329A JP 2004128329 A JP2004128329 A JP 2004128329A JP 2002292513 A JP2002292513 A JP 2002292513A JP 2002292513 A JP2002292513 A JP 2002292513A JP 2004128329 A JP2004128329 A JP 2004128329A
- Authority
- JP
- Japan
- Prior art keywords
- output
- feedback
- pad
- semiconductor device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Abstract
【解決手段】入力信号と帰還信号とに基づいて出力電圧を制御するICチップを有する半導体装置において、ICチップに出力用パッドとは別に出力電圧帰還用パッドを設ける。そして、ICチップ外部の出力電圧を帰還するとともに出力用パッドと帰還用パッド間に保護用抵抗を接続する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、出力電圧を帰還する電圧帰還回路を有する半導体装置及びそれを用いた電子装置に関する。
【0002】
【従来の技術】
定電圧出力回路を有するICチップを用いた半導体装置において、ロードレギュレーション(出力電圧ー出力電流特性)を改善するために、ICチップに出力用パッドと別に帰還用パッドを設けて、半導体装置の出力用ピンとそれぞれボンディングワイヤによって別々に接続したものが、例えば特開2001−274332号公報に示されている。
【0003】
この従来の半導体装置においては、半導体装置の出力用ピンにおける出力電圧が、定電圧出力回路への帰還電圧として帰還される。したがって、その帰還電圧には、ICチップの出力用パッドと出力用ピンとの間を接続するボンディングワイヤでの電圧降下が含まれないから、その電圧降下分だけロードレギュレーションが改善されている。
【0004】
【発明が解決しようとする課題】
しかし、この従来の半導体装置では、ICチップの出力用パッドと帰還用パッドとが別々に出力用ピンと接続されているから、帰還用パッドと出力用ピンとの間の接続が接触不良やワイヤ断線などにより絶たれると、帰還が行われなくなってしまう。
【0005】
この場合、定電圧出力回路は、出力電圧が零であると認識するから、出力電圧を上昇させるように機能する。その結果、半導体装置からは最も高い出力電圧が出力され、その負荷となるデバイスを破壊してしまう、問題がある。
【0006】
また、半導体装置から負荷へ供給される電流が大きい場合や、半導体装置から負荷までの距離が長い場合には、その電圧降下により負荷の入力端におけるロードレギュレーションが悪化する、問題がある。
【0007】
そこで、本発明は、ロードレギュレーションを向上すると共に、帰還回路の接続不良による出力電圧の異常な上昇を防止する帰還回路を有する半導体装置、及びその半導体装置を備えた電子機器を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1記載の半導体装置は、入力信号と出力電圧を帰還した帰還信号とに基づいて前記出力電圧を制御する制御回路部、前記出力電圧を出力するための出力用パッド、前記帰還信号を帰還するための帰還用パッド、前記出力用パッドと前記帰還用パッドとの間に接続された保護用抵抗を含むICチップと、
前記出力用パッド及び前記帰還用パッドにそれぞれ接続された出力用端子とを、有することを特徴とする。
【0009】
請求項2記載の半導体装置は、入力信号と出力電圧を帰還した帰還信号とに基づいて前記出力電圧を制御する制御回路部、前記出力電圧を出力するための出力用パッド、前記帰還信号を帰還するための帰還用パッドを含むICチップと、
前記出力用パッドに接続された出力用端子と、
前記帰還用パッドに接続された帰還用端子とを、有することを特徴とする。
【0010】
請求項3記載の半導体装置は、請求項2記載の半導体装置において、
さらに、前記ICチップは、前記出力用パッドと前記帰還用パッドとの間に接続された保護用抵抗を含む、ことを特徴とする。
【0011】
請求項4記載の電子装置は、入力信号と出力電圧を帰還した帰還信号とに基づいて前記出力電圧を制御する制御回路部、前記出力電圧を出力するための出力用パッド、前記帰還信号を帰還するための帰還用パッド、前記出力用パッドと前記帰還用パッドとの間に接続された保護用抵抗を含むICチップと、前記出力用パッドに接続された出力用端子と、前記帰還用パッドに接続された帰還用端子とを、有する半導体装置と、
入力端子を有する負荷装置と、
前記出力用端子と前記負荷装置の前記入力用端子との間を接続し、前記半導体装置の出力を前記負荷装置に供給する出力用配線と、
前記帰還用端子と前記負荷装置の前記入力用端子あるいは前記出力用配線との間を接続し、前記負荷装置に供給される電圧を前記半導体装置に帰還するための帰還用配線とを、備えることを特徴とする。
【0012】
請求項5記載の電子装置は、入力信号と出力電圧を帰還した帰還信号とに基づいて前記出力電圧を制御する制御回路部、前記出力電圧を出力するための出力用パッド、前記帰還信号を帰還するための帰還用パッドを含むICチップと、前記出力用パッドに接続された出力用端子と、前記帰還用パッドに接続された帰還用端子とを、有する半導体装置と、
入力端子を有する負荷装置と、
前記出力用端子と前記負荷装置の前記入力用端子との間を接続し、前記半導体装置の出力を前記負荷装置に供給する出力用配線と、
前記帰還用端子と前記負荷装置の前記入力用端子あるいは前記出力用配線との間を接続し、前記負荷装置に供給される電圧を前記半導体装置に帰還するための帰還用配線と、
前記出力用配線と前記帰還用配線との間に接続された保護用抵抗を、備えることを特徴とする。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の電圧帰還回路を有する半導体装置及びそれを用いた電子装置の実施の形態について、説明する。
【0014】
図1は本発明の第1の実施の形態に係る半導体装置(即ち、ICデバイス)の構成を示す図である。
【0015】
図1において、ICチップ11は、シリーズレギュレータを構成している。このICチップ11には、電源から入力電圧Viを入力するための入力用パッドPi1と、電圧調整された出力電圧Voを出力するための出力用パッドPo1と、外部に出力された出力電圧Voを帰還電圧Vfbとして帰還(フィードバック)するための帰還用パッドPf1を含む複数のパッドが形成されている。
【0016】
入力用パッドPi1と出力用パッドPo1との間に、電圧調整素子であるP型MOSトランジスタQ1が接続されている。また、出力用パッドPo1と帰還用パッドPf1との間に保護用抵抗Rp1が接続されている。この保護用抵抗Rp1は、ICチップ11の内部で出力用パッドPo1と帰還用パッドPf1との間を接続するように構成しているから、その断線などの故障の可能性がもっとも低い。
【0017】
演算増幅器OP1の反転入力端子(−)には入力信号である基準電圧Vrefが入力され、その非反転入力端子(+)には帰還電圧Vfbを分圧抵抗R1、R2で分圧した分圧帰還電圧Vfb′が入力される。基準電圧Vrefと分圧帰還電圧Vfb′の差に応じた誤差分が演算増幅器OP1から出力され、トランジスタQ1のゲートに供給される。これら演算増幅器OP1、トランジスタQ1、分圧抵抗R1、R2等が制御回路部を構成する。
【0018】
半導体装置21は、ICチップ11と共に、リード端子である入力端子(以下、入力用ピン)Pi2と出力端子(以下、出力用ピン)Po2を含む複数の外部端子が形成されている。入力用ピンPi2はボンディングワイヤWi1により入力用パッドPi1に接続され、出力用ピンPo2はボンディングワイヤWo1により出力用パッドPo1に接続される。出力用ピンPo2はまた、ボンディングワイヤWf1により帰還用パッドPf1にも接続されている。これらのボンディングワイヤーは、通常金線(Au)の細線で形成され、その抵抗値は約50〜100mΩ程度である。
【0019】
そして、図中に破線で示しているように、入力用ピンPi2には電源としての電池BATが接続され、入力電圧Vi(例えば、4.5v)が供給される。また、出力用ピンPo2からは、出力電圧Vo(例えば、3.0v)が負荷装置31に供給される。
【0020】
この半導体装置21では、基準電圧Vrefと分圧基準電圧Vfb′とが等しくなるように定電圧制御される。帰還用パッドPf1を出力用パッドPo1とは別に設け、帰還用パッドPf1をボンディングワイヤWf1により出力用ピンPo2に接続しているから、帰還電圧Vfbとして出力用ピンPo2における出力電圧Voが帰還される。これにより、ボンディングワイヤWo1での電圧降下(例えば、100mV)が出力電圧Voに影響を与えないから、その分のロードレギュレーションが向上する。
【0021】
本発明では、さらに、ICチップ11の内部で出力用パッドPo1と帰還用パッドPf1との間に保護用抵抗Rp1を接続するように構成している。この保護用抵抗Rp1が接続されていない場合には、ボンディングワイヤWf1が帰還用パッドPf1や出力用ピンPo2でワイヤ外れを起こして接触不良となったり、あるいは断線したりすると、帰還が行われなくなるから、出力電圧Voはほぼ入力電圧Viまで上昇し、負荷装置31を破壊してしまう。
【0022】
しかし、保護用抵抗Rp1を設けていることにより、もし、ボンディングワイヤWf1に接触不良や断線が生じたとしても、出力用パッドPo1での出力電圧Voが保護用抵抗Rp1及び分圧抵抗R1、R2により帰還される。したがって、出力電圧Voは所定の制限された値までの上昇にとどまる。よって、負荷装置31の破壊は防止できる。
【0023】
この保護用抵抗Rp1の抵抗値は、▲1▼帰還点(この場合は、出力用ピンPo2)の出力電圧Voが実質的に正確に帰還されること、 ▲2▼正常な帰還が行われなくなったときに負荷装置31に破壊などの悪影響を与えないこと、▲3▼正常な帰還が行われなくなったことを出力電圧Voの変化(上昇)から検出することができること、等の条件に合うように設定される。保護用抵抗Rp1の抵抗値は、具体的には、分圧抵抗R1、R2の抵抗値との関係で決められるが、出力電圧Voを約10〜20%程度上昇させるように設定することが好ましい。
【0024】
なお、正常な帰還が行われなくなったことの検出は、ICチップ11に、基準電圧Vrefと出力用パッドPo1での出力電圧Voとを比較する比較手段を設けることにより、また、単に出力用パッドPo1での出力電圧Voを監視する監視手段を設けることにより行う。あるいは、出力用ピンPo2での出力電圧Voを監視するようにしてもよい。
【0025】
これにより、出力用パッドPo1と出力用ピンPo2との間を接続するボンディングワイヤWo1での電圧降下に関わらずロードレギュレーションが向上すると共に、電圧帰還経路での接続不良による出力電圧Voの異常な上昇を防止することができる。
【0026】
図2は本発明の第2の実施の形態に係る半導体装置の構成を示す図であり、図3はその半導体装置を用いた本発明の第3の実施の形態に係る電子装置の構成を示す図である。
【0027】
図2の半導体装置22において、帰還用端子(以下、帰還用ピン)Pf2を設け、帰還用パッドPf1との間をボンディングワイヤWf1により接続している。したがって、帰還用ピンPf2は、帰還電圧Vfbを帰還させるために、半導体装置22の外部において、出力用ピンPo2に接続されている出力用配線に接続されることになる。この帰還経路の形成方法の点で、図1の半導体装置21と異なっている。その他の点は、図1と同様である。
【0028】
図3の電子装置40において、プリント配線基板(以下、PCB)41に、半導体装置22と負荷装置31が設けられている。その半導体装置22の出力用ピンPo2と、負荷装置31の入力端子とが、PCB41に形成されているパターン配線である出力用配線Loにより接続されている。また、半導体装置22の帰還用ピンPf2と、出力用配線Loの負荷装置31の近傍点Nとが、パターン配線である帰還用配線Lfにより接続されている。この近傍点Nにおける出力電圧Voが帰還用パッドPf1に帰還される。なお、近傍点Nに代えて、負荷装置31の入力端子に、帰還用配線Lfを接続するようにしてもよい。また、入力用ピンPi2は、パターン配線により入力電圧Viの供給点に接続されている。
【0029】
図3の電子装置40では、負荷装置31の入力端子の近傍点Nでの出力電圧Voを帰還するから、半導体装置22と負荷装置31との間の出力用配線Loでの電圧降下も近傍点Nでの出力電圧Voに影響を与えない。したがって、半導体装置22と負荷装置31との間の距離が長い場合や、半導体装置22から負荷装置31へ供給する電流が大きい場合にも、ロードレギュレーションが悪化することなく、負荷装置31に所定電圧を供給することができる。
【0030】
負荷装置31の近傍点Nから出力電圧Voを帰還することにより、半導体装置22内部でのボンディングワイヤWf1での断線などによる接続不良の他に、帰還用ピンPf2と帰還用配線Lfとのはんだ付けの不良や帰還用配線Lfのパターン配線の断線など帰還経路の接続不良が生じる可能性が高くなる。
【0031】
本発明では、この場合でも、ICチップ12の内部で出力用パッドPo1と帰還用パッドPf1との間に保護用抵抗Rp1を接続するように構成しているから、保護用抵抗Rp1断線などの故障の可能性がもっとも低い。したがって、もし、その帰還経路のいずれかで接触不良や断線に依る接続不良が生じたとしても、図1の半導体装置と同様に、出力用パッドPo1での出力電圧Voが保護用抵抗Rp1及び分圧抵抗R1、R2により帰還され、出力電圧Voは所定の制限された値までの上昇にとどまる。よって、負荷装置31の破壊は防止できる。
【0032】
このように、出力電圧Voの帰還点は負荷装置31に近づける(即ち、近傍点N)と共に、保護用抵抗Rp1を逆に帰還経路の制御回路部側に設けることにより、ロードレギュレーションの向上と、帰還経路の接続不良に対する保護対策の有効性とを、達成することができる。
【0033】
図4は本発明の第4の実施の形態に係る半導体装置の構成を示す図であり、図5はその半導体装置を用いた本発明の第5の実施の形態に係る電子装置の構成を示す図である。
【0034】
図4の半導体装置23において、図2の半導体装置22と異なる点は、出力用パッドPo1と帰還用パッドPf1の間に保護用抵抗Rp1が設けられていない点である。その他の点は同じである。
【0035】
また、図5の電子装置40Aにおいて、図3の電子装置40と異なる点は、PCB42上の出力用配線Loと帰還用配線Lfとの間に保護用抵抗Rp1を接続している点である。その他の点は同じである。
【0036】
図5において、保護用抵抗Rp1は半導体装置23にできるだけ近い箇所で出力用配線Loと帰還用配線Lfとの間に接続することが、保護対策の点から好ましい。また、保護用抵抗Rp1は出力用ピンPo2と帰還用ピンPf2に接続してもよい。
【0037】
この図5の電子装置40Aにおいては、半導体装置23の外部に保護用抵抗Rp1を設けるから、ボンディングワイヤWf1での接続不良に付いては保護することはできない。しかし、保護用抵抗Rp1について未加工のICチップ13でもPCB42上で、必要に応じて保護用抵抗Rp1を接続することにより、半導体装置23の外部での帰還経路の接続不良に対して、保護対策を採ることができる。
【0038】
したがって、図3の電子装置40におけるとほぼ同様の、ロードレギュレーションの向上と、帰還経路の接続不良に対する保護対策の有効性とを達成することができる。
【0039】
図6は本発明の第6の実施の形態に係る電子装置の構成を示す図である。この図6では、折り畳み型携帯電話機のような折り畳み型電子装置に本発明を適用した例を示すものである。
【0040】
この折り畳み型電子装置50は、折り畳み構造の一方に図2で示した半導体装置22を設けたPCB43を配置し、他方に負荷装置31を設けたPCB44を配置しており、折り畳み部51で折り畳み自在に結合されている。なお、52はアンテナである。
【0041】
そして、図3の電子装置におけると同様に、出力用配線Lo及び帰還用配線Lfによって半導体装置22と負荷装置31とが接続されている。折り畳み部51での接続は、コネクタC1とフレキシブルワイヤFLXとコネクタC2とにより行われる。
【0042】
折り畳み構造の電子装置50では、半導体装置22から負荷装置31への給電する距離がどうしても長くなり、また折り畳み部51での機械的構造により電気的接続の信頼性が低下する場合が多い。
【0043】
このような折り畳み型電子装置50では、ロードレギュレーションの向上と、帰還経路の接続不良に対する保護対策の有効性を達成するために、本発明の適用がさらに有効である。
【0044】
なお、以上の各実施の形態では、ICチップ11、12、13での制御回路部として、シリーズ・レギュレータを例として説明している。しかし、本発明は、シリーズ・レギュレータに限らず、スイッチング・レギュレータや、チャージポンプ型レギュレータなど他のレギュレータにも同様に適用することができる。また、そのほか、音声出力用増幅器など、電圧帰還回路を有するものに広く適用することができる。
【0045】
図7は、本発明の第7の実施の形態に係り、本発明をBTL(Balanced Transformer Less )構成の音声信号出力装置に適用した構成図を示すものである。
【0046】
図7において、ICチップ14は、BTL構成の出力増幅器を示している。このICチップ14には、入力信号Siを入力するための入力用パッドPs1と、正側出力信号を出力するための出力用パッドPo3と、外部に出力された正側出力信号を帰還するための帰還用パッドPf3と、負側出力信号を出力するための出力用パッドPo5と、外部に出力された負側出力信号を帰還するための帰還用パッドPf5を含む複数のパッドが形成されている。
【0047】
出力用パッドPo3と帰還用パッドPf3との間に保護用抵抗Rp2が接続され、出力用パッドPo5と帰還用パッドPf5との間に保護用抵抗Rp3が接続されている。
【0048】
演算増幅器OP2の非反転入力端子(+)には入力信号Siが入力され、その反転入力端子(−)には帰還用パッドPf3の帰還電圧と基準バイアス電圧Vb間の電圧を抵抗R3、R4で分圧した電圧が入力される。入力信号Siと分圧した電圧の差に応じた誤差分が演算増幅器OP2から出力され、出力用パッドPo3に供給される。
【0049】
また、演算増幅器OP3の非反転入力端子(+)には基準バイアス電圧Vbが入力され、その反転入力端子(−)には帰還用パッドPf5の帰還電圧と演算増幅器OP2の出力電圧間の電圧を抵抗R5、R6で分圧した電圧が入力される。
【0050】
半導体装置24は、ICチップ14と共に、リード端子である信号入力用ピンPs2、正側出力用ピンPo4、正側帰還用ピンPf4、負側出力用ピンPo6、負側帰還用ピンPf6を含む複数の外部端子が形成されている。そして、各対応するピンPs2、Po4、Pf4、Po6、Pf6と、パッドPs1、Po3、Pf3、Po5、Pf5とが、それぞれボンディングワイヤWs1、Wo2、Wf2、Wo3、Wf3によりそれぞれ接続される。
【0051】
なお、正側帰還用ピンPf4、負側帰還用ピンPf6を削除して、ピンPo4、Po6に、パッドPf3、Pf5を、ボンディングワイヤWf2、Wf3によりそれぞれ接続してもよい。
【0052】
BTL構成の音声信号出力装置では、図中に破線で示すように、正側出力用ピンPo4及び負側出力用ピンPo6にスピーカーSPが接続されて、BTL駆動される。
【0053】
図7の音声信号出力装置において、例えば、ボンディングワイヤWf2が断線などして帰還経路が断たれると、保護用抵抗Rp2、Rp3が設けられていない場合には、演算増幅器OP2、OP3の出力電圧は、それぞれ上限及び下限にオフセットし、その結果、正側出力用ピンPo4と負側出力用ピンPo6間に接続されているスピーカーSPに最大電流が流れ続けることになる。
【0054】
しかし、本発明においては、保護用抵抗Rp2、Rp3が設けられているから帰還経路が断たれることはなく、交流利得が変動するのみで済むから、大電流が流れることはなく、スピーカーSPが故障することはない。
【0055】
【発明の効果】
本発明の半導体装置及び電子装置によれば、出力用パッドと出力用端子との間を接続するワイヤや、出力用配線での電圧降下に関わらずロードレギュレーションが向上すると共に、電圧帰還経路での接続不良による出力電圧の異常な上昇を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置の構成図。
【図2】本発明の第2の実施の形態に係る半導体装置の構成図。
【図3】本発明の第3の実施の形態に係る電子装置の構成図。
【図4】本発明の第4の実施の形態に係る半導体装置の構成図。
【図5】本発明の第5の実施の形態に係る電子装置の構成図。
【図6】本発明の第6の実施の形態に係る電子装置の構成図。
【図7】本発明の第7の実施の形態に係る、BTL構成の音声信号出力装置の構成図。
【符号の説明】
11、12、13、14 ICチップ
21、22、23、24 半導体装置(ICデバイス)
Pi1、Po1、Po3、Po5、Pf1、Pf3、Pf5、Ps1 パッド
Pi2、Po2、Po4、Po6、Pf2、Pf4、Pf6、Ps2 ピン
Wi1、Wo1〜Wo3、Wf1〜Wf3、Ws1 ボンディングワイヤ
Q1 MOSトランジスタ
OP1、OP2、OP3 演算増幅器
31 負荷装置
SP スピーカ
41〜44 プリント基板(PCB)
Lo 出力用配線
Lf 帰還用配線
N 近傍点
51 折り畳み部
C1、C2 コネクタ
FLX フレキシブルワイヤ
Claims (5)
- 入力信号と出力電圧を帰還した帰還信号とに基づいて前記出力電圧を制御する制御回路部、前記出力電圧を出力するための出力用パッド、前記帰還信号を帰還するための帰還用パッド、前記出力用パッドと前記帰還用パッドとの間に接続された保護用抵抗を含むICチップと、
前記出力用パッド及び前記帰還用パッドにそれぞれ接続された出力用端子とを、有することを特徴とする半導体装置。 - 入力信号と出力電圧を帰還した帰還信号とに基づいて前記出力電圧を制御する制御回路部、前記出力電圧を出力するための出力用パッド、前記帰還信号を帰還するための帰還用パッドを含むICチップと、
前記出力用パッドに接続された出力用端子と、
前記帰還用パッドに接続された帰還用端子とを、有することを特徴とする半導体装置。 - 前記ICチップは、前記出力用パッドと前記帰還用パッドとの間に接続された保護用抵抗を含む、ことを特徴とする、請求項2記載の半導体装置。
- 入力信号と出力電圧を帰還した帰還信号とに基づいて前記出力電圧を制御する制御回路部、前記出力電圧を出力するための出力用パッド、前記帰還信号を帰還するための帰還用パッド、前記出力用パッドと前記帰還用パッドとの間に接続された保護用抵抗を含むICチップと、前記出力用パッドに接続された出力用端子と、前記帰還用パッドに接続された帰還用端子とを、有する半導体装置と、
入力端子を有する負荷装置と、
前記出力用端子と前記負荷装置の前記入力用端子との間を接続し、前記半導体装置の出力を前記負荷装置に供給する出力用配線と、
前記帰還用端子と前記負荷装置の前記入力用端子あるいは前記出力用配線との間を接続し、前記負荷装置に供給される電圧を前記半導体装置に帰還するための帰還用配線とを、備えることを特徴とする電子装置。 - 入力信号と出力電圧を帰還した帰還信号とに基づいて前記出力電圧を制御する制御回路部、前記出力電圧を出力するための出力用パッド、前記帰還信号を帰還するための帰還用パッドを含むICチップと、前記出力用パッドに接続された出力用端子と、前記帰還用パッドに接続された帰還用端子とを、有する半導体装置と、
入力端子を有する負荷装置と、
前記出力用端子と前記負荷装置の前記入力用端子との間を接続し、前記半導体装置の出力を前記負荷装置に供給する出力用配線と、
前記帰還用端子と前記負荷装置の前記入力用端子あるいは前記出力用配線との間を接続し、前記負荷装置に供給される電圧を前記半導体装置に帰還するための帰還用配線と、
前記出力用配線と前記帰還用配線との間に接続された保護用抵抗を、備えることを特徴とする電子装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292513A JP2004128329A (ja) | 2002-10-04 | 2002-10-04 | 電圧帰還回路を有する半導体装置及びそれを用いた電子装置 |
KR1020030068288A KR100594872B1 (ko) | 2002-10-04 | 2003-10-01 | 전압귀환회로를 갖는 반도체 장치 및 이를 이용한 전자장치 |
US10/677,791 US20040075488A1 (en) | 2002-10-04 | 2003-10-02 | Semiconductor device having voltage feedback circuit therein, and electronic apparatus using the same |
TW092127258A TWI236762B (en) | 2002-10-04 | 2003-10-02 | Semiconductor device having voltage feedback circuit therein, and electronic apparatus using the same |
CNB2006100678674A CN100501630C (zh) | 2002-10-04 | 2003-10-04 | 具有电压反馈电路的半导体器件 |
CNB2003101198401A CN1278423C (zh) | 2002-10-04 | 2003-10-04 | 具有电压反馈电路的半导体器件及利用它的电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292513A JP2004128329A (ja) | 2002-10-04 | 2002-10-04 | 電圧帰還回路を有する半導体装置及びそれを用いた電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128329A true JP2004128329A (ja) | 2004-04-22 |
Family
ID=32283744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002292513A Pending JP2004128329A (ja) | 2002-10-04 | 2002-10-04 | 電圧帰還回路を有する半導体装置及びそれを用いた電子装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004128329A (ja) |
CN (1) | CN100501630C (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006016456A1 (ja) * | 2004-08-10 | 2006-02-16 | Rohm Co., Ltd | 回路の保護方法、保護回路およびそれを利用した電源装置 |
JP2006309312A (ja) * | 2005-04-26 | 2006-11-09 | Sharp Corp | レギュレータ |
JP2010073754A (ja) * | 2008-09-16 | 2010-04-02 | Sanyo Electric Co Ltd | 半導体回路及び電源装置 |
JP2014060417A (ja) * | 2008-09-19 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI394023B (zh) * | 2010-01-11 | 2013-04-21 | Richtek Technology Corp | 混合式寬範圍除法器及其方法 |
-
2002
- 2002-10-04 JP JP2002292513A patent/JP2004128329A/ja active Pending
-
2003
- 2003-10-04 CN CNB2006100678674A patent/CN100501630C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006016456A1 (ja) * | 2004-08-10 | 2006-02-16 | Rohm Co., Ltd | 回路の保護方法、保護回路およびそれを利用した電源装置 |
JPWO2006016456A1 (ja) * | 2004-08-10 | 2008-05-01 | ローム株式会社 | 回路の保護方法、保護回路およびそれを利用した電源装置 |
JP2006309312A (ja) * | 2005-04-26 | 2006-11-09 | Sharp Corp | レギュレータ |
JP2010073754A (ja) * | 2008-09-16 | 2010-04-02 | Sanyo Electric Co Ltd | 半導体回路及び電源装置 |
JP2014060417A (ja) * | 2008-09-19 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
US9000574B2 (en) | 2008-09-19 | 2015-04-07 | Renesas Electronics Corporation | Semiconductor device for battery power voltage control |
US9209113B2 (en) | 2008-09-19 | 2015-12-08 | Renesas Electronics Corporation | Semiconductor device for battery power voltage control |
Also Published As
Publication number | Publication date |
---|---|
CN1821921A (zh) | 2006-08-23 |
CN100501630C (zh) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060238944A1 (en) | Regulator | |
JP5693546B2 (ja) | 集積回路への電力供給方法、システム及びそれに使用される集積回路 | |
CN112882525A (zh) | 稳压器用半导体集成电路、车载用电子设备 | |
JP4833837B2 (ja) | 半導体装置および電子装置 | |
US7692492B2 (en) | Operational amplifier | |
KR100594872B1 (ko) | 전압귀환회로를 갖는 반도체 장치 및 이를 이용한 전자장치 | |
KR20090113174A (ko) | 부하구동장치 | |
JP2004128329A (ja) | 電圧帰還回路を有する半導体装置及びそれを用いた電子装置 | |
US8368247B2 (en) | Semiconductor body and method for voltage regulation | |
US7989935B2 (en) | Semiconductor device | |
US7321257B2 (en) | Semiconductor device capable of detecting an open bonding wire using weak current | |
JPH11121683A (ja) | 半導体集積回路 | |
TWI440272B (zh) | 用於限制非鏡像電流的方法及其電路 | |
EP3945324A1 (en) | Transistor package with load current sense modality | |
US7906946B2 (en) | Semiconductor integrated circuit device for providing series regulator | |
US20230411311A1 (en) | Semiconductor chip and semiconductor device | |
US20210080492A1 (en) | Semiconductor device and power device | |
JP3554251B2 (ja) | 安定化直流電源装置 | |
TWI442487B (zh) | 於積體電路封裝之外部接頭上之信號削弱補償 | |
JP2834939B2 (ja) | パワーアンプの保護回路 | |
WO2003042771A2 (en) | Power supply method and apparatus | |
JP2004014576A (ja) | 半導体装置 | |
JP2005129613A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060630 |