TWI440272B - 用於限制非鏡像電流的方法及其電路 - Google Patents

用於限制非鏡像電流的方法及其電路 Download PDF

Info

Publication number
TWI440272B
TWI440272B TW097146794A TW97146794A TWI440272B TW I440272 B TWI440272 B TW I440272B TW 097146794 A TW097146794 A TW 097146794A TW 97146794 A TW97146794 A TW 97146794A TW I440272 B TWI440272 B TW I440272B
Authority
TW
Taiwan
Prior art keywords
voltage
coupled
lead
current
transistor
Prior art date
Application number
TW097146794A
Other languages
English (en)
Other versions
TW200939592A (en
Inventor
Paolo Migliavacca
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW200939592A publication Critical patent/TW200939592A/zh
Application granted granted Critical
Publication of TWI440272B publication Critical patent/TWI440272B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

用於限制非鏡像電流的方法及其電路
本發明大體涉及半導體元件，尤其是涉及防止電路遭受過電流。
電信、網路和電腦應用通常要求插入配備電池的系統並從附件移除配備電池的系統的能力。在這些操作期間，不希望有的短路條件可能出現在連接器上，產生幾安培的峰值振幅的電流，這可能損壞電路和電池。為了防止這樣的有害效應，保護電路耦合到連接器介面，並且保護電路具有控制功率MOSFET開關的電流限制能力，電源電流通過該功率MOSFET開關傳送。
由於需要大量的元件以將電流限制到特定水準的方式來控制功率MOSFET開關，現有的電流限制器具有高成本的缺點。此外，由於在將分立的功率MOSFET耦合到積體電路中內在的缺陷，使用積體電路技術來限制電流流動不適合用於分立的功率MOSFET。例如，圖1示出現有技術的電流限制電路10，其中開關12耦合到積體電路14。應注意，開關12是分立的元件，而積體電路14是單片積體電路。換句話說，開關12和積體電路14由兩個分離的矽基底製造的。開關12包括具有源極、汲極和閘極的功率MOSFET 16。積體電路14包括MOSFET 20和22、電阻器24、26和28、放大器30、比較器32以及電荷泵34。與使用設計成適合於分立的功率器件的半導體工藝製造的功率MOSFET 16不同，MOSFET 20和22是使用設計成適合於積體電路的工藝來製造的。MOSFET 20具有通過電阻器24耦合到輸入節點36的汲極、通過電阻器26耦合到地電位的源極、以及耦合到放大器30的輸出的閘極。放大器30具有耦合成接收參考電位VREF 的輸入和耦合到MOSFET 20的源極的輸入。比較器32的一個輸入耦合到MOSFET 20的汲極，而另一輸入耦合到MOSFET 22的汲極和電阻器28的一個端子。電阻器28的另一端子耦合到輸入節點36。比較器32的輸出連接到電荷泵34的輸入，而電荷泵34的輸出連接到MOSFET 22的閘極。MOSFET 22的源極連接到輸出節點38。輸出電壓VOUT 出現在輸出節點38。
開關12和積體電路14安裝到支援結構，例如印刷電路板，而功率MOSFET 16的汲極和源極分別耦合到輸入節點36和輸出節點38，以及功率MOSFET 16的閘極連接到MOSFET 22的閘極。因此，電荷泵34的輸出通常連接到功率MOSFET 16和MOSFET 22的閘極，且MOSFET 22和功率MOSFET 16的源極連接在一起。
在工作中，放大器30與MOSFET 20、電阻器24和26、輸入節點36處的輸入電壓VIN 以及參考電壓VREF 結合，在比較器32的一個輸入處產生電壓V1 。功率MOSFET 16和MOSFET 22配置為電流鏡，使得當功率MOSFET 16開啟並傳導電流時電流I1 流經MOSFET 16，當功率MOSFET 22開啟並傳導電流時鏡像電流I1M 流經MOSFET 22。鏡像電流I1M 與電阻器28和出現在輸入節點36處的電壓VIN 結合，在比較器32的另一輸入節點處產生參考電壓V2 。如果鏡像電流I1M 在安全工作範圍之外，則電壓V2 將小於電壓V1 且比較器32產生禁止電荷泵34的輸出信號。禁止電荷泵34關閉了功率MOSFET 16和MOSFET 22，從而限制了電流I1 和鏡像電流I1M 的水準。如果鏡像電流I1M 在安全工作範圍內，則電壓V2 將大於電壓V1 且比較器32產生啟動電荷泵34的輸出信號。啟動電荷泵34使得功率MOSFET 16和MOSFET 22開啟，並傳導電流I1 和鏡像電流I1M 。此電路配置的缺點是，功率MOSFET 16和MOSFET 22由不同的矽基底製造，因而鏡像電流I1M 與電流I1 不匹配。此失配在來自電流鏡電路的信號中以及因而在來自電流限制電路的信號中引入不準確性，這可導致過電流條件，該過電流條件可能災難性地損壞開關12、積體電路14或兩者。使用相同的基底和相同的製造工藝來製造開關12和積體電路14的缺點是，工藝要求由功率MOSFET 12設定。使用設計成適合於功率MOSFET 16的製造工藝來製造MOSFET 20和22降低了其性能，使它們在電流限制應用中不適合。
因此，如果有這樣一種用於限制電流的電流限制電路和方法，其包含了使用利用不同的工藝流程製造的半導體元件而無需理想的電流匹配，則這種電流限制電路和方法是有利的。如果這種電路和方法實現起來有時間和成本效益，則進一步有利的。
總的來說，本發明提供了一種用於限制半導體元件中的電流流動的方法和結構。根據本發明的一個實施方式，用於防止電路遭受過電流的方法包括產生第一和第二電壓，其中第二電壓使用非鏡像電流產生。第一和第二電壓彼此比較且比較電壓響應於該比較而產生。非鏡像電流流動根據上述比較電壓被阻止或維持流動。
根據本發明的另一實施方式，用於限制非鏡像電流的方法包括感測流經導線的非鏡像電流的電流水準，以及回應於該非鏡像電流水準而操作電荷泵。
根據本發明的另一實施方式，提供了電流限制電路，其包括具有控制電極和載流電極的電晶體。導線耦合到載流電極之一。比較器的輸出通過電荷泵耦合到電晶體的控制電極。比較器的一個輸入耦合到電晶體中耦合到導線的載流電極，且比較器的另一輸入耦合成接收電壓。較佳地，鍵合線(bond wire)114在大約25毫歐姆(mΩ)和大約30mΩ之間。
圖2是根據本發明的實施方式的電流限制電路100的電路圖。在圖2中示出的是耦合到積體電路104的開關102。應注意，開關102是分立的元件，而積體電路104是單片積體電路。換句話說，開關102和積體電路104由兩個分離的矽基底製造。開關102包括具有源極、汲極和閘極的功率MOSFET 106。功率MOSFET 106的汲極通過引線鍵合114耦合到開關102的引線框引線108。簡要地參考圖3，功率MOSFET 106由半導體基底116形成，並具有在表面上形成的汲極鍵合墊(bond pad)118、源極鍵合墊121和閘極鍵合墊122。應注意，圖3是開關102在由根據本發明的實施方式的封裝材料例如塑封材料封裝之前的頂視圖。為了完整起見，圖中包括了虛線117，其表示在封裝了半導體基底116以及引線框引線108、109、110和112的部分之後的塑封材料的輪廓。半導體基底16耦合到引線框標記(未示出)。汲極鍵合墊118通過鍵合線114耦合到引線框引線108並通過鍵合線115耦合到引線框引線109，源極鍵合墊121通過鍵合線125耦合到引線框引線110，以及閘極鍵合墊122通過鍵合線126耦合到閘極引線112。MOSFET的汲極和源極也稱為載流電極，而MOSFET的閘極也稱為控制電極。
開關102的結構不是對本發明的限制。例如，半導體開關可由垂直定向的半導體器件組成。圖4是根據本發明的另一實施方式的開關102A在由封裝材料封裝之前的頂視圖，其中開關102A包括垂直定向的功率MOSFET 106A。作為例子，功率MOSFET 106A具有由半導體基底116A的一個表面形成的汲極鍵合墊和閘極鍵合墊以及由半導體基底的相對的表面形成的源極觸點。汲極鍵合墊和閘極鍵合墊也可稱為汲極觸點和閘極觸點。在圖4中示出的是具有與引線框標記或葉片(paddle)接觸的底側源極的垂直定向的功率MOSFET 106A，其中引線框引線的一部分從塑封材料延伸並用作源極端子110A。因此，源極鍵合線是開關102A所沒有的。與功率MOSFET 106一樣，垂直定向的功率MOSFET 106A具有通過鍵合線114耦合到引線框引線108並通過鍵合線115耦合到引線框引線109的汲極鍵合墊118，以及通過鍵合線126耦合到閘極引線112的閘極鍵合墊122。開關102A的電流限制操作類似於開關102的電流限制操作。應注意，字母"A"附加到參考符號102、106、110和116以區分功率MOSFET 106中結構可能不同於垂直功率MOSFET 106A中元件的結構的元件。
再次參考圖2，積體電路104包括MOSFET 120、電阻器124和126、放大器130、比較器132以及電荷泵134。與使用設計成適合於分立的功率器件的半導體工藝製造的功率MOSFET 106不同，MOSFET 120是使用設計成適合於積體電路的工藝來製造的。MOSFET 120具有通過電阻器124耦合到引線框引線108的汲極、耦合成通過電阻器126接收工作電位源VSS 的源極、以及耦合到放大器130的輸出的閘極。作為例子，工作電位源VSS 是地電位。引線框引線108用作開關102的輸入/輸出節點。引線框引線108連接到電流限制電路100的輸入節點136，輸入電壓VIN 在輸入節點136被接收到。放大器130具有耦合成接收參考電位VREF 的輸入和耦合到MOSFET 120的源極的輸入。比較器132的一個輸入耦合到MOSFET 120的汲極，而另一輸入通過引線框引線109和鍵合線115耦合到功率MOSFET 106的汲極和汲極鍵合墊118。鍵合墊118通過鍵合線114耦合到引線框引線108。比較器132的輸出連接到電荷泵134的輸入，而電荷泵134的輸出連接到功率MOSFET 106的閘極引線112。閘極引線112通過鍵合線126耦合到閘極鍵合墊122。功率MOSFET 106的源極通過鍵合線125連接到引線框引線110(在圖2和3中示出)。引線框引線110連接到電流限制電路100的輸出節點138，輸出電壓VOUT 在輸出節點138被提供。
圖5是根據本發明的另一實施方式的電流限制電路150的電路示意圖。在圖5中示出的是被封裝為多晶片模組的功率MOSFET 106和積體電路104，其中引線框引線109和112分別用鍵合墊109A和112A代替。功率MOSFET 106和積體電路104裝配到支援基底並被封裝在塑封材料內。因此，從功率MOSFET 106的汲極檢測到的信號和傳輸到功率MOSFET 106的閘極的信號在封裝的電流限制電路150的內部。
在工作中，放大器130與MOSFET 120、電阻器124和126、輸入節點136處的輸入電壓VIN 、參考電壓VREF 以及工作電位VSS 結合，在比較器132的一個輸入處產生電壓VA 。更具體地，當電壓VREF 和VIN 具有的值使得MOSFET 120開啟並傳導汲極電流ID120 時，電壓VA 出現在比較器132的一個輸入處。電壓VA 可由如下的等式1(EQT.1)、等式2(EQT.2)或等式3(EQT.3)給出：
VA =VSS +ID120 *R126 +VDS120 　EQT.1
VA =VIN -ID120 *R124 　EQT.2
VA =VIN- R124 /R126 *VREF 　EQT.3
其中：R124 是電阻器124的電阻值；R126 是電阻器126的電阻值；ID120 是MOSFET 120的汲極電流；VREF 是參考電壓；VDS120 是MOSFET 120的汲極到源極電壓；以及VSS 是工作電位的源。
當電壓VREF 和VIN 具有的值使得MOSFET 120關閉並不傳導時，電壓VA 實質上等於輸入電壓VIN 。
當電壓VIN 和功率MOSFET 106的閘極處的電壓具有的值使得功率MOSFET 106開啟並通過鍵合線114傳導在電流規範內的非鏡像電流IBW114 時，電壓VB 出現在比較器132的另一輸入處，並可由等式4(EQT.4)給出：VB =VIN -IBW114 *RWB114 EQT.4
其中：RWB114 是鍵合線114的電阻值；以及IBW114 是流經鍵合線114的非鏡像電流。
因為非鏡像電流IBW114 在規定的設計值內，所以電壓VB 大於或高於電壓VA ，且比較器132產生用作電荷泵134的輸入信號的輸出信號。響應於來自比較器132的輸出信號，電荷泵134產生用作功率MOSFET 106的閘極電壓的輸出信號，該輸出信號足以開啟功率MOSFET 106。應注意，比較器132具有高輸入阻抗，因而實質上零電流流經引線框引線109和鍵合線115，以及非鏡像電流IBW114 是功率MOSFET 106或功率MOSFET 106A的汲極電流。
當非鏡像電流IBW114 超出設計規範時，電壓VB 小於或低於電壓VA ，且比較器132產生輸出信號，該輸出信號使電荷泵134在功率MOSFET 106的閘極處產生關閉功率MOSFET 106的電壓。關閉功率MOSFET 106打開了從輸入節點136到輸出節點138的電流路徑，從而限制沿著該路徑流動的電流。
雖然功率MOSFET 106和106A以及MOSFET 120被描述為n溝道MOSFET，應理解，這不是對本發明的限制。MOSFET 106和106A、MOSFET 120或功率MOSFET 106和106A以及MOSFET 120的組合可為p溝道MOSFET。當功率MOSFET 106或106A為p溝道MOSFET時，電流IBW114 是源極電流，且通過MOSFET 120的電流是源極電流。
到現在應認識到，提供了用於限制電流流動的電路和方法。電流限制電路的優點是，它不依賴於使用電流鏡像技術的電流匹配，因而可獲得更精確的電流限制。這降低了由於過電流條件而引起的災難性器件故障的機會。此外，根據本發明的實施方式的電路和方法允許製造包括多晶片元件的電路，其中，晶片使用不同類型的半導體工藝流程來製造，例如使用高功率工藝流程製造的半導體晶片和使用較低功率、較高性能積體電路工藝流程製造的半導體晶片。
雖然這裏公開了某些較佳實施方式和方法，從前述公開對本領域技術人員來說很明顯的是，可對這樣的實施方式和方法進行變化和更改而不偏離本發明的實質和範圍。意圖是本發明應僅被限制到由所附權利要求以及適用法律的規則和法則所要求的程度。
10．．．流限制電路
12．．．開關
14．．．積體電路
16．．．功率MOSFET
20．．．MOSFET
22．．．MOSFET
24．．．電阻器
26．．．電阻器
28．．．電阻器
30．．．放大器
32．．．比較器
34．．．電荷泵
36．．．輸入節點
38．．．輸出節點
100．．．電流限制電路
102．．．開關
102A．．．開關
104．．．積體電路
106．．．功率MOSFET
106A．．．功率MOSFET
108．．．引線框引線
109．．．引線框引線
109A．．．鍵合墊
110．．．引線框引線
110A．．．源極端子
112．．．引線框引線
112A．．．鍵合墊
114．．．引線鍵合/鍵合線
115．．．鍵合線
116．．．半導體基底
116A．．．半導體基底
117．．．虛線
118．．．汲極鍵合墊
120．．．MOSFET
121．．．源極鍵合墊
122．．．閘極鍵合墊
124．．．電阻器
126．．．電阻器/鍵合線
125．．．鍵合線
126．．．鍵合線
130．．．放大器
132．．．比較器
134．．．電荷泵
136．．．輸入節點
138．．．輸出節點
150．．．電流限制電路
圖1是現有技術的電流限制電路的電路圖；
圖2是根據本發明的實施方式的電流限制電路的電路圖；
圖3示出來自圖2的電流限制電路的開關在由封裝材料封裝之前的頂視圖；
圖4示出根據本發明的另一實施方式的、在由封裝材料封裝之前適合於用在圖2的電流限制電路中的開關；以及
圖5是根據本發明的另一實施方式的電流限制電路的電路圖。
100．．．電流限制電路
102．．．開關
104．．．積體電路
106．．．功率MOSFET
108．．．引線框引線
109．．．引線框引線
110．．．引線框引線
112．．．引線框引線
114．．．引線鍵合/鍵合線
115．．．鍵合線
118．．．汲極鍵合墊
120．．．MOSFET
121．．．源極鍵合墊
122．．．閘極鍵合墊
124．．．電阻器
126．．．電阻器/鍵合線
125．．．鍵合線
130．．．放大器
132．．．比較器
134．．．電荷泵
136．．．輸入節點
138．．．輸出節點

Claims (20)

  1. 一種用於防止一電路遭受一過電流的方法，所述方法包括：設置一由一第一半導體晶片所形成之分立元件，該第一半導體晶片具有一第一引線框引線(leadframe lead)、一第二引線框引線、一第三引線框引線、一第四引線框引線、一第一鍵合墊(bond pad)、一第二鍵合墊及一第三鍵合墊，且該第一半導體晶片包含一電晶體，該電晶體具有耦合至該第一鍵合墊之汲極、耦合至該第二鍵合墊之源極及耦合至該第三鍵合墊之閘極，該第一鍵合墊藉由一第一鍵合線(bond wire)耦合至該第一引線框引線且藉由一第二鍵合線耦合至該第二引線框引線，且該第三鍵合墊耦合至該第二引線框引線；在該第一引線框引線產生一第一電壓；在該第二引線框引線使用一非鏡像電流產生一第二電壓；利用一比較器響應於比較所述第一電壓與所述第二電壓而產生一比較電壓，該比較器係由一由一第二半導體晶片形成之單片積體電路(monolithically integrated circuit)所形成；以及根據所述比較電壓阻止通過該第二鍵合線的所述非鏡像電流的一流動，其中該比較電壓改變流過該分立元件之該電晶體的所述非鏡像電流之水準(level)。
  2. 如請求項1的方法，其中產生第二電壓的所述步驟包括 使所述非鏡像電流通過所述第二鍵合線流動。
  3. 如請求項1的方法，其中阻止所述非鏡像電流的所述流動的步驟包括根據所述比較電壓禁止一電荷泵。
  4. 如請求項1的方法，其中阻止所述非鏡像電流的所述流動的步驟包括關閉該電晶體。
  5. 如請求項1的方法，其中產生所述第一電壓包括從一輸入至該單片積體電路的電壓減去一跨過一第一電阻的電壓，該第一電阻係以單片方式與該比較器整合在一起。
  6. 如請求項5的方法，其中產生所述第一電壓的步驟包括藉由使一電流通過該第一電阻流動而產生跨過該第一電阻的該第一電壓。
  7. 如請求項6的方法，其中產生所述第二電壓的步驟包括使所述非鏡像電流通過所述第二鍵合線流動。
  8. 如請求項7的方法，進一步包括產生所述非鏡像電流作為流經該電晶體的一電流，其中該電晶體為一場效應電晶體。
  9. 如請求項8的方法，其中所述非鏡像電流是一汲極電流或一源極電流之一。
  10. 一種用於限制一非鏡像電流的方法，所述方法包括：設置一由一第一半導體晶片所形成之分立元件，該第一半導體晶片具有一第一引線框引線、一第二引線框引線、一第三引線框引線、一第四引線框引線、一第一鍵合墊、一第二鍵合墊及一第三鍵合墊，且該第一半導體晶片包含一第一電晶體，該第一電晶體具有耦合至該第 一鍵合墊之汲極、耦合至該第二鍵合墊之源極及耦合至該第三鍵合墊之閘極，該第一鍵合墊藉由一第一鍵合線耦合至該第一引線框引線且藉由一第二鍵合線耦合至該第二引線框引線，且該第三鍵合墊耦合至該第二引線框引線；感測流經該第一鍵合線的所述非鏡像電流以產生一第一電壓，其中該第一鍵合墊與該第一引線框引線形成包含該第一電晶體的該第一半導體晶片之第一及第二部分；在一比較器之一第二輸入產生一第二電壓，其中該比較器之該第二輸入係連接至該第二引線框引線，該第二引線框引線透過該第二鍵合線耦合至該第一鍵合墊，其中該第二引線框引線形成該第一半導體晶片之一第三部分，且其中該比較器形成一第二半導體晶片之一第一部分；以及回應於所述非鏡像電流而操作一電荷泵，其中該電荷泵產生一信號，該信號控制通過該第一電晶體之電流傳導(conduction of current)，且其中該電荷泵形成該第二半導體晶片之一第二部分。
  11. 如請求項10的方法，其中回應於所述非鏡像電流而操作所述電荷泵的步驟包括：使用所述非鏡像電流來產生該第一電壓；比較所述第一電壓與一第二電壓以產生一比較信號；以及 根據所述比較信號啟動或禁止所述電荷泵。
  12. 如請求項11的方法，進一步包括通過下列步驟產生所述第二電壓：產生流經一電阻器的一偏置電流以產生一第三電壓；以及將所述第三電壓從一輸入電壓減去。
  13. 如請求項11的方法，進一步包括通過下列步驟產生所述第二電壓：產生一偏置電流，該偏置電流流經第一電阻器和第二電阻器以及一通過一第二電晶體的汲極到源極電流路徑，其中該第一電阻器、第二電阻器及該第二電晶體係以單片方式與該比較器整合在一起；以及將工作電位源的一電壓、所述第一電阻器兩端的一電壓降以及所述第二電晶體的一汲極到源極電壓相加，其中工作電位源的所述電壓、所述第一電阻器兩端的所述電壓降以及所述第二電晶體的所述汲極到源極電壓的總和作為所述第二電壓。
  14. 如請求項10的方法，進一步包括使用該第一電晶體來產生所述非鏡像電流。
  15. 如請求項14的方法，其中所述第一電晶體是一場效應電晶體，且所述非鏡像電流是所述場效應電晶體的一汲極電流。
  16. 如請求項14的方法，其中限制積體電路中的所述非鏡像電流的步驟包括關閉所述場效應電晶體。
  17. 一種電流限制電路，包括：一分立元件，其由一第一半導體晶片所形成，該第一半導體晶片具有一第一引線框引線、一第二引線框引線、一第三引線框引線、一第四引線框引線、一第一鍵合墊、一第二鍵合墊及一第三鍵合墊，且該第一半導體晶片包含一電晶體，該電晶體具有耦合至該第一鍵合墊之汲極、耦合至該第二鍵合墊之源極及耦合至該第三鍵合墊之閘極，該第一鍵合墊藉由一第一鍵合線耦合至該第一引線框引線且藉由一第二鍵合線耦合至該第二引線框引線，且該第三鍵合墊耦合至該第二引線框引線；一電荷泵，其具有一輸入和一輸出，所述輸出耦合到所述第二引線框引線；以及一比較器，其具有第一輸入和第二輸入以及一輸出，所述第一輸入透過一第一電性互連(electrical interconnect)耦合到所述第一鍵合墊，所述第二輸入透過一第二電性互連耦合至該第一鍵合墊，以及所述輸出耦合到所述電荷泵的所述輸入，其中該電荷泵及該比較器係由一第二半導體晶片之一單片積體電路所形成。
  18. 如請求項17的電流限制電路，其中該第一電性互連包含該第一引線框引線與該第一鍵合線，而該第二電性互連包含該第二引線框引線與該第二鍵合線。
  19. 如請求項18的電流限制電路，進一步包括：一第一電阻器，其具有一第一端子和一第二端子，所述第一端子耦合到所述第一引線框引線； 一第二電晶體，其具有一控制電極、一第一載流電極及一第二載流電極，所述第二電晶體的所述第一載流電極耦合到所述第一電阻器的所述第二端子，所述控制電極耦合成接收一參考電壓；一第二電阻器，其具有第一端子和第二端子，所述第二電阻器的所述第一端子耦合到所述第二電晶體的所述第二載流電極，而所述第二電阻器的所述第二端子耦合成接收一工作電位源(source of operating potential)；以及一放大器，其具有第一輸入、第二輸入及一輸出，所述第一輸入耦合成接收一參考電壓，所述第二輸入耦合到所述第二電晶體的源極，以及所述輸出耦合到所述第二電晶體的所述控制電極，其中該第一電阻器、該第二電晶體、該第二電阻器及該放大器係以單片方式與該電荷泵及該比較器整合在一起。
  20. 如請求項18的電流限制電路，進一步包括一第三鍵合線，其中所述第三鍵合線將所述電荷泵之輸出耦合至該第二鍵合墊。
TW097146794A 2008-03-10 2008-12-02 用於限制非鏡像電流的方法及其電路 TWI440272B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/056409 WO2009114006A1 (en) 2008-03-10 2008-03-10 Method for limiting an un-mirrored current and circuit therefor

Publications (2)

Publication Number Publication Date
TW200939592A TW200939592A (en) 2009-09-16
TWI440272B true TWI440272B (zh) 2014-06-01

Family

ID=40090480

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097146794A TWI440272B (zh) 2008-03-10 2008-12-02 用於限制非鏡像電流的方法及其電路

Country Status (6)

Country Link
US (1) US8737032B2 (zh)
KR (1) KR101536104B1 (zh)
CN (1) CN101946412B (zh)
HK (1) HK1152159A1 (zh)
TW (1) TWI440272B (zh)
WO (1) WO2009114006A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9124171B2 (en) * 2010-07-28 2015-09-01 James Roy Young Adaptive current limiter and dimmer system including the same
US10732655B2 (en) * 2016-06-02 2020-08-04 Zeon Corporation Energy harvesting apparatus and current control circuit
US10014851B2 (en) * 2016-11-02 2018-07-03 Texas Instruments Incorporated Current sensing and control for a transistor power switch

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1006272B (zh) * 1985-04-01 1989-12-27 国际标准电气公司 用于电话交换机用户线路接口为低电压控制线路的宽带高电压放大器
US5683919A (en) * 1994-11-14 1997-11-04 Texas Instruments Incorporated Transistor and circuit incorporating same
US6232833B1 (en) * 1998-11-18 2001-05-15 Intersil Corporation Low noise low distortion class D amplifier
DE10023950A1 (de) * 2000-05-16 2001-11-22 Bosch Gmbh Robert Halbleiter-Bauelement
US7477502B1 (en) * 2004-03-30 2009-01-13 Emc Corporation Method and system for providing fault protection in a power supply system
US20080253047A1 (en) * 2004-06-01 2008-10-16 Hirotaka Takihara Semiconductor Device and Electronic Device
JP2006309312A (ja) * 2005-04-26 2006-11-09 Sharp Corp レギュレータ
CN100533327C (zh) * 2006-05-29 2009-08-26 华硕电脑股份有限公司 具有过电流保护的电压调节电路
EP1876710B1 (en) * 2006-07-05 2011-06-22 Infineon Technologies AG Circuit arrangement comprising a semiconductor switch, a current sensing circuit and a control circuit

Also Published As

Publication number Publication date
KR20100138999A (ko) 2010-12-31
US8737032B2 (en) 2014-05-27
US20110043959A1 (en) 2011-02-24
HK1152159A1 (zh) 2012-02-17
TW200939592A (en) 2009-09-16
KR101536104B1 (ko) 2015-07-13
WO2009114006A1 (en) 2009-09-17
CN101946412A (zh) 2011-01-12
CN101946412B (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
US9515650B2 (en) Detecting and driving load using transistor
JP2731119B2 (ja) 半導体パワー素子およびその遮断回路
CN109314107B (zh) 包括由高压晶体管形成的芯片并且包括由低压晶体管形成的芯片的集成电路
US10170919B2 (en) Battery protecting apparatus
US4811155A (en) Protection circuit for a semiconductor integrated circuit having bipolar transistors
JP2017069412A (ja) 半導体装置
TWI643308B (zh) 半導體裝置
JP3831894B2 (ja) 半導体集積回路
US6469325B1 (en) Semiconductor integrated circuit device and its manufacture
US7692492B2 (en) Operational amplifier
CN109768040A (zh) 调节器用半导体集成电路
TWI440272B (zh) 用於限制非鏡像電流的方法及其電路
US20020056885A1 (en) Semiconductor integrated circuit device
JP2000058762A (ja) 回路装置、その製造方法
US20030047751A1 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP7143398B2 (ja) スイッチ制御回路、イグナイタ
US6680512B2 (en) Semiconductor device having an integral protection circuit
JPS6167952A (ja) Ｃｍｏｓ半導体装置
US9520388B2 (en) Method of forming a semiconductor device and structure therefor
JPH0819164A (ja) 半導体装置
JPS634666A (ja) 半導体集積回路装置
JP4099343B2 (ja) 半導体装置
JP3973491B2 (ja) 半導体装置
JP2004355837A (ja) 過電流保護回路を備えるパック電池
JP2021047057A (ja) 半導体装置、および、パワーデバイス