CN101946412B - 用于限制非镜像电流的方法及其电路 - Google Patents

用于限制非镜像电流的方法及其电路 Download PDF

Info

Publication number
CN101946412B
CN101946412B CN200880127191.0A CN200880127191A CN101946412B CN 101946412 B CN101946412 B CN 101946412B CN 200880127191 A CN200880127191 A CN 200880127191A CN 101946412 B CN101946412 B CN 101946412B
Authority
CN
China
Prior art keywords
coupled
input
voltage
bond pad
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880127191.0A
Other languages
English (en)
Other versions
CN101946412A (zh
Inventor
保罗·米格里瓦卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN101946412A publication Critical patent/CN101946412A/zh
Application granted granted Critical
Publication of CN101946412B publication Critical patent/CN101946412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一种用于限制电流流动的电流限制电路和方法。电流限制电路包括具有控制电极和载流电极的晶体管。导线耦合到载流电极之一。比较器的输出通过电荷泵耦合到晶体管的控制电极。比较器的一个输入耦合到晶体管中耦合到导线的载流电极，而比较器的另一输入耦合成接收电压。优选地，导线是键合线。流经导线的电流设定出现在比较器的输入处的输入电压，比较器的该输入耦合到晶体管的载流电极。响应于在比较器的输入处的电压的比较，晶体管保持接通或它被关断。

Description

用于限制非镜像电流的方法及其电路
技术领域
本发明通常涉及半导体部件，尤其是涉及保护电路不受过电流。
背景技术
电信、网络和计算机应用常常需要插入配备电池的系统并从附件移除配备电池的系统的能力。在这些操作期间，不希望有的短路情况可能出现在连接器上，导致峰值振幅的几安培的电流，这可能损坏电路和电池。为了防止这样的有害效应，保护电路耦合到连接器接口并具有控制功率MOSFET开关的电流限制能力，供电电流通过该功率MOSFET开关传送。
由于需要大量的部件以将电流限制到特定水平的方式来控制功率MOSFET开关，现有的电流限制器具有高成本的缺点。此外，由于在将分立的功率MOSFET耦合到集成电路中内在的缺陷，限制电流流动的集成电路技术的使用不适合于用在分立的功率MOSFET上。例如，图1示出现有技术的电流限制电路10，其中开关12耦合到集成电路14。应注意，开关12是分立的元件，而集成电路14是单片集成电路。换句话说，开关12和集成电路14由两个分离的硅基底制造。开关12包括具有源极、漏极和栅极的功率MOSFET 16。集成电路14包括MOSFET 20和22、电阻器24、26和28、放大器30、比较器32以及电荷泵34。与使用设计成适合于分立的功率器件的半导体工艺制造的功率MOSFET 16不同，MOSFET 20和22使用设计成适合于集成电路的工艺被制造。MOSFET 20具有通过电阻器24耦合到输入节点36的漏极、通过电阻器26耦合到地电位的源极、以及耦合到放大器30的输出的栅极。放大器30具有耦合成接收参考电位VREF的输入和耦合到MOSFET 20的源极的输入。比较器32的一个输入耦合到MOSFET 20的漏极，而另一输入耦合到MOSFET 22的漏极和电阻器28的一个端子。电阻器28的另一端子耦合到输入节点36。比较器32的输出连接到电荷泵34的输入，而电荷泵34的输出连接到MOSFET 22的栅极。MOSFET 22的源极连接到输出节点38。输出电压VOUT出现在输出节点38。
开关12和集成电路14安装到支撑结构例如印刷电路板上，且功率MOSFET 16的漏极和源极分别耦合到输入节点36和输出节点38，以及功率MOSFET 16的栅极连接到MOSFET 22的栅极。因此，电荷泵34的输出共同连接到功率MOSFET 16和MOSFET 22的栅极，且MOSFET 22和功率MOSFET 16的源极连接在一起。
在工作中，放大器30与MOSFET20、电阻器24和26、输入节点36处的输入电压VIN以及参考电压VREF结合在比较器32的一个输入处产生电压V1。功率MOSFET 16和MOSFET 22配置为电流镜，例如当功率MOSFET 16接通并传导电流时电流I1流经MOSFET 16，当功率MOSFET 22接通并传导电流时镜像电流I1M流经MOSFET22。与电阻器28和电压VIN结合出现在输入节点36处的镜像电流I1M在比较器32的另一输入节点处产生参考电压V2。如果镜像电流I1M在安全工作范围之外，则电压V2将小于电压V1且比较器32产生禁用电荷泵34的输出信号。禁用电荷泵34关断了功率MOSFET 16和MOSFET 22，从而限制了电流I1和镜像电流I1M的水平。如果镜像电流I1M在安全工作范围内，则电压V2将大于电压V1且比较器32产生启动电荷泵34的输出信号。启动电荷泵34维持功率MOSFET 16和MOSFET 22接通，并传导电流I1和镜像电流I1M。此电路配置的缺点是，功率MOSFET 16和MOSFET 22由不同的硅基底制造，因而镜像电流I1M与电流I1不匹配。此失配在来自电流镜电路的信号中以及因而在来自电流限制电路的信号中引入不准确性，这可导致过电流情况，该过电流情况可能灾难性地损坏开关12、集成电路14或两者。使用相同的基底和相同的制造工艺来制造开关12和集成电路14的缺点是，工艺要求由功率MOSFET 12设定。使用设计成适合于功率MOSFET 16的制造工艺来制造MOSFET 20和22降低了其性能，使它们在电流限制应用中不适合。
因此，有电流限制电路和用于限制电流的方法将是有利的，该电路和方法包括使用不同工艺流程制造的半导体部件的使用，而没有理想的电流匹配。该电路和方法实现起来有时间和成本效益将是进一步有利的。
附图说明
结合附图理解，从下面的详细描述的阅读中将更好地理解本发明，在附图中相似的参考符号表示相似的元件，且其中：
图1是现有技术的电流限制电路的电路图；
图2是根据本发明的实施方式的电流限制电路的电路图；
图3示出来自图2的电流限制电路的开关在由封装材料封装之前的顶视图；
图4示出根据本发明的另一实施方式在由封装材料封装之前适合于用在图2的电流限制电路中的开关；以及
图5是根据本发明的另一实施方式的电流限制电路的电路图。
具体实施方式
通常，本发明提供了用于限制半导体部件中的电流流动的方法和结构。根据本发明的一个实施方式，用于防止电路遭受过电流的方法包括产生第一和第二电压，其中第二电压使用非镜像电流产生。第一和第二电压彼此比较且比较电压响应于该比较而产生。非镜像电流流动根据比较电压被阻止或维持流动。
根据本发明的另一实施方式，用于限制非镜像电流的方法包括感测流经导线的非镜像电流的电流电平，以及响应于非镜像电流电平来操作电荷泵。
根据本发明的另一实施方式，提供了包括具有控制电极和载流电极的晶体管的电流限制电路。电线耦合到载流电极之一。比较器的输出通过电荷泵耦合到晶体管的控制电极。比较器的一个输入耦合到晶体管的载流电极，该载流电极耦合到电线，且比较器的另一输入耦合成接收电压。优选地，键合线(bond wire)114在大约25毫欧姆(mΩ)和大约30mΩ之间。
图2是根据本发明的实施方式的电流限制电路100的电路图。在图2中示出的是耦合到集成电路104的开关102。应注意，开关102是分立的元件，而集成电路104是单片集成电路。换句话说，开关102和集成电路104由两个分离的硅基底制造。开关102包括具有源极、漏极和栅极的功率MOSFET 106。功率MOSFET 106的漏极通过引线键合114耦合到开关102的引线框引线108。简要地参考图3，功率MOSFET 106由半导体基底116形成，并具有在表面上形成的漏极键合垫(bond pad)118、源极键合垫121和栅极键合垫122。应注意，图3是开关102在由封装材料例如根据本发明的实施方式的模制复合物封装之前的顶视图。为了完整起见，包括示出模制复合物在封装了半导体基底116以及引线框引线108、109、110和112的部分之后的轮廓的虚线117。半导体基底16耦合到引线框标记(未示出)。漏极键合垫118通过键合线114耦合到引线框引线108并通过键合线115耦合到引线框引线109，源极键合垫121通过键合线125耦合到引线框引线110，以及栅极键合垫122通过键合线126耦合到栅极引线112。MOSFET的漏极和源极也称为载流电极，而MOSFET的栅极也称为控制电极。
开关102的配置不是本发明的限制。例如，半导体开关可由垂直定向的半导体器件组成。图4是根据本发明的另一实施方式的在被封装材料封装之前的开关102A的顶视图，其中开关102A包括垂直定向的功率MOSFET 106A。作为例子，功率MOSFET 106A具有从半导体基底116A的一个表面形成的漏极和栅极键合垫以及从半导体基底的相对的表面形成的源极触头。漏极和栅极键合垫也可称为漏极和栅极触头。在图4中示出的是具有与引线框标记或叶片接触的底侧源极的垂直定向的功率MOSFET，其中引线框引线的一部分从模制复合物延伸并用作源极端子110A。因此，源极键合线是开关102A所没有的。与功率MOSFET 106一样，垂直定向的功率MOSFET 106A具有通过键合线114耦合到引线框引线108并通过键合线115耦合到引线框引线109的漏极键合垫118以及通过键合线126耦合到栅极引线112的栅极键合垫122。开关112A的电流限制操作类似于开关102的电流限制操作。应注意，字母“A”被附加到参考符号102、106、110和116，以区分可能具有与垂直功率MOSFET 106A的配置不同的配置的功率MOSFET 106的元件。
再次参考图2，集成电路104包括MOSFET120、电阻器124和126、放大器130、、比较器132以及电荷泵134。与使用设计成适合于分立的功率器件的半导体工艺制造的功率MOSFET 106不同，MOSFET 120使用设计成适合于集成电路的工艺被制造。MOSFET120具有通过电阻器124耦合到引线框引线108的漏极、耦合成通过电阻器126接收工作电位源VSS的源极、以及耦合到放大器130的输出的栅极。作为例子，工作电位源VSS是地电位。引线框引线108用作开关102的输入/输出节点。引线框引线108连接到电流限制电路100的输入节点136，输入电压VIN在输入节点136被接收到。放大器130具有耦合成接收参考电位VREF的输入和耦合到MOSFET 120的源极的输入。比较器132的一个输入耦合到MOSFET 120的漏极，而另一输入通过引线框引线109和键合线115耦合到功率MOSFET 106的漏极和漏极键合垫118。键合垫118通过键合线114耦合到引线框引线108。比较器132的输出连接到电荷泵134的输入，而电荷泵134的输出连接到功率MOSFET106的栅极引线112。栅极引线112通过键合线126耦合到栅极键合垫122。功率MOSFET 106的源极通过键合线125连接到引线框引线110(在图2和3中示出)。引线框引线110连接到电流限制电路100的输出节点138，输出电压VOUT在输出节点138被提供。
图5是根据本发明的另一实施方式的电流限制电路150的电路示意图。在图5中示出的是被封装为多芯片模块的功率MOSFET 106和集成电路104，其中引线框引线109和112分别用键合垫109A和112A代替。功率MOSFET 106和集成电路104装配到支持基底并被封装在模制复合物内。因此，从功率MOSFET 106的漏极检测的信号和传输到功率MOSFET 106的栅极的信号在封装的电流限制电路150的内部。
在工作中，放大器130与MOSFET 120、电阻器124和126、输入节点136处的输入电压VIN、参考电压VREF以及工作电位VSS结合在比较器132的一个输入处产生电压VA。更特别地，当电压VREF和VIN具有使得MOSFET 120接通并传导漏极电流ID120的值时，电压VA出现在比较器132的一个输入处。电压VA可由等式1(EQT.1)、等式2(EQT.2)或等式3(EQT.3)给出为：
VA＝VSS+ID120＊R126+VDS120 EQT.1
VA＝VIN-ID120＊R124 EQT.2
VA＝VIN-R124/R126＊VREF EQT.3
其中：
R124是电阻器124的电阻值；
R126是电阻器126的电阻值；
ID120是MOSFET 120的漏极电流；
VREF是参考电压；
VDS120是MOSFET 120的漏极到源级电压；以及
VSS是工作电位的源极。
当电压VREF和VIN具有使得MOSFET 120关断且为非传导的值时，电压VA实质上等于输入电压VIN。
当电压VIN和功率MOSFET 106的栅极处的电压具有使得MOSFET 106接通并通过键合线114传导在电流规范内的非镜像电流IBW114的值时，电压VB出现在比较器132的另一输入处并可由方程4(EQT.4)给出：
VB＝VIN-IBW114＊RWB114 EQT.4
其中：
RWB114是键合线114的电阻值；以及
IBW114是流经键合线114的非镜像电流。
因为非镜像电流IBW114在规定的设计值内，电压VB大于或高于电压VA，且比较器132产生用作电荷泵134的输入信号的输出信号。响应于来自比较器132的输出信号，电荷泵134产生用作功率MOSFET 106的栅极电压的输出信号，该输出信号足以使功率MOSFET 106接通。应注意，比较器132具有高输入阻抗，因此实质上零电流流经引线框引线109和键合线115，且非镜像电流IBW114是功率MOSFET 106或功率MOSFET 106A的漏极电流。
当非镜像电流IBW114超过设计规范时，电压VB小于或低于电压VA，且比较器132产生使电荷泵134产生在功率MOSFET 106的栅极处的电压的输出信号，该输出信号使功率MOSFET 106关断。使功率MOSFET 106关断打开了从输入节点136到输出节点138的电流路径，从而限制了沿着该路径流动的电流。
虽然功率MOSFET 106和106A以及MOSFET 120被描述为n沟道MOSFET，应理解，这不是本发明的限制。MOSFET 106和106A、MOSFET 120或功率MOSFET 106和106A以及MOSFET 120的组合可为p沟道MOSFET。当功率MOSFET 106或106A是p沟道MOSFET时，电流IBW114是源级电流，且通过MOSFET 120的电流是源级电流。
到现在为止应认识到，提供了用于限制电流流动的电路和方法。电流限制电路的优点是，它不依赖于使用电流镜像技术的电流匹配，因此可实现更精确的电流限制。这降低了由于过电流情况引起的灾难性器件故障的机会。此外，根据本发明的实施方式的电路和方法允许包括多芯片部件的电路的制造，其中芯片使用不同类型的半导体工艺流程被制造，例如，使用高功率工艺流程制造的半导体芯片和使用较低功率、较高性能集成电路处理流程制造的半导体芯片。
虽然这里公开了某些优选实施方式和方法，从前述公开中对本领域技术人员将明显，可进行这样的实施方式和方法的变化和更改，而不偏离本发明的精神和范围。意图是本发明应仅被限制到所附权利要求以及适用法律的法则和原则所需要的程度。

Claims (20)

1.一种用于防止电路遭受过电流的方法，包括：
提供分立部件，所述分立部件包括第一半导体基底，所述第一半导体基底具有由所述第一半导体基底形成的功率MOSFET，所述第一半导体基底具有形成在表面上的漏极键合垫、源极键合垫和栅极键合垫，所述分立部件进一步包括通过第一键合线耦合到漏极键合垫的第一引线框引线，通过第二键合线耦合到漏极键合垫的第二引线框引线，通过第三键合线耦合到源极键合垫的第三引线框引线以及通过第四键合线耦合到栅极键合垫的第四引线框引线；
在第二半导体基底中提供单片集成电路，所述单片集成电路包括比较器，所述比较器具有第一和第二输入以及输出；第一电阻，所述第一电阻耦合到所述比较器的第一输入；第一晶体管，具有漏极、源极和栅极，所述漏极耦合到所述比较器的第一输入，所述源极耦合到第二电阻器；以及放大器，所述放大器具有第一和第二输入，所述第一输入耦合到所述第一晶体管的源极，所述第二输入耦合用于接收电位源；以及电荷泵，所述电荷泵具有输入和输出，其中所述电荷泵的输入耦合到所述比较器的输出；
在通过所述第一键合线耦合到漏极键合垫的所述第一引线框引线处产生第一电压；
在通过所述第二键合线耦合到所述漏极键合垫的所述第二引线框引线处使用非镜像电流产生第二电压；
利用比较器响应于比较所述第一电压与所述第二电压而产生比较电压；
响应于所述比较电压在所述电荷泵的输出处产生输出信号，所述输出信号用作所述功率MOSFET的栅极电压；以及
响应于所述栅极电压限制所述非镜像电流通过所述第二键合线的流动，其中所述栅极电压改变流过所述分立部件的晶体管的所述非镜像电流的水平。
2.如权利要求1所述的方法，其中产生第二电压的所述步骤包括使非镜像电流通过所述第二键合线流动。
3.如权利要求1所述的方法，其中限制所述非镜像电流的流动的所述步骤包括根据所述比较电压禁用电荷泵。
4.如权利要求1所述的方法，其中限制所述非镜像电流的流动的所述步骤包括关断晶体管。
5.如权利要求1所述的方法，其中产生第一电压的所述步骤包括从单片集成电路的输入电压减去与所述比较器单片集成在相同单片集成电路上的第一电阻两端的电压。
6.如权利要求5所述的方法，其中产生第一电压的所述步骤包括通过使电流通过所述第一电阻流动而产生所述第一电压。
7.如权利要求6所述的方法，其中产生第一电压的所述步骤包括通过使电流通过第一电阻流动而产生与所述比较器单片集成在相同单片集成电路上的第一电阻两端的所述第一电压。
8.如权利要求7所述的方法，还包括产生所述非镜像电流作为流经所述晶体管的电流，其中所述晶体管是场效应晶体管。
9.如权利要求8所述的方法，其中所述非镜像电流是漏极电流或源极电流之一。
10.一种用于限制非镜像电流的方法，包括：
提供分立部件，所述分立部件包括第一半导体基底，所述第一半导体基底具有由所述第一半导体基底形成的功率MOSFET，所述第一半导体基底具有形成在表面上的漏极键合垫、源极键合垫和栅极键合垫，所述分立部件进一步包括通过第一键合线耦合到漏极键合垫的第一引线框引线，通过第二键合线耦合到漏极键合垫的第二引线框引线，通过第三键合线耦合到源极键合垫的第三引线框引线以及通过第四键合线耦合到栅极键合垫的第四引线框引线；
在第二半导体基底中提供单片集成电路，所述单片集成电路包括比较器，所述比较器具有第一和第二输入以及输出；第一电阻器，所述第一电阻器耦合到所述比较器的第一输入；第一晶体管，具有漏极、源极和栅极，所述漏极耦合到所述比较器的第一输入，所述源极耦合到第二电阻器；以及放大器，所述放大器具有第一和第二输入，所述第一输入耦合到所述第一晶体管的源极，所述第二输入耦合用于接收电位源；以及电荷泵，所述电荷泵具有输入和输出，其中所述电荷泵的输入耦合到所述比较器的输出；
感测流经所述第一键合线的所述非镜像电流以产生第一电压；
在比较器的第二输入处产生第二电压；以及
响应于所述非镜像电流而操作电荷泵，其中所述电荷泵产生控制通过所述功率MOSFET的电流导通的信号。
11.如权利要求10所述的方法，其中响应于所述非镜像电流而操作电荷泵的所述步骤包括：
使用所述非镜像电流来产生所述第一电压；
比较所述第一电压与所述第二电压以产生比较信号；以及
根据所述比较信号启动或禁用所述电荷泵。
12.如权利要求11所述的方法，还包括通过下列步骤产生所述第二电压：
产生流经所述第一电阻器的偏置电流以产生第三电压；以及
将所述第三电压从输入电压减去。
13.如权利要求11所述的方法，还包括通过下列步骤产生所述第二电压：
通过第一晶体管产生流经第一电阻器和第二电阻器以及流经漏极到源极电流路径的偏置电流，其中所述第一和第二电阻器和所述第一晶体管与所述比较器单片集成；以及
增加工作电位源的电压、所述第一电阻器两端的电压降以及所述第一晶体管的漏极到源极电压，其中工作电位源的电压、所述第一电阻器两端的所述电压降以及所述第一晶体管的所述漏极到源极电压的总和用作所述第二电压。
14.如权利要求10所述的方法，还包括使用功率MOSFET来产生所述非镜像电流。
15.如权利要求14所述的方法，其中所述第一晶体管是场效应晶体管，且所述非镜像电流是所述功率MOSFET的漏极电流。
16.如权利要求14所述的方法，其中限制集成电路中的所述非镜像电流的所述步骤包括关断所述功率MOSFET。
17.一种电流限制电路，包括：
分立部件，所述分立部件包括第一半导体芯片，所述第一半导体芯片具有由所述第一半导体芯片形成的功率MOSFET，所述第一半导体芯片具有形成在表面上的漏极键合垫、源极键合垫和栅极键合垫，所述分立部件进一步包括通过第一电线耦合到漏极键合垫的第一引线框引线，通过第二电线耦合到漏极键合垫的第二引线框引线，通过第三电线耦合到源极键合垫的第三引线框引线以及通过第四电线耦合到栅极键合垫的第四引线框引线；
在第二半导体芯片中的单片集成电路，所述单片集成电路包括比较器，其具有第一输入和第二输入以及输出，所述第一输入通过所述第一电线耦合到所述漏极键合垫，所述第二输入通过所述第二电线耦合到所述漏极键合垫；
第一电阻，耦合到所述比较器的第一输入；
第一晶体管，具有漏极、源极和栅极，所述漏极耦合到所述比较器的第一输入；
第二电阻器，具有耦合到所述第一晶体管的源极的第一端子和耦合用于接收工作电位源的第二端子；
放大器，具有第一和第二输入，所述第一输入耦合到所述第一晶体管的源极，所述第二输入耦合用于接收电位源；以及
电荷泵，具有输入和输出，其中所述电荷泵的输入耦合到所述比较器的输出，以及所述电荷泵的输出耦合到第四引线框引线。
18.如权利要求17所述的电流限制电路，其中所述第一电线和第二电线是键合线。
19.如权利要求18所述的电流限制电路，还包括第三键合线，其中所述第三键合线将所述电荷泵的所述输出耦合到第二键合垫。
20.一种电流限制电路，包括：
分立部件，所述分立部件包括第一半导体芯片，所述第一半导体芯片具有由所述第一半导体芯片形成的功率MOSFET，所述第一半导体芯片具有形成在表面上的漏极键合垫、源极键合垫和栅极键合垫，所述分立部件进一步包括通过第一电线耦合到漏极键合垫的第一键合垫，通过第二电线耦合到漏极键合垫的第一引线框引线，通过第三电线耦合到源极键合垫的第二引线框引线以及通过第四电线耦合到栅极键合垫的第二键合垫；
在第二半导体芯片中的单片集成电路，所述单片集成电路包括比较器，其具有第一输入和第二输入以及输出，所述第一输入通过所述第一电线耦合到所述漏极键合垫，所述第二输入通过所述第二电线耦合到所述漏极键合垫；
第一电阻，耦合到所述比较器的第一输入；
第一晶体管，具有漏极、源极和栅极，所述漏极耦合到所述比较器的第一输入；
第二电阻器，具有耦合到所述第一晶体管的源极的第一端子和耦合用于接收工作电位源的第二端子；
放大器，具有第一和第二输入，所述第一输入耦合到所述第一晶体管的源极，所述第二输入耦合用于接收电位源；以及
电荷泵，具有输入和输出，其中所述电荷泵的输入耦合到所述比较器的输出，以及所述电荷泵的输出耦合到所述第二键合垫。
CN200880127191.0A 2008-03-10 2008-03-10 用于限制非镜像电流的方法及其电路 Active CN101946412B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/056409 WO2009114006A1 (en) 2008-03-10 2008-03-10 Method for limiting an un-mirrored current and circuit therefor

Publications (2)

Publication Number Publication Date
CN101946412A CN101946412A (zh) 2011-01-12
CN101946412B true CN101946412B (zh) 2014-11-05

Family

ID=40090480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880127191.0A Active CN101946412B (zh) 2008-03-10 2008-03-10 用于限制非镜像电流的方法及其电路

Country Status (6)

Country Link
US (1) US8737032B2 (zh)
KR (1) KR101536104B1 (zh)
CN (1) CN101946412B (zh)
HK (1) HK1152159A1 (zh)
TW (1) TWI440272B (zh)
WO (1) WO2009114006A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9124171B2 (en) * 2010-07-28 2015-09-01 James Roy Young Adaptive current limiter and dimmer system including the same
US10732655B2 (en) * 2016-06-02 2020-08-04 Zeon Corporation Energy harvesting apparatus and current control circuit
US10014851B2 (en) * 2016-11-02 2018-07-03 Texas Instruments Incorporated Current sensing and control for a transistor power switch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101395A (zh) * 1985-04-01 1987-01-31 国际标准电气公司 用于电话交换机用户线路接口为低电压控制线路的宽带高电压放大器
US6232833B1 (en) * 1998-11-18 2001-05-15 Intersil Corporation Low noise low distortion class D amplifier
CN1961419A (zh) * 2004-06-01 2007-05-09 罗姆股份有限公司 半导体装置和电子装置
CN101082823A (zh) * 2006-05-29 2007-12-05 华硕电脑股份有限公司 具有过电流保护的电压调节电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683919A (en) * 1994-11-14 1997-11-04 Texas Instruments Incorporated Transistor and circuit incorporating same
DE10023950A1 (de) * 2000-05-16 2001-11-22 Bosch Gmbh Robert Halbleiter-Bauelement
US7477502B1 (en) * 2004-03-30 2009-01-13 Emc Corporation Method and system for providing fault protection in a power supply system
JP2006309312A (ja) * 2005-04-26 2006-11-09 Sharp Corp レギュレータ
EP1876710B1 (en) * 2006-07-05 2011-06-22 Infineon Technologies AG Circuit arrangement comprising a semiconductor switch, a current sensing circuit and a control circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101395A (zh) * 1985-04-01 1987-01-31 国际标准电气公司 用于电话交换机用户线路接口为低电压控制线路的宽带高电压放大器
US6232833B1 (en) * 1998-11-18 2001-05-15 Intersil Corporation Low noise low distortion class D amplifier
CN1961419A (zh) * 2004-06-01 2007-05-09 罗姆股份有限公司 半导体装置和电子装置
CN101082823A (zh) * 2006-05-29 2007-12-05 华硕电脑股份有限公司 具有过电流保护的电压调节电路

Also Published As

Publication number Publication date
CN101946412A (zh) 2011-01-12
TWI440272B (zh) 2014-06-01
US8737032B2 (en) 2014-05-27
KR101536104B1 (ko) 2015-07-13
US20110043959A1 (en) 2011-02-24
WO2009114006A1 (en) 2009-09-17
TW200939592A (en) 2009-09-16
HK1152159A1 (zh) 2012-02-17
KR20100138999A (ko) 2010-12-31

Similar Documents

Publication Publication Date Title
US9621151B2 (en) Semiconductor device and electric power control apparatus
CN102576041B (zh) 半导体装置
KR102405480B1 (ko) 전기적 과부하 및 정전 방전 보호용 방법 및 디바이스
TW202209787A (zh) 共振電路及操作一共振電路之方法
US7696650B2 (en) Driving circuit for switching elements
US7872459B2 (en) Semiconductor integrated circuit device and regulator using it
CN102893525A (zh) 对电压驱动型元件进行驱动的驱动装置
US11251178B2 (en) Power module with MOSFET body diode on which energization test can be conducted efficiently
CN100566167C (zh) 薄膜半导体集成电路
CN101946412B (zh) 用于限制非镜像电流的方法及其电路
WO2009019985A1 (en) Detecting circuit and electronic apparatus using detecting circuit
CN111800115A (zh) 硅ic-氮化镓混合驱动系统
US10574223B1 (en) Paralleled power semiconductors with chokes in gate path
US20230138437A1 (en) Electrostatic discharge protection circuit
CN101176202A (zh) 保护电路和使用了它的半导体装置及发光装置
CN107452734A (zh) 半导体器件
CN108736740B (zh) 半导体装置
KR101783273B1 (ko) 부족전압 보호 시스템
US10629587B2 (en) Protection circuit and protection circuit system
JP2015146361A (ja) 半導体集積回路装置
JP3810401B2 (ja) 半導体装置
US20240154408A1 (en) Semiconductor device
CN213027983U (zh) 硅ic-氮化镓混合驱动系统
CN117410950A (zh) 电子装置
JP2004072104A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1152159

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1152159

Country of ref document: HK