CN100566167C - 薄膜半导体集成电路 - Google Patents

薄膜半导体集成电路 Download PDF

Info

Publication number
CN100566167C
CN100566167C CNB200410032243XA CN200410032243A CN100566167C CN 100566167 C CN100566167 C CN 100566167C CN B200410032243X A CNB200410032243X A CN B200410032243XA CN 200410032243 A CN200410032243 A CN 200410032243A CN 100566167 C CN100566167 C CN 100566167C
Authority
CN
China
Prior art keywords
channel
channel transistor
transistor
circuit comprises
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200410032243XA
Other languages
English (en)
Other versions
CN1560998A (zh
Inventor
河崎祐司
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1560998A publication Critical patent/CN1560998A/zh
Application granted granted Critical
Publication of CN100566167C publication Critical patent/CN100566167C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

在由薄膜晶体管(TFTS)构成的半导体集成电路中，通过在至少包括一个P-沟型TFT的电路和至少包括一个N-沟型TFT的电路之间设置传输门电路，P-沟道型TFT或者N-沟道型TFT构成非门，或与非门电路。N-沟道型TFT接地。用设置的传输门电路，或P-沟道或N-沟道型TFT产生电压降，因而，减少了接地的N-沟道型TFT的漏电压，并使N-沟道型TFT的漏区附近的电场减弱。

Description

薄膜半导体集成电路
技术领域
本发明涉及防止N-沟道型薄膜晶体管(TFT)恶化的高可靠性薄膜半导体集成电路。
背景技术
如图4所示，连接P-沟道型薄膜晶体管(TFT)401的漏电极与N-沟道型TFT402的漏电极构成“非”门电路。在这种状态下，大电流流入N-沟道型TFT402的漏电极。
如图5所示，若N-沟道型TFT402的漏电压高，N-沟道型TFT402的栅电极中的电子被俘获到邻近漏区的作为绝缘膜的氧化膜中，因而，在漏区与沟道形成区之间的界面部分中形成弱P-型区。这防止了N-沟道型TFT402中的漏电流。因而，要求VDS比正常情况要增大，如图6所示，而且，N-沟道型TFT402的沟道形成区的厚度增大。以减小弱P-型区的影响。
结果，与P-沟道型TFT相比，N-沟道型TFT的特性容易变化和恶化。因此，特性恶化降低了薄膜半导体集成电路的可靠性。在其它基本电路，例如与非门(NAND)电路中，这是相同的。即，与“非”门电路类似，接地的N-沟道型TFT容易恶化。
如上所述，当漏电压高时，漏区周围产生强电场(有高强度)，因而，在沟道形成区内形成弱P-型区。从而防止了漏电流。因此，与P-沟道TFT比，N-沟道型TFT的特性容易恶化。
发明内容
本发明的目的是解决上述问题。
按照本发明的第一方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，
其中P-沟道型晶体管的半导体层是与第一和第二N-沟道型晶体管中至少一个的半导体层分开形成的，以及
其中P-沟道型晶体管的半导体层通过第一接触孔与第一输出端子连接，第一和第二N-沟道型晶体管之一的半导体层通过不同于第一接触孔的第二接触孔与第二输出端子电连接。
按照本发明的第二方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的半导体层是与第一和第二N-沟道型晶体管中至少一个的半导体层分开形成的。
按照本发明的第三方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的半导体层通过第一接触孔与第一输出端子连接，第一和第二N-沟道型晶体管之一的半导体层通过不同于第一接触孔的第二接触孔与第二输出端子电连接。
按照本发明的第四方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的栅电极布线和第一N-沟道型晶体管的栅电极布线形成在垂直于P-沟道型晶体管和第一N-沟道型晶体管的载流子流动方向的同一条线上。
按照本发明的第五方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的栅电极布线与第二N-沟道型晶体管的栅电极布线交叉。
按照本发明的第六方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中第一N-沟道型晶体管的载流子流动方向与第二N-沟道型晶体管的载流子流动方向垂直。
按照本发明的第七方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的载流子流动方向与第二N-沟道型晶体管的载流子流动方向垂直。
按照本发明的第八方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数固，
其中P-沟道型晶体管的半导体层是与第一N-沟道型晶体管的半导体层分开形成的，以及
其中P-沟道型晶体管的载流子流动方向与第一N-沟道型晶体管的载流子流动方向平行。
按照本发明的第九方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中第一和第二N-沟道型晶体管布置成使得第一N-沟道型晶体管的载流子流动方向与第二N-沟道型晶体管的载流子流动方向垂直，以及
其中P-沟道型晶体管和第一N-沟道型晶体管布置成使得P-沟道型晶体管的载流子流动方向与第一N-沟道型晶体管的载流子流动方向平行。
按照本发明的第十方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中P-沟道型晶体管的栅电极和第一N-沟道型晶体管的栅电极形成在垂直于P-沟道型晶体管和第一N-沟道型晶体管的载流子流动方向的同一条直线上，以及
其中第一和第二N-沟道型晶体管布置成使得第一N-沟道型晶体管的载流子流动方向与第二N-沟道型晶体管的载流子流动方向垂直。
按照本发明的第十一方面，提供了一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中P-沟道型晶体管的栅电极和第一N-沟道型晶体管的栅电极形成在垂直于P-沟道型晶体管和第一N-沟道型晶体管的载流子流动方向的同一条直线上，以及
其中P-沟道型晶体管的栅电极与第二N-沟道型晶体管的栅电极交叉延伸。
按照本发明的第十二方面，提供了一种半导体集成电路，包括：
包括第一栅电极的P-沟道型晶体管；
包括第二栅电极的第一N-沟道型晶体管；
包括第三栅电极的第二N-沟道型晶体管；
与第一、第二和第三栅电极电连接的输入端子；
输出端子；
提供漏电压的第一端子；
提供地电压的第二端子；
其中P-沟道型晶体管的源区与提供漏电压的第一端子连接，
其中P-沟道型晶体管的漏区与输出端子连接，
其中第一N-沟道型晶体管的源区与提供地电压的第二端子连接，
其中第一N-沟道型晶体管的漏区与第二N-沟道型晶体管的源区连接，
其中第二N-沟道型晶体管的漏区与输出端子连接，
其中第一栅电极与第三栅电极交叉延伸，以及
其中第一栅电极与第二栅电极形成在与P-沟道型晶体管的载流子流动方向和第一N-沟道型晶体管的载流子流动方向垂直的同一条直线上。
如图1A所示，用薄膜晶体管(TFT)构成“非”门电路，在P-沟道型TFT101和N-沟道型TFT103之间设置传输门电路102。因而，传输门电路102产生电压降，N-沟道型TFT103的漏区附近的电场减弱，以防止特性恶化。
如图3A所示，在用TFT构成的“非”门电路中，在P-沟道型TFT301和N-沟道型TFT302之间设置了N-沟道型TFT303和P-沟道型TFT304，因而，N-沟道型TFT303和P-沟道型TFT304产生电压降N-沟道型TFT302的漏区附近的电场减弱，以防止特性恶化。
而且，如图3C所示，在TFT构成的“非”门电路中，在P-沟道型TFT301和N-沟道型TFT302之间设置N-沟道型TFT306，因而，N-沟道型TFT306产生电压降，N-沟道型TFT302的漏区附近的电场减弱，以防止特性恶化。
此外，如图2A所示，当用TFT构成的NAND电路中的N-沟道型TFT203的源电极接地时，N-沟道型203的漏电极与N-沟道型TFT204和P-沟道型TFT205连接产生电压降，接地的N-沟道型TFT203的漏区附近的电场减弱，以防止特性恶化。
附图说明
图1A至1D和图2A至2D示出了按本发明的实施例的薄膜半导体集成电路中，由薄膜晶体管(TFT)构成的包括传输门电路的“非”门电路；
图3A、3B和3C示出了用按本发明的另一实施例的薄膜半导体集成电路中的N-沟道型TFT或P-沟道型TFT构成的“非”门电路；
图4示出了常规薄膜半导体集成电路中的“非”门电路；
图5展示了常规薄膜半导体集成电路中的N-沟道型TFT的沟道恶化情况；
图6展示了常规薄膜半导体集成电路中，N-沟道型TFT的沟道恶化情况下的VDS-ID特性；
图7A至7D和图8A至8D示出了用按本发明的另一实施例的薄膜半导体集成电路中的N-沟道型TFT或P-沟道型TFT构成的NAND电路；
图9示出了用按本发明的另一实施例的薄膜半导体集成电路中的N-沟道型TFT构成的NAND电路；和
图10示出了按另一实施例的薄膜半导体集成电路中的TFT构成的包括传输门电路的“非”门电路的布图。
具体实施方式
实施例1
图1A所示的“非”门电路中、传输门电路102与输入端连接，并被设置在P-沟道型薄膜晶体管(TFT)101和N-沟道型TFT103之间。传输门电路102是与输入信号电平无关的开关电路。而且，由于产生电压降，N-沟道型TFT103的漏区附近的电场减弱。结果，可防止N-沟道型TFT103的特性恶化。可设置多个传输门电路。
图10的实施例布图中，与栅电极连接的布局(布线)有交叉形。晶体管跨接在交叉形的栅电极和布线上。
布线1是供给漏电压的漏布线，布线2是供给地电压的接地布线。栅电极和布线有四部分，即，输入布线3，第一栅电极和布线4，第二栅电极和布线5，第三栅电极和布线6。栅电极和布线4和6用相同的第一直线构成，输入布线3和栅电极和布线5用相同的第二直线构成。第一直线几乎垂直于第二直线。
N-型半导体区7是跨在第一栅电极和布线4上形成的，以构成N-沟道型TFT103。同样，P-型半导体区10是跨在第三栅电极和布线6上形成的，以构成P-沟道型TFT101。N-型半导体区8和P-型半导体区9是跨在第二栅电极和布线5上形成的，以构成N-沟道型和P-沟道型TFT。即，传输门电路102。
N-型半导体区7中的一个N-型区与接地布线2连接，P-型半导体区10中的一个P-型区与漏布线1连接。按几乎与第二栅电极和布线5平行的方向形成布线11和12。布线11连接N-型半导体区7和P-型半导体区9。布线12连接P-型半导体区9和10和N-型半导体区8。从而线13延伸输出布线13。
图10中，形成P-型半导体区9。图3C展示没有形成P-型半导体区9的情况。图3A和3B是图3C的改型。基本结构是图10中未设置P-型半导体9的结构。
实施例2
在用TFT构成的“非”门电路中，如图1B所示，在传输门电路102与N-沟道型TFT103之间设置N-沟道型TFT104，“非”门电路的输入信号加给N-沟道型TFT104。由于图1B表示电路的电压降大于图1A表示电路的电压降，源电极接地的N-沟道型TFT103的漏区附近的电场再次减弱，因而，能防止特性恶化。可以设置多个N-沟道型TFT。
在该实施例中，由于把N-沟型TFT104加到图1A中的电路，该实施例是以图10的结构为基础。
实施例3
用TFT构成的“非”门电路中，如图1C所示，处于ON态中的N-沟道型TFT105设置在图1A的传输门路102与N-沟道型TFT103之间。由于图1C的电路引起的电压降大于图1A的电路引起的电压降，源电极接地的N-沟道型TFT的漏区附近的电场进一步减弱。可以设置多个N-沟道型TFT。
实施例中，由于图1A的电路加了N-沟道型TFT105，实施例是以图10的结构为基础。
实施例4
用TFT构成的“非”门电路中，如图1D所示。处于ON状态中的P-沟道型TFT106设置在图1A的传输门电路102与N-沟道型TFT103之间。由于图1D的电路引起的电压降大于图1A的电路引起的电压降，源电极接地的N-沟道型TFT103的漏区附近的电场进一步减弱，因此，可防止特性恶化。可设置多个P-沟道型TFT。
实施例中，由于P-沟道型TFT106加到图1A的电路上，该实施例以图10的结构为基础。
实施例5
用TFT构成的“非”门电路中，如图2A所示，处于ON状态的P-沟道型TFT205设置在图1B的“非”门电路的N-沟道型TFT103，104(203和204)之间。由于设置的P-沟道型TFT产生电压降，可防止源电极接地的N-沟道型TFT23的特性恶化。可设置多个P-沟道型TFT。
本实施例中，由于N-沟道型TFT204和P-沟道型TFT205加到图1A的电路上，本实施例以图10的结构为基础。
实施例6
用TFT构成的“非”门电路中，如图2B所示，处于ON状态的P-沟道型TFT205设置在图1C的“非”门电路中的N-沟道型TFT103和105(203和206)之间。由于设置的P-沟道型TFT产生电压降可防止源电极接地的N-沟道型TFT203的特性恶化。能设置多个P-沟道型TFT。
本实施例中，由于N-沟道型TFT206和P-沟道型TFT205加到图1A的电路上，本实施例以图10的结构为基础。
实施例7
用TFT构成的“非”门电路中，如图2C所示，加有给“非”门电路的输入信号的N-沟道型TFT208设置在图1D的“非”门电路中的P-沟道型TFT106(207)与N-沟道型TFT103(203)之间。由于，设置的N-沟道型TFT产生电压降。可防止源电极接地的N-沟道型TFT203的特性恶化。可设置多个N-沟道型TFT。
实施例中，由于N-沟道型TFT208和P-沟道型TFT207加到图1A的电路上，实施例以图10的结构为基础。
实施例8
用TFT构成的“非”门电路中，如图2D所示，处于ON状态的N-沟道型TFT208设置在图1D的“非”门电路中的P-沟道型TFT106(207)与N-沟道型TFT103(203)之间。由于设置的N-沟道型TFT产生电压降，可防止源电极接地的N-沟道型TFT的特性恶化。可设置多个N-沟道型TFT。
实施例中，由于N-沟道型TFT208和P-沟道型TFT207加到图1A的电路上，实施例以图10的结构为基础。
实施例9
用TFT构成的“非”门电路中，如图3A所示，N-沟道型TFT303和P-沟道型TFT304设置在P-沟道型TFT301与N-沟道型TFT302之间。给“非”门电路的输入信号加到N-沟道型TFT303，P-沟道型TFT304处于ON状态。因而，由于设置的TFT产生电压降，可防止源电极接地的N-沟道型TFT302的特性恶化。可设置多个N-沟道型TFT和多个P-沟道型TFT。
实施例10
用TFT构成的“非”门电路中，如图3B所示，N-沟道型TFT305和P-沟道型TFT304设置在P-沟道型TFT301与N-沟道型TFT302之间。N-沟道型TFT305和P-沟道型TFT304的每一个均处于ON状态。因而，由于所设置的TFT产生电压降，可防止源电极接地的N-沟道型TFT302的特性恶化。可设置多个N-沟道型TFT和多个P-沟道型TFT。
实施例11
用TFT构成的“非”门电路中，如图3C所示，N-沟道TFT306设置在P-沟道型TFT301与N-沟道型TFT302之间。给“非”门的输入信号加到N-沟道型TFT306。因而，由于设置的TFT产生电压降，可防止源电极接地的N-沟道型TFT302的特性恶化。可设置多个N-沟道型TFT。
实施例12
用TFT构成的NAND电路中，如图7A所示，处于ON状态的N-沟道型TFT703设置在N-沟道型TFT701与702之间。该状态下，由于设置的TFT703产生电压降，可防止源电极接地的N-沟道型TFT702的特性恶化。可设置多个N-沟道型TFT。
实施例13
用TFT构成的NAND电路中，如图7B所示，N-沟道型TFT705设置在N-沟道型TFT702和704之间，设置的N-沟道型TFT705与输入端A连接，即，N-沟道型TFT705。在该状态下，由于设置的N-沟道型TFT705产生电压降，可防止源电极接地的N-沟道型TFT702的特性恶化。可设置多个N-沟道型TFT。
实施例14
用TFT构成的NAND电路中，如图7C所示。N-沟道型TFT707设置在N-沟道型TFT701与706之间，设置的N-沟道型TFT707连接输入端B。即，N-沟道TFT706。在该状态下，由于所设置的N-沟道型TFT707产生电压降。可防止源电极接地的N-沟道型TFT706的特性恶化。可设置多个N-沟道型TFT。
实施例15
用TFT构成的NAND电路中，如图7D所示，处于ON状态的P-沟道型TFT708设置在N-沟道型TFT701与702之间。该状态下，由于设置的P-沟道型TFT708产生电压降，防止源电极接地的N-沟道型TFT702的特性恶化。可设置多个P-沟道型TFT。
实施例16
用TFT构成的NAND电路中，如图8A所示，处于ON状态的N-沟道型TFT803设置在图7B的NAND电路中的N-沟道型TFT704(801)与705(804)之间。在该状态下，由于N-沟道型TFT803和804产生电压降。可防止源电极接地的N-沟道型TFT802的特性恶化。可设置多个N-沟道型TFT。
实施例17
用TFT构成的NAND电路中，如图8B所示，处于ON状态的P-沟道型TFT805设置在图7B的NAND电路中的N-沟道型TFT704(801)与705(804)之间。在该状态下，N-沟道型TFT804和P-沟道型TFT805产生电压降，可防止源电极接地的N-沟道型TFT802的特性恶化。可设置多个P-沟道型TFT。
实施例18
用TFT构成的NAND电路中，如图8C所示，处于ON状态的N-沟道型TFT808设置在图7C的NAND电路中的N-沟道型TFT706(806)与707(807)之间。该状态下，由于N-沟道型TFT807和808产生电压降，可防止源电极接地的N-沟道型TFT806的特性恶化。可设置多个N-沟道型TFT。
实施例19
用TFT构成的NAND电路中，如图8D所示。处于ON状态的P-沟道型TFT809设置在图7C的NAND电路中的N-沟道型TFT706(806)与707(807)之间。该状态下，由于N-沟道型TFT807和P-沟道型TFT809产生电压降。可防止源电极接地的N-沟道型TFT806的特性恶化。可设置多个P-沟道型TFT。
实施例20
用TFT构成的NAND电路中，如图9所示，N-沟道型TFT903和904设置在N-沟道型TFT901和902之间。该状态下，输入端A与N-沟道型TFT901和904连接，输入端B与N-沟道型TFT902和903连接。由于N-沟道型TFT903和904产生电压降，可防止源电极接地的N-沟道型TFT902的特性恶化。可设置多个N-沟道型TFT。
如上所述，本发明中，由于源电极接地的N-沟道型TFT的漏电极与N-沟道型或P-沟道型TFT连接，因而，产生电压降，源电极接地的N-沟道型TFT的漏区附近的电场可减弱。也能防止N-沟道型TFT的特性恶化。而且，可改善薄膜半导体集成电路的可靠性。

Claims (12)

1.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，
其中P-沟道型晶体管的半导体层是与第一和第二N-沟道型晶体管中至少一个的半导体层分开形成的，以及
其中P-沟道型晶体管的半导体层通过第一接触孔与第一输出端子连接，第一和第二N-沟道型晶体管之一的半导体层通过不同于第一接触孔的第二接触孔与第二输出端子电连接。
2.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的半导体层是与第一和第二N-沟道型晶体管中至少一个的半导体层分开形成的。
3.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的半导体层通过第一接触孔与第一输出端子连接，第一和第二N-沟道型晶体管之一的半导体层通过不同于第一接触孔的第二接触孔与第二输出端子电连接。
4.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的栅电极布线和第一N-沟道型晶体管的栅电极布线形成在垂直于P-沟道型晶体管和第一N-沟道型晶体管的载流子流动方向的同一条线上。
5.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的栅电极布线与第二N-沟道型晶体管的栅电极布线交叉。
6.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中第一N-沟道型晶体管的载流子流动方向与第二N-沟道型晶体管的载流子流动方向垂直。
7.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，以及
其中P-沟道型晶体管的载流子流动方向与第二N-沟道型晶体管的载流子流动方向垂直。
8.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中N-沟道型晶体管的数目多于P-沟道型晶体管的数目，
其中P-沟道型晶体管的半导体层是与第一N-沟道型晶体管的半导体层分开形成的，以及
其中P-沟道型晶体管的载流子流动方向与第一N-沟道型晶体管的载流子流动方向平行。
9.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中第一和第二N-沟道型晶体管布置成使得第一N-沟道型晶体管的载流子流动方向与第二N-沟道型晶体管的载流子流动方向垂直，以及
其中P-沟道型晶体管和第一N-沟道型晶体管布置成使得P-沟道型晶体管的载流子流动方向与第一N-沟道型晶体管的载流子流动方向平行。
10.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中P-沟道型晶体管的栅电极和第一N-沟道型晶体管的栅电极形成在垂直于P-沟道型晶体管和第一N-沟道型晶体管的载流子流动方向的同一条直线上，以及
其中第一和第二N-沟道型晶体管布置成使得第一N-沟道型晶体管的载流子流动方向与第二N-沟道型晶体管的载流子流动方向垂直。
11.一种半导体集成电路，包括：
第一晶体管电路，包含至少一个P-沟道型晶体管，并具有第一信号输入端子和第一信号输出端子；以及
第二晶体管电路，包含至少第一和第二N-沟道型晶体管，并具有第二信号输入端子和第二信号输出端子，
其中第一和第二信号输入端子彼此连接，第一和第二信号输出端子也彼此连接，
其中P-沟道型晶体管的栅电极和第一N-沟道型晶体管的栅电极形成在垂直于P-沟道型晶体管和第一N-沟道型晶体管的载流子流动方向的同一条直线上，以及
其中P-沟道型晶体管的栅电极与第二N-沟道型晶体管的栅电极交叉延伸。
12.一种半导体集成电路，包括：
包括第一栅电极的P-沟道型晶体管；
包括第二栅电极的第一N-沟道型晶体管；
包括第三栅电极的第二N-沟道型晶体管；
与第一、第二和第三栅电极电连接的输入端子；
输出端子；
提供漏电压的第一端子；
提供地电压的第二端子；
其中P-沟道型晶体管的源区与提供漏电压的第一端子连接，
其中P-沟道型晶体管的漏区与输出端子连接，
其中第一N-沟道型晶体管的源区与提供地电压的第二端子连接，
其中第一N-沟道型晶体管的漏区与第二N-沟道型晶体管的源区连接，
其中第二N-沟道型晶体管的漏区与输出端子连接，
其中第一栅电极与第三栅电极交叉延伸，以及
其中第一栅电极与第二栅电极形成在与P-沟道型晶体管的载流子流动方向和第一N-沟道型晶体管的载流子流动方向垂直的同一条直线上。
CNB200410032243XA 1994-05-20 1995-05-19 薄膜半导体集成电路 Expired - Lifetime CN100566167C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP131417/1994 1994-05-20
JP13141794A JP3407975B2 (ja) 1994-05-20 1994-05-20 薄膜半導体集積回路
JP131417/94 1994-05-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB991179757A Division CN1150620C (zh) 1994-05-20 1999-08-13 薄膜半导体集成电路

Publications (2)

Publication Number Publication Date
CN1560998A CN1560998A (zh) 2005-01-05
CN100566167C true CN100566167C (zh) 2009-12-02

Family

ID=15057482

Family Applications (3)

Application Number Title Priority Date Filing Date
CN95107139A Expired - Lifetime CN1052815C (zh) 1994-05-20 1995-05-19 薄膜半导体集成电路
CNB200410032243XA Expired - Lifetime CN100566167C (zh) 1994-05-20 1995-05-19 薄膜半导体集成电路
CNB991179757A Expired - Lifetime CN1150620C (zh) 1994-05-20 1999-08-13 薄膜半导体集成电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN95107139A Expired - Lifetime CN1052815C (zh) 1994-05-20 1995-05-19 薄膜半导体集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB991179757A Expired - Lifetime CN1150620C (zh) 1994-05-20 1999-08-13 薄膜半导体集成电路

Country Status (4)

Country Link
US (1) US5598106A (zh)
JP (1) JP3407975B2 (zh)
KR (1) KR100302529B1 (zh)
CN (3) CN1052815C (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US5821800A (en) * 1997-02-11 1998-10-13 Advanced Micro Devices, Inc. High-voltage CMOS level shifter
JP4036923B2 (ja) 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
US6902601B2 (en) * 2002-09-12 2005-06-07 Millennium Inorganic Chemicals, Inc. Method of making elemental materials and alloys
JP3948621B2 (ja) 2003-06-30 2007-07-25 株式会社山武 インターフェース回路
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
US8054111B2 (en) 2004-12-13 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
TWI321841B (en) * 2005-04-29 2010-03-11 Taiwan Semiconductor Mfg System on chip development with reconfigurable multi-project wafer technology
KR100885183B1 (ko) * 2006-09-14 2009-02-23 삼성전자주식회사 유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털변환 회로
EP2264899B1 (en) * 2009-06-17 2014-07-30 Epcos AG Low-current logic-gate circuit
EP2264900B1 (en) * 2009-06-17 2014-07-30 Epcos AG Low-current inverter circuit
TWI580189B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704547A (en) * 1984-12-10 1987-11-03 American Telephone And Telegraph Company, At&T Bell Laboratories IGFET gating circuit having reduced electric field degradation
JPH0738583B2 (ja) * 1985-01-26 1995-04-26 株式会社東芝 半導体集積回路
US5457420A (en) * 1993-03-26 1995-10-10 Nec Corporation Inverter circuit and level shifter circuit for providing a high voltage output

Also Published As

Publication number Publication date
KR100302529B1 (ko) 2001-11-22
JPH07321334A (ja) 1995-12-08
CN1150620C (zh) 2004-05-19
US5598106A (en) 1997-01-28
JP3407975B2 (ja) 2003-05-19
CN1560998A (zh) 2005-01-05
CN1121262A (zh) 1996-04-24
CN1052815C (zh) 2000-05-24
CN1248098A (zh) 2000-03-22

Similar Documents

Publication Publication Date Title
CN100566167C (zh) 薄膜半导体集成电路
US7247923B2 (en) Semiconductor device having a lateral MOSFET and combined IC using the same
CN100468723C (zh) 用于集成电路中的静电放电保护的电路和方法
US4672584A (en) CMOS integrated circuit
JP4146672B2 (ja) 静電気保護素子
KR100311578B1 (ko) 반도체장치
US5675469A (en) Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit
US4609931A (en) Input protection MOS semiconductor device with zener breakdown mechanism
US5639680A (en) Method of making analog multiplexer cell for mixed digital and analog signal inputs
US20210280515A1 (en) Trimming circuit and trimming method
US6608744B1 (en) SOI CMOS input protection circuit with open-drain configuration
US5821797A (en) Protection circuit for semiconductor devices
US20030141545A1 (en) Semiconductor device
CN101364596A (zh) 半导体器件
JPH0571145B2 (zh)
US6833590B2 (en) Semiconductor device
US5083179A (en) CMOS semiconductor integrated circuit device
US6583475B2 (en) Semiconductor device
KR20080021798A (ko) 서로다른 두께의 게이트 산화막을 갖는 ｅｓｄ 구조물
GB2243485A (en) Semiconductor device contact pads
KR0163459B1 (ko) 3개의 전원 공급선을 갖는 출력 회로
US7262468B2 (en) Method and system for reducing charge damage in silicon-on-insulator technology
US6218707B1 (en) Leakage-free integrated electronic switch
US7723794B2 (en) Load driving device
KR19980071185A (ko) 극성에 상관없이 내부 회로를 보호하기 위하여 전원 공급 단자들 사이에 적용한 정전기 방지 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20150519

Granted publication date: 20091202