KR100885183B1 - 유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털변환 회로 - Google Patents

유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털변환 회로 Download PDF

Info

Publication number
KR100885183B1
KR100885183B1 KR1020060089309A KR20060089309A KR100885183B1 KR 100885183 B1 KR100885183 B1 KR 100885183B1 KR 1020060089309 A KR1020060089309 A KR 1020060089309A KR 20060089309 A KR20060089309 A KR 20060089309A KR 100885183 B1 KR100885183 B1 KR 100885183B1
Authority
KR
South Korea
Prior art keywords
analog
node
signal
control signal
circuit
Prior art date
Application number
KR1020060089309A
Other languages
English (en)
Other versions
KR20080024760A (ko
Inventor
이국표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060089309A priority Critical patent/KR100885183B1/ko
Priority to CN2007101537381A priority patent/CN101145772B/zh
Priority to US11/855,343 priority patent/US7573413B2/en
Publication of KR20080024760A publication Critical patent/KR20080024760A/ko
Application granted granted Critical
Publication of KR100885183B1 publication Critical patent/KR100885183B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

여기에 개시된 전자회로는 제어 신호에 응답해서 제 1 노드의 입력 신호를 제 2 노드의 출력 신호로 전달하는 전달 회로; 그리고 상기 제어 신호에 응답해서 상기 제 1 노드의 상기 입력 신호를 선택적으로 디스챠지하는 디스챠지 회로를 포함한다.

Description

유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털 변환 회로{ ELECTRONIC CIRCUIT PROTECTING THE EFFECT OF INJECTION CURRENT AND ANALOG-DIGITAL CONVERSION CIRCUIT}
도 1은 입력단에 멀티플렉서를 포함하는 아날로그 디지털 변환기를 도시한 도면이다.
도 2는 본 발명에 따른 아날로그 디지털 변환기를 도시한 블럭도이다.
도 3는 유입전류의 영향에 의한 아날로그 디지털 변환기의 정확성을 측정하는 방법을 도시한 블럭도이다.
도 4은 유입전류에 의한 아날로그 디지털 변환기의 유도전류의 양을 측정하는 방법을 도시한 블럭도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 입출력부 20 : 멀티플렉서부
30 : 아날로그 디지털 변환부 40 : 컨트롤러
50 : 센서부 100 : 아날로그 디지털 변환기
본 발명은 전자회로(Electronic Circuit)에 관한 것으로, 구체적으로는 아날로그 디지털 변환기에 관한 것이다.
아날로그 양은 연속적인 범위에 걸쳐 임의의 값을 취한다. 대부분의 물리적 변화량은 아날로그이며 연속적인 값을 가진다. 온도, 압력, 광도, 음성신호, 위치, 순환속도, 유동률 등이 그 예이다. 반면 디지털 양은 0 또는 1과 같이 두 가지 가능한 값 중 하나의 정해진 값을 가진다. 실제로 전압과 같은 디지털 양은 정해진 범위 내의 특정한 값이며, 주어진 범위 내에서 동일한 디지털 값으로 정의한다.
디지털 시스템으로 입력되어야 하는 모든 정보는 먼저 디지털 형태로 바뀌어야 한다. 따라서, 아날로그 형태의 정보는 디지털 형태의 정보로 변환되어야 한다. 아날로그 신호를 디지털 신호로 변환하는 것이 아날로그 디지털 변환기(Analog-Digital Converter)이다. 일반적인 아날로그 디지털 변환은 아날로그 값을 샘플링하여 디지털코드에 해당하는 값으로 변환하는 과정이다.
두 개 이상의 아날로그 입력을 가지는 아날로그 디지털 변환기의 경우 아날로그 입력단은 멀티플렉서(Multiplexer) 구조를 가진다. 아날로그 신호를 디지털 신호로 변환하고자 하는 한 개의 입력단(Input Port)만 활성화(Enable)시키고 다른 나머지 입력단들은 반드시 비활성화(Disable)시킨다.
하지만, 센서(Sensor)의 오동작에 의해 비활성화된 아날로그 디지털 변환기의 입력단에 내부 전압 이상의 전압이 인가되면 아날로그 디지털 변환기의 내부로 유입전류(Injection Current)에 의한 신호(Signal)가 유입된다. 따라서, 유입전류가 정상동작하고 있는 포트에 영향을 주어 아날로그 디지털 변환기의 출력값에 영 향을 줄 수 있는 문제점이 있다.
따라서 본 발명의 목적은 유입전류의 영향을 차단할 수 있는 아날로그 디지털 변환기를 제공한다.
상기의 과제를 이루기 위하여 본 발명에 의한 전자회로는 제어 신호에 응답해서 제 1 노드의 입력 신호를 제 2 노드의 출력 신호로 전달하는 전달 회로; 그리고 상기 제어 신호에 응답해서 상기 제 1 노드의 상기 입력 신호를 선택적으로 디스챠지하는 디스챠지 회로를 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는 상기 전달 회로가 상기 제어 신호에 응답해서 제 1 노드의 입력 신호를 제 2 노드의 출력 신호로 전달하지 않는 오프 상태인 동안 상기 제 1 노드로 유입되는 과전류를 디스챠지한다.
이 실시예에 있어서, 상기 전달 회로는, 상기 제어 신호를 반전하여 반전 제어 신호를 출력하는 인버터와; 상기 제 1 노드와 상기 제 2 노드 사이에 연결되고 상기 제어 신호에 의해 제어되는 게이트를 갖는 제 1 트랜지스터; 그리고 상기 제 1 노드와 상기 제 2 노드 사이에 상기 제 1 트랜지스터와 병렬로 연결되고, 상기 반전 제어 신호에 의해 제어되는 게이트를 갖는 제 2 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는, 상기 제 1 노드와 접지 전압 사이에 연결되고, 상기 반전 제어 신호에 의해 제어되는 게이트를 갖는 풀다운 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 전달회로는 상기 제 1 노드와 연결된 애노드 및 전원 전압과 연결된 캐소드를 갖는 제 1 다이오드; 그리고 상기 제 1 노드와 연결된 캐소드 및 접지 전압과 연결된 애노드를 갖는 제 2 다이오드를 더 포함한다.
복수의 아날로그 소스들과; 제어 신호에 응답해서 상기 복수의 아날로그 소스들 중 어느 하나로부터의 제 1 아날로그 신호를 제 2 아날로그 신호로 전달하는 전달 회로; 그리고 상기 제 2 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기를 포함하되; 상기 전달회로는 상기 제어 신호에 응답해서 상기 제 1 아날로그 신호를 선택적으로 디스챠지하는 디스챠지회로를 포함한다.
이 실시예에 있어서, 상기 전달회로는, 상기 복수의 아날로그 신호 소스들에 각각 대응하며, 각각이 대응하는 아날로그 소스로부터의 상기 제 1 아날로그 신호를 상기 제 2 아날로그 신호로 선택적으로 출력하는 복수의 전달 유닛들을 포함한다.
이 실시예에 있어서, 상기 복수의 전달 유닛들 각각은, 상기 제어 신호를 반전하여 반전 제어 신호를 출력하는 인버터와; 상기 제 1 노드와 상기 제 2 노드 사이에 연결되고 상기 제어 신호에 의해 제어되는 게이트를 갖는 제 1 트랜지스터; 그리고 상기 제 1 노드와 상기 제 2 노드 사이에 상기 제 1 트랜지스터와 병렬로 연결되고, 상기 반전 제어 신호에 의해 제어되는 게이트를 갖는 제 2 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 복수의 전달 유닛들 각각은, 상기 아날로그 소스들 각각에 대응하고, 대응하는 아날로그 소스로부터의 상기 제 1 아날로그 신호를 선택적으로 디스챠지하는 디스챠지 유닛들을 포함한다.
이 실시예에 있어서, 상기 디스챠지 회로는 상기 전달 회로가 상기 제어 신호에 응답해서 제 1 노드의 입력 신호를 제 2 노드의 출력 신호로 전달하지 않는 오프 상태인 동안 상기 제 1 노드로 유입되는 과전류를 디스챠지한다.
이 실시예에 있어서, 상기 디스챠지 유닛들 각각은, 상기 제 1 노드와 접지 전압 사이에 연결되고, 상기 반전 제어 신호에 의해 제어되는 게이트를 갖는 풀다운 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 아날로그 디지털 변환기는 상기 디지털 신호의 최하 4비트이내의 오차범위를 허용한다.
(실시예)
이하 본 발명에 실시예에 따른 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 입력단에 멀티플렉서를 포함하는 아날로그 디지털 변환기(Analog-Digital Converter)를 도시한 도면이다. 도 1에 따르면, 아날로그 디지털 변환기(100)는 입출력부(Input/Output part)(10), 멀티플렉서부(Multiplexer Part)(20), 아날로그 디지털 변환부(Analog-Digital Conversion Part)(30)와 컨트롤러(Controller)(40)로 구성된다.
16개의 입출력단자를 가지는 입출력부(10)는 과전압을 방지하는 16개의 과전압방지부(3_1 ~ 3_16)와 컨트롤러(40)의 제어에 따라 센서부(50)의 아날로그 신호를 멀티플렉서부(20)로 전송하는 16개의 트랜스미션 게이트부(Transmission Gate Part)들(5_1 ~ 5_16)로 구성된다.
과전압방지부(3_1 ~ 3_16)는 2개의 다이오드(Diode)(DN1, DN2)가 직렬로 연결되어 애노드(Anode)쪽은 그라운드전압(VSS)으로 연결되고, 캐소드(Cathode)는 전원전압(VDD)으로 연결된다.
트랜스미션 게이트부(5_1)는 PMOS 트랜지스터(PMOS_TR1)과 NMOS 트랜지스터(NMOS_TR1)의 소스(Source)가 공통으로 연결되고, PMOS 트랜지스터(PMOS_TR1)과 NMOS 트랜지스터(NMOS_TR1)의 드레인(Drain)이 공통으로 연결된다. NMOS 트랜지스터(NMOS_TR1)의 게이트(Gate)는 제어 신호(IOCtl_1)가 연결되고, PMOS 트랜지스터(PMOS_TR1)의 게이트는 제어 신호(IOCtl_1)를 인버터(INV1)를 이용하여 인버팅(Inverting)한 신호가 연결된다. 트랜스미션 게이트(5_2 ~ 5_16)의 구조는 트랜스미션 게이트(5_1)의 구조와 동일하므로 중복된 설명은 생략한다.
멀티플렉서부(20)는 컨트롤러(40)의 제어를 받는 16개의 입력단자를 가지는 트랜스미션 게이트(Transmission Gate)들(20_1 ~ 20_16)로 구성된다. 멀티플렉서부(20)의 트랜스미션 게이트(20_1 ~ 20_16)는 입출력부(10)의 트랜스미션 게이트(5_1)와 동일한 구조이므로 중복되는 설명은 생략한다.
컨트롤러(40)는 제어 신호(IOCtl_1, IOCtl_16, MCtl_1, MCtl_16)를 이용하여 입출력부(10)와 멀티플렉서부(20)의 트랜스미션 게이트(5_1 ~ 5_16, 20_1 ~ 20_16)를 제어한다.
센서부(50)는 센서(Sensor)와 12V의 풀업 저항(R1 ~ R16)을 포함한다. 센서는 외부의 아날로그 정보(예를 들면, 온도, 압력, 습도, 자동차 밧데리(battery)의 전 압 등)를 입력받아 아날로그 정보에 비례하는 전압 또는 전류를 출력하는 장치이다. 12V의 풀업(Pull-Up) 저항은 낮은 전압 레벨의 아날로그 신호를 12V의 전압레벨로 끌어올리는 역할을 수행한다. 센서부(50)는 아날로그 정보(Analog Information)를 아날로그 신호(A_SIG)로 변환하는 역할을 수행한다.
외부의 아날로그 정보는 센서부(50)의 센서(Sensor)를 통하여 아날로그 신호(A_SIG)로 변환하여 입출력부(10)에 전달된다. 입출력부(10)는 센서부(50)로부터의 과전류를 보호하고, 컨트롤러(40)의 제어 신호(IOCtl_1 ~ IOCtl_16)에 따라 아날로그 신호(A_SIG)를 트랜스미션 게이트(5_1 ~ 5_16)를 통하여 멀티플렉서부(20)로 전달한다. 멀티플렉서부(20)는 컨트롤러(40)의 제어 신호(MCtl_1 ~ MCtl_16)에 따라 입출력부(10)로부터의 16개의 아날로그 신호중 하나의 아날로그 신호(A_SIG)만이 아날로그 디지털 변환부(30)에 전달되도록 한다. 아날로그 디지털 변환부(30)는 아날로그 신호(A_SIG)를 디지털 신호(D_SIG)로 변환하는 역할을 수행한다.
Vsg = Vd
Vsg > |Vt|
Vsg < |Vt|
Figure 112006066584144-pat00001
Vsg는 PMOS 트랜지스터(Transistor)의 소스(Source)와 게이트(Gate)간의 전압을 의미하고, Vd는 다이오드(Diode)의 전압을 의미한다. Vt는 PMOS 트랜지스터의 문턱전압(Threshold Current)이고, Id0는 문턱전압이하 전류(Subthreshold Current)의 상수이다.
수학식 1은 트랜스미션 게이트(5_1)의 PMOS 트랜지스터(PMOS_TR1)의 소스와 게이트 사이의 전압(Vsg)과 다이오드(DN1) 전압(Vd)이 같다는 것을 의미한다. 다이오드 전압(Vd)이 문턱전압(Vt)보다 큰 경우 수학식 2에 따라 PMOS 트랜지스터(PMOS_TR1) 내부에 채널(Channel)이 형성되어 입출력단(10)의 트랜스미션 게이트(5_1)과 멀티플렉스(20)의 트랜스미션 게이트(20_1)는 오픈(Open)된다. 다이오드 전압(Vd)이 문턱전압(Vt)보다 작은 경우 수학식 3에 따라 PMOS 트랜지스터(PMOS_TR1) 내부에 문턱전압이하 영역(Subthreshold region)이 형성되고 수학식 4에 따른 전류(Isub)가 흐르게 된다.
예를 들면, 센서부(50)의 제 1 센서(Sensor)가 파괴되는 경우 12V의 전압이 저항(R1)을 통하여 입출력부(10)로 인가된다.
PMOS 트랜지스터(PMOS_TR1)가 오프(OFF)된 상태라도 Vsg가 전원전압(VDD)보다 커지게 되면 수학식 2에 따라 PMOS 트랜지스터(PMOS_TR1)내에 채널이 형성되고 수학식 4에 따른 전류(Isub)가 기하급수적으로 증가한다. 따라서, 입출력단(10)의 트랜스미션 게이트(5_1)의 PMOS 트랜지스터(PMOS_TR1)와 멀티플렉서단(20)의 트랜스미션 게이트(20_1)의 PMOS 트랜지스터(M_PMOS_TR1)는 오픈(Open)되기 때문에 아날로그 디지털 변환기(100)에 오동작을 유발한다.
일반적인 다이오드 전압(Vd)은 약 0.7V 정도이므로, 실리콘의 PMOS 트랜지스터의 문턱전압(Vt)의 절대값이 다이오드 전압(Vd)에 비하여 상당히 크도록 공정의 변수를 조절한다면 유입전류 문제를 해결할 수 있다. 그러나, 공정의 변수를 조절하는 것은 트랜지스터의 특성에 영향을 주는 문제로서 변경에 한계가 있다.
따라서, 본 발명에서는 유입전류의 경로를 변경하여 아날로그 디지털 변환기에 유입되는 전류를 차단하는 장치를 제공한다.
도 2는 본 발명에 따른 아날로그 디지털 변환기를 도시한 블럭도이다. 도 2에 따르면, 아날로그 디지털 변환기(100)는 유입전류의 영향을 차단하기 위하여 멀티플렉서부(20)에 풀다운(Pull-Down) 트랜지스터를 포함한다.
센서부(50)의 16개의 센서들중 제 1 센서로부터 전송된 아날로그 신호는 컨트롤러(40)의 제어 신호(IOCtl_1)에 따라 입출력부(10)의 트랜스미션 게이트(5_1)를 통하여 멀티플렉서부(20)로 전송된다. 아날로그 신호가 전송되지 않는 15개의 입출력부(10)의 트랜스미션 게이트(5_2 ~ 5_16)는 컨트롤러(40)의 제어 신호(IOCtl_2 ~ IOCtl_16)에 따라 불활성화(Disable)된다.
멀티플렉서부(20)는 컨트롤러(40)의 제어 신호(MCtl_1)에 따라 트랜스미션 게이트(20_1)를 통하여 아날로그 신호를 아날로그 디지털 변환부(30)로 전송한다. 아날로그 신호가 전송되지 않는 15개의 멀티플렉서부(20)의 트랜스미션 게이 트(20_2 ~ 20_16)는 컨트롤러(40)의 제어 신호(MCtl_2 ~ MCtl_16)에 따라 불활성화된다.
예를 들면, 센서부(50)의 제 16 센서를 통하여 아날로그 신호를 전송하는 경우 센서부(50)의 제 1 센서에 에러(Error)가 발생하면 유입전류(Iic)가 입출력부(10)로 전파(Propagation)된다. 입출력부(10)의 트랜스미션 게이트(5_1)는 컨트롤러(40)의 제어 신호(IOCtl_1)에 따라 차단되었으나 유입전류(Iic)가 트랜스미션 게이트(5_1)의 PMOS 트랜지스터(PMOS_TR1)의 문턱전압(Vt)보다 큰 경우 PMOS 트랜지스터(PMOS_TR1)는 온상태가 되고, 유입전류(Iic)는 멀티플렉서부(20)로 전파된다.
멀티플렉서부(20)의 풀다운 트랜지스터(25_1)에 의하여 유입전류(Iic)는 그라운드 전압(VSS)으로 흐르게 된다. 활성화된 멀티플렉서부의 트랜스미션 게이트(20_16)만이 아날로그 신호를 아날로그 디지털 변환부(30)에 전송한다. 따라서, 유입전류(Iic)는 멀티플렉서부(20)의 풀다운 트랜지스터(20_1)에 의하여 차단되므로 아날로그 디지털 변환부(30)에 영향을 미치지 않게 된다.
일반적으로 유입전류에 의한 신호 왜곡에 민감하게 반응하는 전장용 반도체 제품(Automotive Semiconduct Product)의 경우에는 유입전류와 유도전류를 측정하여 일정 수치이상이 넘지않도록 규정한다.
도 3는 유입전류의 영향에 의한 아날로그 디지털 변환기의 정확성을 측정하는 방법을 도시한 블럭도이다.
아날로그 디지털 변환기의 정확성 테스트는 아날로그 디지털 변환을 하지 않는 포트에 유입전류를 인가한 상태에서 아날로그 디지털 변환기의 동작을 수행하였을 때 아날로그 디지털 변환기의 정확도를 얼마나 유지하는가를 측정하는 방법이다. 전장용 반도체 제품의 경우 허용되는 총 유입전류는 5mA이내이고, 아날로그 디지털 변환값은 16LSB(Least Significant Byte) 이내이다. 아날로그 디지털 변환값이 16LSB 이내란 유입 전류의 영향을 받은 아날로그 신호를 디지털 신호로 변환하는 경우에 최하위비트를 기준으로 4비트이내의 변화를 의미이다.
도 2과 도 3에 따르면, 아날로그 디지털 변환기(100)의 유입전류 인가 입력단자(Stressed ADC inputs)(AIN01 ~ AIN0j)에 하나의 입력단자마다 1mA 이내의 전류(I1 ~ Ij)를 인가한다. 유입전류들(I1 ~ Ij)은 전압(VDD)을 저항(R01 ~ R0j)에 통하게 하여 생성한다. 유입전류 인가 입력단자(Stressed ADC inputs)(AIN01 ~ AIN0j)에 인가된 전류의 총합이 최대 5mA이내가 되도록 설정한다. 다른 입출력단자(Others ADC inputs)(AIN10 ~ AIN1k)는 각각에 저항(R10 ~ R1k)을 통하여 그라운드전압(VSS)과 연결한다. 출력단자(DOUT)에는 저항(Rout)과 전압측정기(VM)가 직렬로 연결된다.
유입전류의 영향에 의한 아날로그 디지털 변환기의 정확성 테스트는 아날로그 디지털 변환기(100)의 디지털 신호(D_SIG)가 최하위비트(LSB)를 기준으로 4비트(bit)이내에서 오차가 발생하는지를 전압측정기(VM)를 통하여 측정한다.
도 4은 유입전류에 의한 아날로그 디지털 변환기의 유도전류의 양을 측정하 는 방법을 도시한 블럭도이다.
아날로그 디지털 변환기의 유도전류 테스트는 아날로그 디지털 변환기의 변환을 하지 않는 포트에 유입전류를 인가한 상태에서 아날로그 디지털 변환기의 한 쪽 포트에서 전류를 측정하여 기준치 이내의 전류가 발생하는가를 측정한다.
전장용 반도체 제품의 경우 허용되는 총 유입전류는 5mA이내인 경우 허용되는 유도전류(Induced Current)의 양은 5μA이내이다.
도 2과 도 4에 따르면, 아날로그 디지털 변환기(100)의 유입전류 인가 입력단자(Stressed ADC inputs)(AIN01 ~ AIN0j)에 하나의 입력단자마다 1mA 이내의 전류(I1 ~ Ij)를 인가한다. 유입전류들(I1 ~ Ij)은 전압(VDD)을 저항(R01 ~ R0j)에 통하게 하여 생성한다. 유입전류 인가 입력단자(Stressed ADC inputs)(AIN01 ~ AIN0j)에 인가된 전류의 총합이 최대 5mA이내가 되도록 설정한다. 다른 입출력단자(Others ADC inputs)(AIN10 ~ AIN1k)는 각각에 저항(R10 ~ R1k)을 통하여 그라운드전압(VSS)과 연결한다. 입력단자(ADC channel under measurement)(AIN2)에는 저항(R20)과 전류측정기(AM)가 직렬로 연결된다. 유도전류란 유입전류들(I1 ~ Ij)에 의하여 입력단자(AIN2) 방향으로 흐르는 역전류를 의미한다.
아날로그 디지털 변환기의 유도전류 테스트는 전류측정기(AM)을 이용하여 유도전류가 5μA이내인가를 측정한다.
본 발명은 센서의 오동작에 의하여 발생하는 유입전류의 영향을 차단할 수 있는 아날로그 디지털 변환기를 제공한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의하면, 아날로그 디지털 변환기는 풀다운 트랜지스터를 이용하여 유입전류의 영향을 차단할 수 있다.

Claims (12)

  1. 제어 신호에 응답해서 제 1 노드의 입력 신호를 제 2 노드의 출력 신호로 전달하는 전달 회로; 그리고
    상기 제어 신호에 응답해서 상기 제 1 노드의 상기 입력 신호를 선택적으로 디스챠지하는 디스챠지 회로를 포함하되,
    상기 디스챠지 회로는,
    상기 전달 회로가 상기 제어 신호에 응답해서 제 1 노드의 입력 신호를 제 2 노드의 출력 신호로 전달하지 않는 오프 상태인 동안 상기 제 1 노드로 유입되는 과전류를 디스챠지하는 것을 특징으로 하는 전자회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 전달 회로는,
    상기 제어 신호를 반전하여 반전 제어 신호를 출력하는 인버터와;
    상기 제 1 노드와 상기 제 2 노드 사이에 연결되고 상기 제어 신호에 의해 제어되는 게이트를 갖는 제 1 트랜지스터; 그리고
    상기 제 1 노드와 상기 제 2 노드 사이에 상기 제 1 트랜지스터와 병렬로 연결되고, 상기 반전 제어 신호에 의해 제어되는 게이트를 갖는 제 2 트랜지스터를 포함하는 것을 특징으로 하는 전자회로.
  4. 제 3 항에 있어서,
    상기 디스챠지 회로는,
    상기 제 1 노드와 접지 전압 사이에 연결되고, 상기 반전 제어 신호에 의해 제어되는 게이트를 갖는 풀다운 트랜지스터를 포함하는 것을 특징으로 하는 전자회로.
  5. 제 1 항에 있어서,
    상기 전달회로는
    상기 제 1 노드와 연결된 애노드 및 전원 전압과 연결된 캐소드를 갖는 제 1 다이오드; 그리고
    상기 제 1 노드와 연결된 캐소드 및 접지 전압과 연결된 애노드를 갖는 제 2 다이오드를 더 포함하는 것을 특징으로 하는 전자회로.
  6. 복수의 아날로그 소스들과;
    제어 신호에 응답해서 상기 복수의 아날로그 소스들 중 어느 하나로부터의 제1 아날로그 신호를 제2 아날로그 신호로 전달하는 전달 회로;
    상기 제어 신호에 응답해서 상기 제1 아날로그 신호를 선택적으로 디스챠지하는 디스챠지회로; 그리고
    상기 제2 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기를 포함하되;
    상기 디스챠지 회로는,
    상기 전달 회로가 상기 제어 신호에 응답해서 상기 제1 아날로그 신호를 상기 제2 아날로그 신호로 전달하지 않는 오프 상태인 동안 상기 제 1 아날로그 신호가 입력되는 노드에 과전류를 디스챠지하는 아날로그 디지털 변환 회로.
  7. 제 6 항에 있어서,
    상기 전달회로는,
    상기 복수의 아날로그 신호 소스들에 각각 대응하며, 각각이 대응하는 아날로그 소스로부터의 상기 제 1 아날로그 신호를 상기 제 2 아날로그 신호로 선택적으로 출력하는 복수의 전달 유닛들을 포함하는 것을 특징으로 하는 아날로그 디지털 변환 회로.
  8. 제 7 항에 있어서,
    상기 복수의 전달 유닛들 각각은,
    상기 제어 신호를 반전하여 반전 제어 신호를 출력하는 인버터와;
    제 1 노드와 제 2 노드 사이에 연결되고 상기 제어 신호에 의해 제어되는 게이트를 갖는 제 1 트랜지스터; 그리고
    상기 제 1 노드와 상기 제 2 노드 사이에 상기 제 1 트랜지스터와 병렬로 연결되고, 상기 반전 제어 신호에 의해 제어되는 게이트를 갖는 제 2 트랜지스터를 포함하는 아날로그 디지털 변환 회로.
  9. 제 8 항에 있어서,
    상기 복수의 전달 유닛들 각각은,
    상기 아날로그 소스들 각각에 대응하고, 대응하는 아날로그 소스로부터의 상기 제 1 아날로그 신호를 선택적으로 디스챠지하는 디스챠지 회로를 포함하는 아날로그 디지털 변환 회로.
  10. 제 9 항에 있어서,
    상기 디스챠지 회로는,
    상기 전달 회로가 상기 제어 신호에 응답해서 상기 제 1 노드의 입력 신호를 상기 제 2 노드의 출력 신호로 전달하지 않는 오프 상태인 동안 상기 제 1 노드로 유입되는 과전류를 디스챠지하는 아날로그 디지털 변환 회로.
  11. 제 10 항에 있어서,
    상기 디스챠지 회로는,
    상기 제 1 노드와 접지 전압 사이에 연결되고, 상기 반전 제어 신호에 의해 제어되는 게이트를 갖는 풀다운 트랜지스터를 포함하는 아날로그 디지털 변환 회로.
  12. 제 6 항에 있어서,
    상기 아날로그 디지털 변환기는
    상기 디지털 신호의 최하 4비트이내의 오차범위를 허용하는 것을 특징으로 하는 아날로그 디지털 변환 회로.
KR1020060089309A 2006-09-14 2006-09-14 유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털변환 회로 KR100885183B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060089309A KR100885183B1 (ko) 2006-09-14 2006-09-14 유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털변환 회로
CN2007101537381A CN101145772B (zh) 2006-09-14 2007-09-14 防止注入电流影响的电子电路和模/数转换电路
US11/855,343 US7573413B2 (en) 2006-09-14 2007-09-14 Electronic circuit protecting against the effect of injection current and analog to digital conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060089309A KR100885183B1 (ko) 2006-09-14 2006-09-14 유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털변환 회로

Publications (2)

Publication Number Publication Date
KR20080024760A KR20080024760A (ko) 2008-03-19
KR100885183B1 true KR100885183B1 (ko) 2009-02-23

Family

ID=39208100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060089309A KR100885183B1 (ko) 2006-09-14 2006-09-14 유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털변환 회로

Country Status (3)

Country Link
US (1) US7573413B2 (ko)
KR (1) KR100885183B1 (ko)
CN (1) CN101145772B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011016551A1 (de) * 2011-04-08 2012-10-11 Valeo Schalter Und Sensoren Gmbh Fahrerassistenzeinrichtung, Kraftfahrzeug mit einer Fahrerassistenzeinrichtung und Verfahren zum Betreiben einer Fahrerassistenzeinrichtung
US9793908B2 (en) * 2015-12-18 2017-10-17 Analog Devices Global Protection circuits for tunable resistor at continuous-time ADC input
KR102511201B1 (ko) * 2017-09-27 2023-03-17 삼성전자주식회사 과전압으로부터 소자를 보호하기 위한 전자 회로 및 그것을 포함하는 전자 장치
CN110784221A (zh) * 2019-11-19 2020-02-11 无锡中微爱芯电子有限公司 一种防止ad采样通道漏电的设计方法
US11552467B2 (en) * 2020-01-27 2023-01-10 STMicroelectronics (Alps) SAS Overvoltage protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023614A (en) 1989-09-13 1991-06-11 Advanced Micro Devices, Inc. Switchable DAC with current surge protection
JP2000244322A (ja) 1999-02-23 2000-09-08 Mitsubishi Electric Corp 半導体集積回路装置
JP2002076866A (ja) 2000-08-31 2002-03-15 Matsushita Electric Works Ltd 半導体リレー
KR20050081044A (ko) * 2004-02-12 2005-08-18 매그나칩 반도체 유한회사 아날로그 디지털 컨버터

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183812A (ja) 1993-12-24 1995-07-21 Citizen Watch Co Ltd アナログ・デジタルコンバータ回路
JP3407975B2 (ja) * 1994-05-20 2003-05-19 株式会社半導体エネルギー研究所 薄膜半導体集積回路
JP2000040964A (ja) 1998-07-24 2000-02-08 Hitachi Ltd 比較回路およびａｄ変換回路
JP2002044322A (ja) 2000-07-21 2002-02-08 Murata Mach Ltd 画像読取装置
JP2002176346A (ja) 2000-12-06 2002-06-21 Denso Corp 誘導性負荷駆動装置
JP2002261609A (ja) * 2001-03-01 2002-09-13 Toshiba Corp アナログ／ディジタルコンバータ及びその信号処理方法
JP3909570B2 (ja) 2001-11-06 2007-04-25 春夫 小林 Ａｄ変換器の入力回路
JP2006067481A (ja) * 2004-08-30 2006-03-09 Sanyo Electric Co Ltd デジタル・アナログ変換回路
CN1285172C (zh) * 2004-12-22 2006-11-15 东南大学 互补金属氧化物半导体比较器
CN100492907C (zh) * 2005-06-15 2009-05-27 清华大学 采用灵敏放大器结构的主从型下降沿d触发器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023614A (en) 1989-09-13 1991-06-11 Advanced Micro Devices, Inc. Switchable DAC with current surge protection
JP2000244322A (ja) 1999-02-23 2000-09-08 Mitsubishi Electric Corp 半導体集積回路装置
JP2002076866A (ja) 2000-08-31 2002-03-15 Matsushita Electric Works Ltd 半導体リレー
KR20050081044A (ko) * 2004-02-12 2005-08-18 매그나칩 반도체 유한회사 아날로그 디지털 컨버터

Also Published As

Publication number Publication date
CN101145772B (zh) 2013-02-13
US20080088494A1 (en) 2008-04-17
US7573413B2 (en) 2009-08-11
KR20080024760A (ko) 2008-03-19
CN101145772A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
US10374411B2 (en) Adjustable over-current detector circuit for universal serial bus (USB) devices
CN100586016C (zh) 克服使用寿命期间负偏压温度不稳定性效应的方法和设备
KR100885183B1 (ko) 유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털변환 회로
US6628223B2 (en) Resistance changeable device for data transmission system
AU2008218671B2 (en) Apparatus, system and method for high resolution identification with temperature dependent resistive device
JP2008182516A (ja) インタフェース回路および半導体集積回路
US7791367B1 (en) Driver with selectable output impedance
JP2009100120A (ja) 差動増幅回路およびその製造方法
US10845837B2 (en) Semiconductor device including non-volatile memory, a bias current generator and an on-chip termination resistor, method of fabricating the same and method of operating the same
CN112665743B (zh) 一种多通道带脉宽调制输出的单片数字温度传感器
TW201531030A (zh) 用於使用積體電路接腳作為限流輸入及汲極開路輸出之系統及方法
US7508246B2 (en) Performance variation compensating circuit and method
US7084662B1 (en) Variable impedance output driver
US11422168B2 (en) On-chip, low-voltage, current sensing circuit
CN105453435A (zh) 一种集成电路芯片及其阻抗校准方法
EP1286469A1 (en) An output driver for integrated circuits and a method for controlling the output impedance of an integrated circuit
Kim et al. Programmable Digital On-Chip Terminator
US20100208780A1 (en) Transfer circuit, transmitter, receiver and test apparatus
JP3164060B2 (ja) 閾値測定機能を備える半導体集積回路
US6614282B2 (en) Clamp circuit for a semiconductor integrated circuit device
US6388494B1 (en) Offset trim using hot-electron induced VT-shifts
EP2782256B1 (en) A digital to analogue converter
JP2005003596A (ja) 抵抗測定装置、抵抗測定用集積回路及び抵抗測定方法
JP2905337B2 (ja) デジタル制御回路
US6259282B1 (en) External pull-up resistor detection and compensation of output buffer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 12