JP2002261609A - アナログ／ディジタルコンバータ及びその信号処理方法 - Google Patents
アナログ／ディジタルコンバータ及びその信号処理方法Info
- Publication number
- JP2002261609A JP2002261609A JP2001057319A JP2001057319A JP2002261609A JP 2002261609 A JP2002261609 A JP 2002261609A JP 2001057319 A JP2001057319 A JP 2001057319A JP 2001057319 A JP2001057319 A JP 2001057319A JP 2002261609 A JP2002261609 A JP 2002261609A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- cpu
- analog
- digital
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D1/00—Measuring arrangements giving results other than momentary value of variable, of general application
- G01D1/18—Measuring arrangements giving results other than momentary value of variable, of general application with arrangements for signalling that a predetermined value of an unspecified parameter has been exceeded
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵへの割り込み処理を低減することによ
りＣＰＵの負担を軽減できるＡ／Ｄコンバータ及びその
信号処理方法を提供すること。 【解決手段】 アナログデータのＡ／Ｄ変換を行うＡ／
Ｄ変換部１２と、Ａ／Ｄ変換により得られたディジタル
データを格納する変換結果格納レジスタ１３と、ＣＰＵ
２０における処理の基準となる設定値を格納する比較レ
ジスタ１４と、ディジタルデータと前記設定値とを比較
する比較回路１５とを具備し、ディジタルデータの処理
を行うＣＰＵ２０への割り込み信号を、比較回路１５に
おける比較結果に応じて発生させることを特徴としてい
る。
りＣＰＵの負担を軽減できるＡ／Ｄコンバータ及びその
信号処理方法を提供すること。 【解決手段】 アナログデータのＡ／Ｄ変換を行うＡ／
Ｄ変換部１２と、Ａ／Ｄ変換により得られたディジタル
データを格納する変換結果格納レジスタ１３と、ＣＰＵ
２０における処理の基準となる設定値を格納する比較レ
ジスタ１４と、ディジタルデータと前記設定値とを比較
する比較回路１５とを具備し、ディジタルデータの処理
を行うＣＰＵ２０への割り込み信号を、比較回路１５に
おける比較結果に応じて発生させることを特徴としてい
る。
Description
【０００１】
【発明の属する技術分野】この発明は、アナログ／ディ
ジタルコンバータ及びその信号処理方法に関するもの
で、特にアナログ／ディジタルコンバータによる変換結
果に基づいて処理を行うＣＰＵの負荷低減の為の技術に
係るものである。
ジタルコンバータ及びその信号処理方法に関するもの
で、特にアナログ／ディジタルコンバータによる変換結
果に基づいて処理を行うＣＰＵの負荷低減の為の技術に
係るものである。
【０００２】
【従来の技術】従来より、アナログ／ディジタルコンバ
ータ（以下Ａ／Ｄコンバータ）は各種アナログデータの
モニタの為に多くの機器に使用されている。例えばプリ
ンタではトナーの残量確認の為にＡ／Ｄコンバータが用
いられており、情報携帯機器（ＰＤＡ：Personal Digit
al Assistants）ではそのバッテリの残量確認のために
Ａ／Ｄコンバータが用いられている。
ータ（以下Ａ／Ｄコンバータ）は各種アナログデータの
モニタの為に多くの機器に使用されている。例えばプリ
ンタではトナーの残量確認の為にＡ／Ｄコンバータが用
いられており、情報携帯機器（ＰＤＡ：Personal Digit
al Assistants）ではそのバッテリの残量確認のために
Ａ／Ｄコンバータが用いられている。
【０００３】上記従来のＡ／Ｄコンバータの構成につい
て、図７を用いて具体的に説明する。図７はＡ／Ｄコン
バータのブロック図である。
て、図７を用いて具体的に説明する。図７はＡ／Ｄコン
バータのブロック図である。
【０００４】図示するように、Ａ／Ｄコンバータ１００
は入力チャネル（ＣＨ）選択回路１１０、Ａ／Ｄ変換部
１２０、（ｍ＋１）個の格納レジスタ１３０−１〜１３
０−ｍ、入力ＣＨコントロール回路１６０、コントロー
ル回路１７０、及び格納レジスタ選択回路１８０を備え
ている。
は入力チャネル（ＣＨ）選択回路１１０、Ａ／Ｄ変換部
１２０、（ｍ＋１）個の格納レジスタ１３０−１〜１３
０−ｍ、入力ＣＨコントロール回路１６０、コントロー
ル回路１７０、及び格納レジスタ選択回路１８０を備え
ている。
【０００５】入力ＣＨ選択回路１１０は、被測定対象を
測定することにより得られる複数のアナログデータがそ
れぞれ入力されるチャネルＣＨ０〜ＣＨｎのいずれか
を、入力ＣＨコントロール回路１７０の指令に基づいて
選択する。そして、選択したチャネルから入力されたア
ナログデータをＡ／Ｄ変換部１２０へ出力する。
測定することにより得られる複数のアナログデータがそ
れぞれ入力されるチャネルＣＨ０〜ＣＨｎのいずれか
を、入力ＣＨコントロール回路１７０の指令に基づいて
選択する。そして、選択したチャネルから入力されたア
ナログデータをＡ／Ｄ変換部１２０へ出力する。
【０００６】Ａ／Ｄ変換部１２０は、コントロール回路
１７０の指令に基づいて、入力ＣＨ選択回路１１０から
入力されたアナログデータのＡ／Ｄ変換を行い、アナロ
グデータをディジタルデータに変換する。
１７０の指令に基づいて、入力ＣＨ選択回路１１０から
入力されたアナログデータのＡ／Ｄ変換を行い、アナロ
グデータをディジタルデータに変換する。
【０００７】Ａ／Ｄ変換部１２０により生成されたディ
ジタルデータは、格納レジスタ選択回路１８０によって
選択された格納レジスタ１３０−１〜１３０−ｍの内の
いずれかに格納される。
ジタルデータは、格納レジスタ選択回路１８０によって
選択された格納レジスタ１３０−１〜１３０−ｍの内の
いずれかに格納される。
【０００８】なお、入力ＣＨコントロール回路１６０及
び格納レジスタ選択回路１８０も、コントロール回路１
７０からの指令に基づいて入力ＣＨ及び格納レジスタ１
３０−０〜１３０−ｍの選択指令を行う。
び格納レジスタ選択回路１８０も、コントロール回路１
７０からの指令に基づいて入力ＣＨ及び格納レジスタ１
３０−０〜１３０−ｍの選択指令を行う。
【０００９】次に、上記構成を有するＡ／Ｄコンバータ
の処理の流れについて、図８を用いて説明する。図８は
Ａ／Ｄコンバータの処理のフローチャートである。
の処理の流れについて、図８を用いて説明する。図８は
Ａ／Ｄコンバータの処理のフローチャートである。
【００１０】まずＡ／Ｄ変換の開始にあたって、コント
ロール回路１７０はＡ／Ｄ変換起動指令を行う（ステッ
プＳ１００）。この起動指令によりＡ／Ｄ変換部１２０
は入力ＣＨ選択回路１１０で選択されたアナログデータ
のＡ／Ｄ変換を行う。そして、その変換結果を格納レジ
スタ１３０−１〜１３０−ｍの内のいずれかに格納する
（ステップＳ１１０）。上記プリンタの例で説明すれ
ば、アナログデータはトナー残量である。なお、この起
動指令はある一定時間毎に定期的に行われたり、Ａ／Ｄ
コンバータが有する連続変換機能等を用いて連続的に行
われたりする。
ロール回路１７０はＡ／Ｄ変換起動指令を行う（ステッ
プＳ１００）。この起動指令によりＡ／Ｄ変換部１２０
は入力ＣＨ選択回路１１０で選択されたアナログデータ
のＡ／Ｄ変換を行う。そして、その変換結果を格納レジ
スタ１３０−１〜１３０−ｍの内のいずれかに格納する
（ステップＳ１１０）。上記プリンタの例で説明すれ
ば、アナログデータはトナー残量である。なお、この起
動指令はある一定時間毎に定期的に行われたり、Ａ／Ｄ
コンバータが有する連続変換機能等を用いて連続的に行
われたりする。
【００１１】また上記コントロール回路１７０は、Ａ／
Ｄ変換部１２０におけるＡ／Ｄ変換が終了する度日に、
ＣＰＵ（図示せず）へ割り込み信号を出す（ステップＳ
１２０）。この割り込み信号が発生すると、ＣＰＵは格
納レジスタ１３０−１〜１３０−ｍ内に格納されたディ
ジタルデータを読み出し（ステップＳ１３０）、予め設
定された所定の設定値との大小比較をソフトウェア上に
て行う（ステップＳ１４０）。この設定値は、例えばト
ナー残量が少なくなった場合に警告を出す目安となるト
ナー量である。
Ｄ変換部１２０におけるＡ／Ｄ変換が終了する度日に、
ＣＰＵ（図示せず）へ割り込み信号を出す（ステップＳ
１２０）。この割り込み信号が発生すると、ＣＰＵは格
納レジスタ１３０−１〜１３０−ｍ内に格納されたディ
ジタルデータを読み出し（ステップＳ１３０）、予め設
定された所定の設定値との大小比較をソフトウェア上に
て行う（ステップＳ１４０）。この設定値は、例えばト
ナー残量が少なくなった場合に警告を出す目安となるト
ナー量である。
【００１２】そしてディジタルデータと設定値の比較の
結果（ステップＳ１５０）、トナー残量が設定値よりも
少なければＣＰＵは所定の処理を行う（ステップＳ１６
０）。この処理とは、例えば表示装置に上記比較結果を
表示したり、警告アラームを鳴らしたりする処理であ
り、これにより、トナー残量が残り少なくなった旨をプ
リンタの使用者に知らせる。他方、トナー残量が設定値
よりも多ければ、ＣＰＵはそれ以上の処理を行わず、処
理を終了する。
結果（ステップＳ１５０）、トナー残量が設定値よりも
少なければＣＰＵは所定の処理を行う（ステップＳ１６
０）。この処理とは、例えば表示装置に上記比較結果を
表示したり、警告アラームを鳴らしたりする処理であ
り、これにより、トナー残量が残り少なくなった旨をプ
リンタの使用者に知らせる。他方、トナー残量が設定値
よりも多ければ、ＣＰＵはそれ以上の処理を行わず、処
理を終了する。
【００１３】上記のように従来は、Ａ／Ｄコンバータに
よるＡ／Ｄ変換が終了する度に、ＣＰＵへの割り込み信
号を発生させる。そしてＣＰＵはこの割り込み処理の中
で、Ａ／Ｄコンバータ内に格納された変換結果を読み出
し、予め設定した値に対する大小判定の処理をソフトウ
ェアを用いて行っている。
よるＡ／Ｄ変換が終了する度に、ＣＰＵへの割り込み信
号を発生させる。そしてＣＰＵはこの割り込み処理の中
で、Ａ／Ｄコンバータ内に格納された変換結果を読み出
し、予め設定した値に対する大小判定の処理をソフトウ
ェアを用いて行っている。
【００１４】しかしながら、上記のようなシステムであ
るとＣＰＵに対する負荷が重くなるという問題があっ
た。この点について図９を用いて説明する。図９は時間
に対するＣＰＵの通常の処理と、Ａ／Ｄ変換による割り
込み処理の流れの関係を示す図である。
るとＣＰＵに対する負荷が重くなるという問題があっ
た。この点について図９を用いて説明する。図９は時間
に対するＣＰＵの通常の処理と、Ａ／Ｄ変換による割り
込み処理の流れの関係を示す図である。
【００１５】図示するように、時刻ｔ１、ｔ２、ｔ３、
ｔ４で定期的にＡ／Ｄ変換が行われたとする。すると、
各時刻において必ず割り込み信号が発生するため、その
度にＣＰＵは通常の処理を一旦中止して、Ａ／Ｄコンバ
ータにより生成されたディジタルデータと設定値との比
較処理を行わなければならない。
ｔ４で定期的にＡ／Ｄ変換が行われたとする。すると、
各時刻において必ず割り込み信号が発生するため、その
度にＣＰＵは通常の処理を一旦中止して、Ａ／Ｄコンバ
ータにより生成されたディジタルデータと設定値との比
較処理を行わなければならない。
【００１６】特に、監視機能の強化を必要とする場合
は、Ａ／Ｄ変換を短間隔でリピートする必要がある。図
９を用いて説明すれば、時刻ｔ１、ｔ２、ｔ３、ｔ４の
各時刻間の時間間隔Δｔを小さくする必要がある。そし
てその度に割り込み処理を行わねばならないため、割り
込み処理（変換結果の読み出し、比較、判定処理）のＣ
ＰＵの全処理量内に占める割合が大きくなる、すなわち
割り込み処理によるＣＰＵの負担が非常に大きくなる。
は、Ａ／Ｄ変換を短間隔でリピートする必要がある。図
９を用いて説明すれば、時刻ｔ１、ｔ２、ｔ３、ｔ４の
各時刻間の時間間隔Δｔを小さくする必要がある。そし
てその度に割り込み処理を行わねばならないため、割り
込み処理（変換結果の読み出し、比較、判定処理）のＣ
ＰＵの全処理量内に占める割合が大きくなる、すなわち
割り込み処理によるＣＰＵの負担が非常に大きくなる。
【００１７】
【発明が解決しようとする課題】このように上記従来の
Ａ／Ｄコンバータは、ＣＰＵに対する監視機能の為のソ
フト処理の負荷が重く、他の処理に対するリアルタイム
性を損なうという問題があった。
Ａ／Ｄコンバータは、ＣＰＵに対する監視機能の為のソ
フト処理の負荷が重く、他の処理に対するリアルタイム
性を損なうという問題があった。
【００１８】この発明は、上記事情に鑑みてなされたも
ので、その目的は、ＣＰＵへの割り込み処理を低減する
ことによりＣＰＵの負担を軽減できるアナログ／ディジ
タルコンバータ及びその信号処理方法を提供することに
ある。
ので、その目的は、ＣＰＵへの割り込み処理を低減する
ことによりＣＰＵの負担を軽減できるアナログ／ディジ
タルコンバータ及びその信号処理方法を提供することに
ある。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係るアナログ／ディジタルコンバータ
は、被測定対象を測定して得られるアナログデータをデ
ィジタルデータに変換するアナログ／ディジタル変換手
段と、前記アナログ／ディジタル変換手段で変換した前
記ディジタルデータを格納する変換結果格納手段と、Ｃ
ＰＵにおける処理の基準となる設定値を格納する設定値
格納手段と、前記変換結果格納手段に格納された前記デ
ィジタルデータと、前記設定値格納手段に格納された前
記設定値とを比較する比較手段とを具備し、前記ディジ
タルデータの処理を行う前記ＣＰＵへの割り込み信号
を、前記比較手段における比較結果に応じて発生させる
ことを特徴としている。
に、この発明に係るアナログ／ディジタルコンバータ
は、被測定対象を測定して得られるアナログデータをデ
ィジタルデータに変換するアナログ／ディジタル変換手
段と、前記アナログ／ディジタル変換手段で変換した前
記ディジタルデータを格納する変換結果格納手段と、Ｃ
ＰＵにおける処理の基準となる設定値を格納する設定値
格納手段と、前記変換結果格納手段に格納された前記デ
ィジタルデータと、前記設定値格納手段に格納された前
記設定値とを比較する比較手段とを具備し、前記ディジ
タルデータの処理を行う前記ＣＰＵへの割り込み信号
を、前記比較手段における比較結果に応じて発生させる
ことを特徴としている。
【００２０】また、この発明に係るアナログ／ディジタ
ルコンバータの信号処理方法は被測定対象を測定して得
られるアナログデータをディジタルデータに変換するス
テップと、前記ディジタルデータを変換結果格納レジス
タに格納するステップと、前記変換結果格納レジスタに
格納されたディジタルデータを設定値と比較するステッ
プと、前記ディジタルデータを前記設定値と比較した結
果を超えた又は等しい場合に、ＣＰＵへの割り込み信号
を出力するステップと、前記割り込み信号により、前記
ＣＰＵが前記ディジタルデータに応じた処理を行うステ
ップとを具備することを特徴としている。
ルコンバータの信号処理方法は被測定対象を測定して得
られるアナログデータをディジタルデータに変換するス
テップと、前記ディジタルデータを変換結果格納レジス
タに格納するステップと、前記変換結果格納レジスタに
格納されたディジタルデータを設定値と比較するステッ
プと、前記ディジタルデータを前記設定値と比較した結
果を超えた又は等しい場合に、ＣＰＵへの割り込み信号
を出力するステップと、前記割り込み信号により、前記
ＣＰＵが前記ディジタルデータに応じた処理を行うステ
ップとを具備することを特徴としている。
【００２１】上記構成を有するＡ／Ｄコンバータ及びそ
の信号処理方法であると、ディジタルデータと所定の設
定値との比較をＡ／Ｄコンバータ側で行い、その結果に
応じてＣＰＵへの割り込み信号を発生させることによ
り、本当にＣＰＵでの処理が必要な場合にのみＣＰＵへ
割り込みを掛けている。そのため、ＣＰＵの処理の負担
を大幅に軽減することが出来る。
の信号処理方法であると、ディジタルデータと所定の設
定値との比較をＡ／Ｄコンバータ側で行い、その結果に
応じてＣＰＵへの割り込み信号を発生させることによ
り、本当にＣＰＵでの処理が必要な場合にのみＣＰＵへ
割り込みを掛けている。そのため、ＣＰＵの処理の負担
を大幅に軽減することが出来る。
【００２２】
【発明の実施の形態】以下、この発明の実施形態を図面
を参照して説明する。この説明に際し、全図にわたり、
共通する部分には共通する参照符号を付す。
を参照して説明する。この説明に際し、全図にわたり、
共通する部分には共通する参照符号を付す。
【００２３】この発明の第１の実施形態に係るＡ／Ｄコ
ンバータについて、図１を用いて説明する。図１はＡ／
Ｄコンバータを搭載したワンチップマイコンの一部ブロ
ック図であり、要部を抽出して示すものである。
ンバータについて、図１を用いて説明する。図１はＡ／
Ｄコンバータを搭載したワンチップマイコンの一部ブロ
ック図であり、要部を抽出して示すものである。
【００２４】図示するようにＡ／Ｄコンバータ１０は、
入力チャネル選択回路１１、Ａ／Ｄ変換部１２（アナロ
グ／ディジタル変換手段）、格納レジスタ１３（変換結
果格納手段、変換結果格納レジスタ）、比較レジスタ１
４（設定値格納手段、比較レジスタ）、比較回路１５
（比較手段）、入力ＣＨコントロール回路１６、コント
ロール回路１７（制御手段）を備えている。
入力チャネル選択回路１１、Ａ／Ｄ変換部１２（アナロ
グ／ディジタル変換手段）、格納レジスタ１３（変換結
果格納手段、変換結果格納レジスタ）、比較レジスタ１
４（設定値格納手段、比較レジスタ）、比較回路１５
（比較手段）、入力ＣＨコントロール回路１６、コント
ロール回路１７（制御手段）を備えている。
【００２５】入力ＣＨ選択回路１１は、被測定対象を測
定することにより得られた複数のアナログデータがそれ
ぞれ入力されるチャネルＣＨ０〜ＣＨｎのいずれかを選
択する。この入力ＣＨの選択は、コントロール回路１７
の指令に基づく入力ＣＨコントロール回路１６の選択指
令に応じて行われる。そして、選択したチャネルから入
力されたアナログデータをＡ／Ｄ変換部１２へ出力す
る。
定することにより得られた複数のアナログデータがそれ
ぞれ入力されるチャネルＣＨ０〜ＣＨｎのいずれかを選
択する。この入力ＣＨの選択は、コントロール回路１７
の指令に基づく入力ＣＨコントロール回路１６の選択指
令に応じて行われる。そして、選択したチャネルから入
力されたアナログデータをＡ／Ｄ変換部１２へ出力す
る。
【００２６】Ａ／Ｄ変換部１２は、コントロール回路１
７の指令に基づいて、入力ＣＨ選択回路１１から入力さ
れたアナログデータのＡ／Ｄ変換を行い、アナログデー
タをディジタルデータに変換する。
７の指令に基づいて、入力ＣＨ選択回路１１から入力さ
れたアナログデータのＡ／Ｄ変換を行い、アナログデー
タをディジタルデータに変換する。
【００２７】格納レジスタ１３は、Ａ／Ｄ変換部１２に
より生成されたディジタルデータを格納する。
より生成されたディジタルデータを格納する。
【００２８】比較レジスタ１４には、被測定対象から得
られる測定値の種類に応じて予め設定された所定の設定
値が格納されている。
られる測定値の種類に応じて予め設定された所定の設定
値が格納されている。
【００２９】比較回路１５は、コントロール回路１７か
らの指令に応答して、格納レジスタ１３及び比較レジス
タ１４にそれぞれ格納されているディジタルデータと設
定値とを比較する。
らの指令に応答して、格納レジスタ１３及び比較レジス
タ１４にそれぞれ格納されているディジタルデータと設
定値とを比較する。
【００３０】コントロール回路１７は、前述のように、
Ａ／Ｄ変換部１２及び比較回路１５に指令を出すと共
に、比較回路１５における比較結果に応じて、当該Ａ／
Ｄコンバータ１０と同一のチップ上に設けられたＣＰＵ
２０に割り込み信号を出力する。この割り込み信号に基
づくＣＰＵ２０での処理結果は、例えばスピーカ２１や
表示装置２２へ送られ外部に伝達される。
Ａ／Ｄ変換部１２及び比較回路１５に指令を出すと共
に、比較回路１５における比較結果に応じて、当該Ａ／
Ｄコンバータ１０と同一のチップ上に設けられたＣＰＵ
２０に割り込み信号を出力する。この割り込み信号に基
づくＣＰＵ２０での処理結果は、例えばスピーカ２１や
表示装置２２へ送られ外部に伝達される。
【００３１】上記構成のワンチップマイコンの動作につ
いて図２を用いて説明する。図２は図１に示すワンチッ
プマイコンの処理の流れを示すフローチャートである。
いて図２を用いて説明する。図２は図１に示すワンチッ
プマイコンの処理の流れを示すフローチャートである。
【００３２】図示するように、まずＡ／Ｄコンバータに
おいて、コントロール回路１７よりＡ／Ｄ変換起動指令
が出力される（ステップＳ１０）。
おいて、コントロール回路１７よりＡ／Ｄ変換起動指令
が出力される（ステップＳ１０）。
【００３３】この起動指令によりＡ／Ｄ変換部１２は入
力ＣＨ選択回路１１で選択されたアナログデータのＡ／
Ｄ変換を行う。そして、その変換結果（ディジタルデー
タ）を格納レジスタ１３に格納する（ステップＳ１
１）。プリンタの例で説明すれば、ディジタルデータは
トナー残量である。なお、この起動指令はある一定時間
毎に定期的に行われたり、またはＡ／Ｄコンバータが有
する連続変換機能等を用いて連続的に行われるものであ
る。
力ＣＨ選択回路１１で選択されたアナログデータのＡ／
Ｄ変換を行う。そして、その変換結果（ディジタルデー
タ）を格納レジスタ１３に格納する（ステップＳ１
１）。プリンタの例で説明すれば、ディジタルデータは
トナー残量である。なお、この起動指令はある一定時間
毎に定期的に行われたり、またはＡ／Ｄコンバータが有
する連続変換機能等を用いて連続的に行われるものであ
る。
【００３４】上記Ａ／Ｄ変換部１２でのＡ／Ｄ変換が終
了すると、コントロール回路１７は比較回路１５に比較
命令を出力する。この比較命令により比較回路１５は、
格納レジスタ１３及び比較レジスタ１４からそれぞれデ
ィジタルデータ及び設定値を取り出し、両者の比較を行
う（ステップＳ１２）。この設定値は、例えばトナー残
量が少なくなった場合に警告を出す目安となるトナー量
である。
了すると、コントロール回路１７は比較回路１５に比較
命令を出力する。この比較命令により比較回路１５は、
格納レジスタ１３及び比較レジスタ１４からそれぞれデ
ィジタルデータ及び設定値を取り出し、両者の比較を行
う（ステップＳ１２）。この設定値は、例えばトナー残
量が少なくなった場合に警告を出す目安となるトナー量
である。
【００３５】そしてディジタルデータと設定値の比較の
結果（ステップＳ１３）、トナー残量が設定値よりも少
なければ、コントロール回路１７はＣＰＵへの割り込み
信号を出力（ステップＳ１４）し、ＣＰＵは所定の処理
を行う（ステップＳ１５）。この処理によってシステム
側は、例えばスピーカ２１により警告アラームを鳴らし
たり、表示装置２２に上記比較結果を表示したりするこ
とでトナー残量が残り少なくなった旨を使用者に知らせ
る。他方、トナー残量が設定値よりも多ければ（ステッ
プＳ１３）、ＣＰＵへの割り込み信号は発生せず、ＣＰ
Ｕは通常の処理を継続する。
結果（ステップＳ１３）、トナー残量が設定値よりも少
なければ、コントロール回路１７はＣＰＵへの割り込み
信号を出力（ステップＳ１４）し、ＣＰＵは所定の処理
を行う（ステップＳ１５）。この処理によってシステム
側は、例えばスピーカ２１により警告アラームを鳴らし
たり、表示装置２２に上記比較結果を表示したりするこ
とでトナー残量が残り少なくなった旨を使用者に知らせ
る。他方、トナー残量が設定値よりも多ければ（ステッ
プＳ１３）、ＣＰＵへの割り込み信号は発生せず、ＣＰ
Ｕは通常の処理を継続する。
【００３６】なおＣＰＵ２０への割り込み信号は、上記
説明のようにコントロール回路１７が比較回路１５に出
力しても良いし、比較回路１５がその比較結果に応じて
自らＣＰＵ２０へ出力しても良いし、または割り込み信
号発生用の専用回路を新たに設けても良い。
説明のようにコントロール回路１７が比較回路１５に出
力しても良いし、比較回路１５がその比較結果に応じて
自らＣＰＵ２０へ出力しても良いし、または割り込み信
号発生用の専用回路を新たに設けても良い。
【００３７】上記のような構成及び動作を有するＡ／Ｄ
コンバータによれば、ディジタルデータと所定の設定値
との比較をＡ／Ｄコンバータ側で行っている。そして、
その結果に応じてＣＰＵへの割り込み信号を発生させる
ことにより、本当にＣＰＵでの処理が必要な場合にのみ
ＣＰＵへの割り込みを掛けている。そのため、ＣＰＵの
処理の負担を大幅に軽減することが出来る。図３は時間
に対するＣＰＵの通常の処理と、Ａ／Ｄ変換による割り
込み処理の流れの関係を示す図である。
コンバータによれば、ディジタルデータと所定の設定値
との比較をＡ／Ｄコンバータ側で行っている。そして、
その結果に応じてＣＰＵへの割り込み信号を発生させる
ことにより、本当にＣＰＵでの処理が必要な場合にのみ
ＣＰＵへの割り込みを掛けている。そのため、ＣＰＵの
処理の負担を大幅に軽減することが出来る。図３は時間
に対するＣＰＵの通常の処理と、Ａ／Ｄ変換による割り
込み処理の流れの関係を示す図である。
【００３８】図示するように、時刻ｔ１、ｔ２、ｔ３、
ｔ４で定期的にＡ／Ｄ変換が行われたとする。そして、
上記プリンタの例で言えば、時刻ｔ３の時点でのみトナ
ー残量が設定値よりも少なくなったと仮定する。する
と、その他の時刻ｔ１、ｔ２、ｔ４ではＣＰＵへの割り
込み信号が発生しないので、ＣＰＵは通常の処理を継続
することが出来る。そして割り込み処理はトナー残量が
少なくなった時刻ｔ３でのみ行えば済む。すなわち、従
来は全ての時刻ｔ１、ｔ２、ｔ３、ｔ４で割り込み処理
を行う必要があったものが、本実施形態によれば時刻ｔ
３の時点で行えば足りる。具体的には上記理由によりＣ
ＰＵの処理の負担を軽減できるのである。
ｔ４で定期的にＡ／Ｄ変換が行われたとする。そして、
上記プリンタの例で言えば、時刻ｔ３の時点でのみトナ
ー残量が設定値よりも少なくなったと仮定する。する
と、その他の時刻ｔ１、ｔ２、ｔ４ではＣＰＵへの割り
込み信号が発生しないので、ＣＰＵは通常の処理を継続
することが出来る。そして割り込み処理はトナー残量が
少なくなった時刻ｔ３でのみ行えば済む。すなわち、従
来は全ての時刻ｔ１、ｔ２、ｔ３、ｔ４で割り込み処理
を行う必要があったものが、本実施形態によれば時刻ｔ
３の時点で行えば足りる。具体的には上記理由によりＣ
ＰＵの処理の負担を軽減できるのである。
【００３９】更に、監視機能を強化する、すなわちＡ／
Ｄ変換を行う時間間隔を小さくした場合には更に本実施
形態の効果は顕著となる。同じく図３を用いて説明すれ
ば、例えばＡ／Ｄ変換を行う時間間隔を１／２にした場
合を考える。すると、従来の方式では時刻ｔ１〜ｔ４ま
での間にＣＰＵは７回の割り込み処理を行わねばならな
い。しかし本実施形態によれば、ＣＰＵが割り込み処理
を行うのはやはりトナー残量が少なくなった時刻ｔ３に
おいてのみである。このように、ＣＰＵの負担を増加さ
せずに監視機能を強化することが可能である。
Ｄ変換を行う時間間隔を小さくした場合には更に本実施
形態の効果は顕著となる。同じく図３を用いて説明すれ
ば、例えばＡ／Ｄ変換を行う時間間隔を１／２にした場
合を考える。すると、従来の方式では時刻ｔ１〜ｔ４ま
での間にＣＰＵは７回の割り込み処理を行わねばならな
い。しかし本実施形態によれば、ＣＰＵが割り込み処理
を行うのはやはりトナー残量が少なくなった時刻ｔ３に
おいてのみである。このように、ＣＰＵの負担を増加さ
せずに監視機能を強化することが可能である。
【００４０】また本実施形態は従来のＡ／Ｄコンバータ
の回路構成に比較レジスタと比較回路を加えるのみで実
現でき、回路面積の増加を極僅かに抑えることが出来
る。
の回路構成に比較レジスタと比較回路を加えるのみで実
現でき、回路面積の増加を極僅かに抑えることが出来
る。
【００４１】なお、Ａ／Ｄコンバータが使用されるのは
その機能によって次の２つに大別できる。
その機能によって次の２つに大別できる。
【００４２】（１）変換結果そのものの値を使用するも
の。
の。
【００４３】例えば温度モニタ等がこの例である。すな
わち、変換結果そのものを外部に伝達する必要があるた
め、Ａ／Ｄ変換を行う度にＣＰＵでの処理が必要とな
る。
わち、変換結果そのものを外部に伝達する必要があるた
め、Ａ／Ｄ変換を行う度にＣＰＵでの処理が必要とな
る。
【００４４】（２）変換結果より、被測定対象がある閾
値を超えたか否かを監視するため使用するもの。
値を超えたか否かを監視するため使用するもの。
【００４５】例えば前述のプリンタのトナー残量チェッ
クや、電源モニタ等がこの例に相当する。すなわち、変
換結果そのものの値が特別な意味を有するのではなく、
その値がある閾値に対してどのような関係を有している
のかを問題とするものである。
クや、電源モニタ等がこの例に相当する。すなわち、変
換結果そのものの値が特別な意味を有するのではなく、
その値がある閾値に対してどのような関係を有している
のかを問題とするものである。
【００４６】本実施形態で行った説明は、上記（２）の
機能に着目したものである。しかし、当然ながらＡ／Ｄ
コンバータは上記（１）と（２）の機能を共に具備する
必要があることが通常である。言い換えれば、入力ＣＨ
選択回路によって選択されたチャネルから入力される信
号の性質によって、上記（１）と（２）の機能を切り替
える必要がある。よって、その変換結果そのものの値を
使用する場合には、Ａ／Ｄ変換の度にＣＰＵへの割り込
み信号を掛けることが出来るようにしておくことが重要
である。
機能に着目したものである。しかし、当然ながらＡ／Ｄ
コンバータは上記（１）と（２）の機能を共に具備する
必要があることが通常である。言い換えれば、入力ＣＨ
選択回路によって選択されたチャネルから入力される信
号の性質によって、上記（１）と（２）の機能を切り替
える必要がある。よって、その変換結果そのものの値を
使用する場合には、Ａ／Ｄ変換の度にＣＰＵへの割り込
み信号を掛けることが出来るようにしておくことが重要
である。
【００４７】その場合の処理の流れを、図４のフローチ
ャートに示す。図示するように、比較回路１５による比
較ステップＳ１２の前に、当該測定対象により得られた
測定値の変換結果そのものが、外部に伝達する必要のあ
る信号であるか否か、またはＣＰＵにおいて処理の必要
な信号であるか否かを、例えばコントロール回路１７が
判定する（ステップＳ１６）。但し、一般的にＡ／Ｄコ
ンバータでは、ソフトウェアによって入力信号は各信号
毎に各チャネルＣＨに割り当てられている。そして、入
力ＣＨ選択回路１６によってチャネルＣＨを選択した時
には、コントロール回路１７は既にその信号を比較回路
１５に送るべきか、またはその信号をＣＰＵ２０で処理
させるかを認識しているのが通常である。
ャートに示す。図示するように、比較回路１５による比
較ステップＳ１２の前に、当該測定対象により得られた
測定値の変換結果そのものが、外部に伝達する必要のあ
る信号であるか否か、またはＣＰＵにおいて処理の必要
な信号であるか否かを、例えばコントロール回路１７が
判定する（ステップＳ１６）。但し、一般的にＡ／Ｄコ
ンバータでは、ソフトウェアによって入力信号は各信号
毎に各チャネルＣＨに割り当てられている。そして、入
力ＣＨ選択回路１６によってチャネルＣＨを選択した時
には、コントロール回路１７は既にその信号を比較回路
１５に送るべきか、またはその信号をＣＰＵ２０で処理
させるかを認識しているのが通常である。
【００４８】そして、例えば温度モニタにおける温度デ
ータ等、ＣＰＵにおける処理の必要な信号であった場合
には、設定値との比較ステップＳ１２を省略して、コン
トロール回路１７は無条件でＣＰＵへの割り込み信号を
出力する。この割り込み信号によって、ＣＰＵ２０は例
えば格納レジスタ１３からデータを読み出して、当該デ
ータを外部に伝達する。
ータ等、ＣＰＵにおける処理の必要な信号であった場合
には、設定値との比較ステップＳ１２を省略して、コン
トロール回路１７は無条件でＣＰＵへの割り込み信号を
出力する。この割り込み信号によって、ＣＰＵ２０は例
えば格納レジスタ１３からデータを読み出して、当該デ
ータを外部に伝達する。
【００４９】また、ある特定の場合にのみ、例えばある
閾値を超えた、又は等しくなったときのみＣＰＵでの処
理を行う必要がある信号であった場合には、設定値との
比較ステップＳ１２に進む。
閾値を超えた、又は等しくなったときのみＣＰＵでの処
理を行う必要がある信号であった場合には、設定値との
比較ステップＳ１２に進む。
【００５０】上記のような処理フローによって、上記
（１）、（２）の両者のケースに対応することが出来
る。
（１）、（２）の両者のケースに対応することが出来
る。
【００５１】次にこの発明の第２の実施形態に係るＡ／
Ｄコンバータについて図５を用いて説明する。図５はＡ
／Ｄコンバータを搭載したワンチップマイコンの一部領
域のブロック図であり、特に要部を抽出して示すもので
ある。
Ｄコンバータについて図５を用いて説明する。図５はＡ
／Ｄコンバータを搭載したワンチップマイコンの一部領
域のブロック図であり、特に要部を抽出して示すもので
ある。
【００５２】図示するように本実施形態は上記第１の実
施形態において、複数（（ｍ＋１）個）の格納レジスタ
１３−０〜１３−ｍ（変換結果格納レジスタ）を設け、
更にこの格納レジスタ１３−０〜１３−ｍの内のいずれ
かを、コントロール回路１７からの指令によって選択す
る格納レジスタ選択回路１８（格納レジスタと共に、変
換結果格納手段となる）を新たに設けたものである。
施形態において、複数（（ｍ＋１）個）の格納レジスタ
１３−０〜１３−ｍ（変換結果格納レジスタ）を設け、
更にこの格納レジスタ１３−０〜１３−ｍの内のいずれ
かを、コントロール回路１７からの指令によって選択す
る格納レジスタ選択回路１８（格納レジスタと共に、変
換結果格納手段となる）を新たに設けたものである。
【００５３】前述のように、Ａ／Ｄコンバータは複数の
種類の対象を測定することが通常であり、且つそれらの
ディジタルデータを保持しておく必要がある場合等も考
えられるため、ディジタルデータを格納する格納レジス
タを複数個有しているのが一般的である。それが本実施
形態の場合である。
種類の対象を測定することが通常であり、且つそれらの
ディジタルデータを保持しておく必要がある場合等も考
えられるため、ディジタルデータを格納する格納レジス
タを複数個有しているのが一般的である。それが本実施
形態の場合である。
【００５４】このような場合には、入力ＣＨ選択回路に
よって選択された信号をどの格納レジスタに格納するか
を、コントロール回路１７が格納レジスタ選択回路１８
に命ずる。この指令に基づいて格納レジスタ選択回路１
８が、当該Ａ／Ｄ変換によって生成されたディジタルデ
ータを格納する格納レジスタを選択する。そして、上記
（２）のケースにあたるような場合には、比較回路１５
によって、当該格納レジスタに格納されたディジタルデ
ータと比較レジスタに格納されている設定値との比較を
行い、その結果に基づいて、コントロール回路１７がＣ
ＰＵ２０への割り込み信号を発生する。この場合の処理
の流れについては第１の実施形態で説明した図２または
図４と同様であるので説明は省略する。
よって選択された信号をどの格納レジスタに格納するか
を、コントロール回路１７が格納レジスタ選択回路１８
に命ずる。この指令に基づいて格納レジスタ選択回路１
８が、当該Ａ／Ｄ変換によって生成されたディジタルデ
ータを格納する格納レジスタを選択する。そして、上記
（２）のケースにあたるような場合には、比較回路１５
によって、当該格納レジスタに格納されたディジタルデ
ータと比較レジスタに格納されている設定値との比較を
行い、その結果に基づいて、コントロール回路１７がＣ
ＰＵ２０への割り込み信号を発生する。この場合の処理
の流れについては第１の実施形態で説明した図２または
図４と同様であるので説明は省略する。
【００５５】上記のように、複数の格納レジスタを有す
るような場合においても、本発明を適用することが可能
である。
るような場合においても、本発明を適用することが可能
である。
【００５６】次にこの発明の第３の実施形態に係るＡ／
Ｄコンバータについて図６を用いて説明する。図６はＡ
／Ｄコンバータを搭載したワンチップマイコンの一部領
域のブロック図であり、特に要部を抽出して示すもので
ある。
Ｄコンバータについて図６を用いて説明する。図６はＡ
／Ｄコンバータを搭載したワンチップマイコンの一部領
域のブロック図であり、特に要部を抽出して示すもので
ある。
【００５７】図示するように本実施形態は上記第２の実
施形態において、複数（（ｌ＋１）個）の比較レジスタ
１４−０〜１４−ｍを設け、更にこの比較レジスタ１４
−０〜１４−ｌの内のいずれかを、コントロール回路１
７からの指令によって選択する比較レジスタ選択回路１
９（比較レジスタと共に設定値格納手段となる）を新た
に設けたものである。
施形態において、複数（（ｌ＋１）個）の比較レジスタ
１４−０〜１４−ｍを設け、更にこの比較レジスタ１４
−０〜１４−ｌの内のいずれかを、コントロール回路１
７からの指令によって選択する比較レジスタ選択回路１
９（比較レジスタと共に設定値格納手段となる）を新た
に設けたものである。
【００５８】第１の実施形態で説明した（２）のケース
においては、場合によっては複数の種類の被測定対象か
らの測定値について、各々異なった設定値との比較を要
求されることが考えられる。例えば、複数のバッテリを
有する携帯機器において、１つのＡ／Ｄコンバータを用
いて各バッテリの残量を異なる閾値により残量確認する
ような場合が考えられる。このような場合においても対
応可能な例が本実施形態である。
においては、場合によっては複数の種類の被測定対象か
らの測定値について、各々異なった設定値との比較を要
求されることが考えられる。例えば、複数のバッテリを
有する携帯機器において、１つのＡ／Ｄコンバータを用
いて各バッテリの残量を異なる閾値により残量確認する
ような場合が考えられる。このような場合においても対
応可能な例が本実施形態である。
【００５９】図５において、入力ＣＨ選択回路１１で選
択したチャネルに入力されるアナログデータが、比較レ
ジスタ１４−０〜１４−ｌ内の設定値との比較が必要と
なる種の信号であった場合、コントロール回路１７はア
ナログデータ（被測定対象）の性質、言い換えれば種類
に応じて比較レジスタ選択回路１９に指令を出し、比較
レジスタ選択回路１９により当該ディジタルデータとの
比較対象となる設定値を選択する。
択したチャネルに入力されるアナログデータが、比較レ
ジスタ１４−０〜１４−ｌ内の設定値との比較が必要と
なる種の信号であった場合、コントロール回路１７はア
ナログデータ（被測定対象）の性質、言い換えれば種類
に応じて比較レジスタ選択回路１９に指令を出し、比較
レジスタ選択回路１９により当該ディジタルデータとの
比較対象となる設定値を選択する。
【００６０】勿論、変換結果そのものの値を使用する場
合には、Ａ／Ｄ変換の度にＣＰＵへの割り込み信号を出
力出来るようにしておくことも可能である。
合には、Ａ／Ｄ変換の度にＣＰＵへの割り込み信号を出
力出来るようにしておくことも可能である。
【００６１】本実施形態によれば、複数の種類の信号、
または１つの信号を異なる２種類以上の設定値で比較す
るようなＡ／Ｄコンバータにおいても本発明を適用する
ことが出来る。
または１つの信号を異なる２種類以上の設定値で比較す
るようなＡ／Ｄコンバータにおいても本発明を適用する
ことが出来る。
【００６２】上記のように、本発明に係る第１乃至第３
の実施形態によれば、ＣＰＵへの割り込み処理を、実際
にＣＰＵでの処理が必要なときにのみ行わせ、それによ
りＣＰＵの負担を低減できるＡ／Ｄコンバータを実現で
きる。
の実施形態によれば、ＣＰＵへの割り込み処理を、実際
にＣＰＵでの処理が必要なときにのみ行わせ、それによ
りＣＰＵの負担を低減できるＡ／Ｄコンバータを実現で
きる。
【００６３】なお、本願発明は上記実施形態に限定され
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出されうる。例えば、実施形態に示される全構
成要件からいくつかの構成要件が削除されても、発明が
解決しようとする課題の欄で述べた課題が解決でき、発
明の効果の欄で述べられている効果が得られる場合に
は、この構成要件が削除された構成が発明として抽出さ
れうる。
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出されうる。例えば、実施形態に示される全構
成要件からいくつかの構成要件が削除されても、発明が
解決しようとする課題の欄で述べた課題が解決でき、発
明の効果の欄で述べられている効果が得られる場合に
は、この構成要件が削除された構成が発明として抽出さ
れうる。
【００６４】
【発明の効果】以上説明したように、この発明によれ
ば、ＣＰＵへの割り込み処理を低減することによりＣＰ
Ｕの負担を軽減できるＡ／Ｄコンバータ及びその信号処
理方法を提供できる。
ば、ＣＰＵへの割り込み処理を低減することによりＣＰ
Ｕの負担を軽減できるＡ／Ｄコンバータ及びその信号処
理方法を提供できる。
【図１】この発明の第１の実施形態に係るワンチップマ
イコンのブロック図。
イコンのブロック図。
【図２】この発明の第１の実施形態に係るワンチップマ
イコンの処理の流れを示すフローチャート。
イコンの処理の流れを示すフローチャート。
【図３】この発明の第１の実施形態に係るワンチップマ
イコンに搭載されるＣＰＵの処理の流れを示す図。
イコンに搭載されるＣＰＵの処理の流れを示す図。
【図４】この発明の第１の実施形態の変形例に係るワン
チップマイコンの処理の流れを示すフローチャート。
チップマイコンの処理の流れを示すフローチャート。
【図５】この発明の第２の実施形態に係るワンチップマ
イコンのブロック図。
イコンのブロック図。
【図６】この発明の第３の実施形態に係るワンチップマ
イコンのブロック図。
イコンのブロック図。
【図７】従来のＡ／Ｄコンバータのブロック図。
【図８】従来のＡ／Ｄコンバータの処理の流れを示すフ
ローチャート。
ローチャート。
【図９】従来のワンチップマイコンに搭載されるＣＰＵ
の処理の流れを示す図。
の処理の流れを示す図。
１０、１００…Ａ／Ｄコンバータ １１、１１０…入力ＣＨ選択回路 １２、１２０…Ａ／Ｄ変換部 １３、１３−０〜１３−ｍ、１３０−０〜１３０−ｍ…
格納レジスタ １４、１４−０〜１４−ｌ…比較レジスタ １５…比較回路 １６、１６０…入力ＣＨコントロール回路 １７、１７０…コントロール回路 １８…格納レジスタ選択回路 １９…比較レジスタ選択回路 ２０…ＣＰＵ ２１…スピーカ ２２…表示装置
格納レジスタ １４、１４−０〜１４−ｌ…比較レジスタ １５…比較回路 １６、１６０…入力ＣＨコントロール回路 １７、１７０…コントロール回路 １８…格納レジスタ選択回路 １９…比較レジスタ選択回路 ２０…ＣＰＵ ２１…スピーカ ２２…表示装置
Claims (7)
- 【請求項１】 被測定対象を測定して得られるアナログ
データをディジタルデータに変換するアナログ／ディジ
タル変換手段と、 前記アナログ／ディジタル変換手段で変換した前記ディ
ジタルデータを格納する変換結果格納手段と、 ＣＰＵにおける処理の基準となる設定値を格納する設定
値格納手段と、 前記変換結果格納手段に格納された前記ディジタルデー
タと、前記設定値格納手段に格納された前記設定値とを
比較する比較手段と を具備し、前記ディジタルデータの処理を行う前記ＣＰ
Ｕへの割り込み信号を、前記比較手段における比較結果
に応じて発生させることを特徴とするアナログ／ディジ
タルコンバータ。 - 【請求項２】 前記ＣＰＵへの割り込み信号を発生させ
る制御手段を更に備えることを特徴とする請求項１記載
のアナログ／ディジタルコンバータ。 - 【請求項３】 前記制御手段は、 前記被測定対象が、前記ＣＰＵによる当該ディジタルデ
ータの処理を逐次必要とする種のものである場合には、 前記アナログ／ディジタル変換後に、無条件で前記ＣＰ
Ｕへの割り込み信号を発生させ、 前記被測定対象が、当該ディジタルデータが特定の閾値
を超えた又は等しいときにのみ前記ＣＰＵによる当該デ
ィジタルデータの処理を必要とする種のものである場合
には、 前記アナログ／ディジタル変換後に、前記比較手段にお
ける前記ディジタルデータと前記設定値との比較を行
い、該比較結果に応じて前記ＣＰＵへの割り込み信号を
発生させることを特徴とする請求項２記載のアナログ／
ディジタルコンバータ。 - 【請求項４】 前記変換結果格納手段は、複数の変換結
果格納レジスタと、 前記ディジタルデータを格納する前記変換結果格納レジ
スタを選択する格納レジスタ選択回路とを備えることを
特徴とする請求項１乃至３いずれか１項記載のアナログ
／ディジタルコンバータ。 - 【請求項５】 前記設定値格納手段は、相異なる複数の
設定値をそれぞれ格納する複数の比較レジスタと、 前記ディジタルデータの種類によって前記比較レジスタ
を選択する比較レジスタ選択回路とを備え、前記比較手
段は、前記ディジタルデータと、前記比較レジスタ選択
回路で選択された前記比較レジスタに格納されている前
記設定値とを比較することを特徴とする請求項１乃至４
いずれか１項記載のアナログ／ディジタルコンバータ。 - 【請求項６】 被測定対象を測定して得られるアナログ
データをディジタルデータに変換するステップと、 前記ディジタルデータを変換結果格納レジスタに格納す
るステップと、 前記変換結果格納レジスタに格納されたディジタルデー
タを設定値と比較するステップと、 前記ディジタルデータを前記設定値と比較した結果を超
えた又は等しい場合に、ＣＰＵへの割り込み信号を出力
するステップと、 前記割り込み信号により、前記ＣＰＵが前記ディジタル
データに応じた処理を行うステップとを具備することを
特徴とするアナログ／ディジタルコンバータの信号処理
方法。 - 【請求項７】 前記ディジタルデータを前記設定値と比
較するステップの前に、 前記被測定対象が、前記ＣＰＵによる当該ディジタルデ
ータの処理を逐次必要とする種のものであるか、当該デ
ィジタルデータが特定の閾値を超えた又は等しいときに
のみ前記ＣＰＵによる当該ディジタルデータの処理を必
要とする種のものであるか、を判断するステップを更に
備え、該ステップにおいて、 前記被測定対象が、前記ＣＰＵによる当該ディジタルデ
ータの処理を逐次必要とする種のものと判断された場合
には、 前記変換結果格納レジスタに格納されたディジタルデー
タを設定値と比較するステップを省略して、無条件で前
記ＣＰＵへの割り込み信号を出力するステップに進み、 前記被測定対象が、当該ディジタルデータが特定の閾値
を超えた又は等しいときにのみ前記ＣＰＵによる当該デ
ィジタルデータの処理を必要とする種のものであると判
断された場合には、 前記変換結果格納レジスタに格納されたディジタルデー
タを設定値と比較するステップに進むことを特徴とする
請求項６記載のアナログ／ディジタルコンバータの信号
処理方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057319A JP2002261609A (ja) | 2001-03-01 | 2001-03-01 | アナログ／ディジタルコンバータ及びその信号処理方法 |
| TW091103109A TW544994B (en) | 2001-03-01 | 2002-02-22 | A/D converter |
| KR1020020010843A KR20020070860A (ko) | 2001-03-01 | 2002-02-28 | 아날로그/디지털 변환기, 그것의 신호 처리 방법 및마이크로컴퓨터 |
| CNB021221855A CN1190900C (zh) | 2001-03-01 | 2002-02-28 | 模/数转换器 |
| US10/085,028 US20020121998A1 (en) | 2001-03-01 | 2002-03-01 | Analog-to-digital converter that generates interrupt signal based on comparison results of comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057319A JP2002261609A (ja) | 2001-03-01 | 2001-03-01 | アナログ／ディジタルコンバータ及びその信号処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261609A true JP2002261609A (ja) | 2002-09-13 |
Family
ID=18917218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001057319A Pending JP2002261609A (ja) | 2001-03-01 | 2001-03-01 | アナログ／ディジタルコンバータ及びその信号処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020121998A1 (ja) |
| JP (1) | JP2002261609A (ja) |
| KR (1) | KR20020070860A (ja) |
| CN (1) | CN1190900C (ja) |
| TW (1) | TW544994B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930629B1 (en) | 2004-05-18 | 2005-08-16 | Fujitsu Limited | Analog/digital converting apparatus |
| US7046184B2 (en) | 2003-11-18 | 2006-05-16 | Kabushiki Kaisha Toshiba | Analog/digital converter for detecting coincidence or non-coincidence between data and a micro-computer including the analog/digital converter |
| JP2009514067A (ja) * | 2005-09-09 | 2009-04-02 | クイックフィルター・テクノロジーズ・インコーポレーテッド | 直列周辺インターフェースを使用するマルチチャンネルデータ転送のためのデータ構造及び回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7423565B2 (en) * | 2006-05-08 | 2008-09-09 | Texas Instruments Incorporated | Apparatus and method for comparison of a plurality of analog signals with selected signals |
| KR100885183B1 (ko) * | 2006-09-14 | 2009-02-23 | 삼성전자주식회사 | 유입전류의 영향을 차단하는 전자회로 및 아날로그 디지털변환 회로 |
| US7768432B2 (en) * | 2008-06-05 | 2010-08-03 | Mediatek Inc. | Analog-to-digital conversion devices and analog-to-digital conversion stages thereof |
| US9312876B1 (en) | 2014-09-24 | 2016-04-12 | Intel Corporation | Asynchronous low-power analog-to-digital converter circuit with configurable thresholds |
| US11016453B2 (en) * | 2018-04-05 | 2021-05-25 | General Electric Technology Gmbh | Systems and methods for controlling a power generation unit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61258176A (ja) * | 1985-05-11 | 1986-11-15 | Nishida Marine Boiler Co Ltd | 水利施設の監視装置 |
| JPH069106A (ja) * | 1992-06-26 | 1994-01-18 | Nec Eng Ltd | 紙葉類の重送検出回路 |
| KR19980053904U (ko) * | 1996-12-31 | 1998-10-07 | 추호석 | 연삭기의 지석파괴 보호장치 및 방법 |
| JP2000046665A (ja) * | 1998-07-29 | 2000-02-18 | Smc Corp | 多チャンネル圧力センサコントローラ |
| KR20000015337U (ko) * | 1998-12-31 | 2000-07-25 | 추호석 | 트롤리 바의 카본브러쉬 수명검출장치 |
-
2001
- 2001-03-01 JP JP2001057319A patent/JP2002261609A/ja active Pending
-
2002
- 2002-02-22 TW TW091103109A patent/TW544994B/zh not_active IP Right Cessation
- 2002-02-28 KR KR1020020010843A patent/KR20020070860A/ko not_active Application Discontinuation
- 2002-02-28 CN CNB021221855A patent/CN1190900C/zh not_active Expired - Fee Related
- 2002-03-01 US US10/085,028 patent/US20020121998A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7046184B2 (en) | 2003-11-18 | 2006-05-16 | Kabushiki Kaisha Toshiba | Analog/digital converter for detecting coincidence or non-coincidence between data and a micro-computer including the analog/digital converter |
| US6930629B1 (en) | 2004-05-18 | 2005-08-16 | Fujitsu Limited | Analog/digital converting apparatus |
| JP2009514067A (ja) * | 2005-09-09 | 2009-04-02 | クイックフィルター・テクノロジーズ・インコーポレーテッド | 直列周辺インターフェースを使用するマルチチャンネルデータ転送のためのデータ構造及び回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020070860A (ko) | 2002-09-11 |
| TW544994B (en) | 2003-08-01 |
| CN1380750A (zh) | 2002-11-20 |
| CN1190900C (zh) | 2005-02-23 |
| US20020121998A1 (en) | 2002-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6377027B2 (en) | Discharge circuit and duty ratio setting method | |
| US7536577B2 (en) | Calibration technique for power measurement and management over multiple time frames | |
| JP2002261609A (ja) | アナログ／ディジタルコンバータ及びその信号処理方法 | |
| EP2637104B1 (en) | Information processing apparatus and control method thereof | |
| US20040051577A1 (en) | Semiconductor integrated circuit including waveform-generating circuit having pulsed waveform-generating function | |
| JPH1127735A (ja) | 多極通信装置 | |
| JP3123998B2 (ja) | Ａ／ｄ変換機能を内蔵したシングルチップマイクロコンピュータ | |
| JPH06133450A (ja) | 電源装置の監視制御装置 | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JPH06100949B2 (ja) | 電算機システムの電源投入制御方式 | |
| JPH05189366A (ja) | チャネルリクエスト優先度判定回路 | |
| KR100427789B1 (ko) | 데이터 입출력 방법 | |
| JP2002342254A (ja) | 電子計算機 | |
| JP2005333258A (ja) | アナログ／デジタル変換装置 | |
| JPH05134807A (ja) | Ａ／ｄ変換器 | |
| JP2000349633A (ja) | 動作モード信号処理装置 | |
| JP2009086978A (ja) | 電子制御装置 | |
| JPH11149386A (ja) | マルチプロセッサシステムの割込制御方式 | |
| JP2001273079A (ja) | キーボードの走査方法 | |
| JPH1196019A (ja) | 割り込み制御方法 | |
| JPH08171437A (ja) | 携帯用端末装置の電源電圧監視装置 | |
| JPH09134294A (ja) | 割り込み制御回路 | |
| JPH06225454A (ja) | パルス入力処理装置 | |
| JPH08278941A (ja) | バス制御方式 | |
| JP2000357125A (ja) | バッファメモリ制御方法及び制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |