JP3123998B2

JP3123998B2 - Ａ／ｄ変換機能を内蔵したシングルチップマイクロコンピュータ

Info

Publication number: JP3123998B2
Application number: JP11052896A
Authority: JP
Inventors: 尚美桑原
Original assignee: 日本電気アイシーマイコンシステム株式会社
Priority date: 1999-03-01
Filing date: 1999-03-01
Publication date: 2001-01-15
Anticipated expiration: 2019-03-01
Also published as: JP2000252827A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シングルチップマ
イクロコンピュータに関し、特に外部から入力されるア
ナログ入力信号を逐次比較方式にてデジタル信号に変換
するＡ／Ｄ変換機能を内蔵したシングルチップマイクロ
コンピュータに関する。

【０００２】

【従来の技術】シングルチップマイクロコンピュータ
（以下シングルチップマイコンと略す）には、外部から
入力されるアナログ信号を複数ビットのデジタル信号に
変換するＡ／Ｄ変換機能が設けられている場合が多い。
そして、アナログ入力信号のＡ／Ｄ変換を行う方式には
様々な方式があるが、その方式の１つとして逐次比較方
式がある。

【０００３】逐次比較方式のＡ／Ｄ変換とは、複数の基
準電圧とアナログ入力電圧とを比較することによりＡ／
Ｄ変換後のデジタル信号を上位ビットから逐次決定して
いく方式である。

【０００４】このような逐次比較方式のＡ／Ｄ変換機能
を内蔵した従来のシングルチップマイコンの構成を図８
に示す。

【０００５】この従来のＡ／Ｄ変換機能内蔵マイコン
は、比較器３と、ＳＡＲ（ＳｕｃｃｅｓｓｉｖｅＡｐ
ｐｒｏｘｉｍａｔｉｏｎＲｅｇｉｓｔｏｒ：逐次変換
レジスタ）４と、Ａ／Ｄ変換結果レジスタ５と、タイミ
ングコントロール部６５と、コントロールレジスタイン
タフェース部６４と、ＩＮＴＣ（割込みコントローラ）
１６と、ＣＰＵ１０と、周辺バス１２とを有している。
この従来のＡ／Ｄ変換機能内蔵シングルチップマイコン
では、外部からのアナログ入力信号１をＡ／Ｄ変換し
て、その結果を周辺バス１２に対して出力している。

【０００６】この従来のＡ／Ｄ変換機能内蔵シングルチ
ップマイコンは、説明を簡潔にするために一例として、
８ビットのＡ／Ｄ変換機能を内蔵し、ＣＰＵ１０のＣＬ
Ｋ（動作クロック）１１の周波数が３３ＭＨｚであるも
のとして説明する。

【０００７】比較器３は、アナログ入力信号１と基準電
圧２を比較してその比較結果をＳＡＲ４に出力してい
る。ＳＡＲ４は、最高位である７ビットから最下位であ
る０ビットのビット毎に比較器３の結果を格納するレジ
スタである。また、ＳＡＲ４は、全ビットの比較が終了
すると比較終了信号６を出力する。ここで、アナログ入
力信号１と基準電圧２の比較結果から８ビットのデジタ
ル信号を得るためにはＣＬＫ１１の周波数に関係なく、
一定の時間が必要であり、この従来例では３μｓの時間
が必要なものとして説明する。周波数に関係せず一定の
期間が必要な理由は、比較器３に対し２つの値が入力さ
れてその結果が確定するまでに必要な時間は比較器３の
容量や特性で決定されるためである。具体的には、Ａ／
Ｄ変換結果を８ビットに逐次変換していくためには、ラ
ダー抵抗に対して電荷をチャージ等する時間が必要とな
るからである。

【０００８】また、コントロールレジスタインタフェー
ス部６４は、図９に示すように、ＦＲ（周波数レート）
レジスタ２７を有するとともに入力した比較終了信号６
を割込み要求信号７として出力している。

【０００９】ＦＲレジスタ２７は、Ａ／Ｄ変換処理に必
要となる時間（３μｓ）がＣＬＫ１１の何クロック分に
相当するかを設定するためのレジスタである。表１にＦ
Ｒレジスタ２７とＣＬＫ１１の周波数の関係を示す。

【００１０】

【表１】表１を参照すると、例えば、ＣＬＫ１１の周波数が３３
ＭＨｚで、Ａ／Ｄ変換に必要な時間である変換動作時間
が３μｓの場合には、３μｓに相当するクロック数であ
る変換クロック数は１００クロックとなり、ＦＲレジス
タ２７には“０１１”が設定される。この表１からもわ
かるように、変換動作時間が例えば３μｓの場合には、
ＣＬＫ１１の周波数が３３ＭＨｚの場合でも１６ＭＨｚ
の場合でも３μｓの時間に相当する変換クロック数とし
て１００クロックや５０クロックを設定することができ
る。

【００１１】また、タイミングコントロール部６５は、
図９に示すように、Ａ／Ｄ変換タイマ３０と、カウント
数値セレクタ２４とから構成されている。

【００１２】カウント数値セレクタ２４は、ＦＲ信号８
を介して読み出したＦＲレジスタ２７の内容に基づい
て、変換クロック数を選択する。ここで、ＦＲレジスタ
２７には“０１１”が設定されている場合には、カウン
ト数値セレクタ２４は、変換クロック数として１００ク
ロックを選択する。

【００１３】Ａ／Ｄ変換タイマ３０は、Ａ／Ｄ変換が開
始されてから、カウント数値セレクタ２４により選択さ
れた変換クロック数分の間だけ変換時間制御信号１３を
ハイレベルとする。

【００１４】図８におけるＩＮＴＣ１６は、コントロー
ルレジスタインタフェース部６４からの割込み要求信号
７を入力すると、優先順位判定等の処理を行なった後
に、割込みを要求するＩＮＴＲＱ１７と、割込みの種類
を示す信号である割込み識別信号１８をＣＰＵ１０に対
して出力する。

【００１５】ＣＰＵ１０は、ＩＮＴＣ１６からのＩＮＴ
ＲＱ１７を入力すると、割込みの許可を通知するＩＮＴ
ＡＫ１９をＩＮＴＣ１６に出力するとともに割込みルー
チンにジャンプして割込みプログラムの動作を開始す
る。そして、ＣＰＵ１０は、割込み発生要因がＡ／Ｄ変
換の終了の場合には、割込みプログラムの処理において
Ａ／Ｄ変換結果レジスタ５に格納されているＡ／Ｄ変換
結果をデジタル信号９、コントロールレジスタ６４、周
辺バス１２を介して読み出す。

【００１６】ここで、図８に示したＡ／Ｄ変換機能内蔵
シングルチップマイコンは、ＩＮＴＣ１６へ割込み要求
信号７が出力されてからＣＰＵ１０よりＩＮＴＡＫ１９
が出力されるまでのレスポンス期間として１０クロック
必要となるシステムであるものとして説明する。

【００１７】次に、この従来のＡ／Ｄ変換機能内蔵シン
グルチップマイコンの動作について図１０のフローチャ
ートを参照して説明する。

【００１８】先ず、ＦＲレジスタ２７に“０１１”を設
定する（ステップ２０１）。そのため、カウント数値セ
レクタ２４はＦＲ信号８に基づいてＡ／Ｄ変換に必要な
クロック数である１００クロックを選択する（ステップ
２０２）。

【００１９】そして、Ａ／Ｄ変換が開始されると（ステ
ップ２０３）、Ａ／Ｄ変換タイマ３０はカウント数値セ
レクタ２４により選択された１００クロックの期間だけ
変換時間制御信号１３をハイレベルとし、アナログ入力
信号１と基準電圧２が比較された結果がＳＡＲレジスタ
４の各ビットに１ビット毎に逐次格納されることにより
Ａ／Ｄ変換が行われる。そして、ＳＡＲ４の値がＡ／Ｄ
変換結果レジスタ５に格納されて、Ａ／Ｄ変換結果レジ
スタ５の全ビットが確定しＡ／Ｄ変換が終了する。そし
て、ＳＡＲ４は全ビットの比較が終了した時点で、比較
終了信号６をコントロールレジスタインタフェース部６
４に出力する（ステップ２０４）。

【００２０】コントロールレジスタインタフェース部６
４は、比較終了信号６が入力されたことによりＡ／Ｄ変
換が終了したと判定し、ＩＮＴＣ１６に対して割込み要
求信号７を出力する(ステップ２０７)。

【００２１】ＩＮＴＣ１６は、割込み要求信号７を受
け、優先順位判定等を行い、ＣＰＵ１０に対してＩＮＴ
ＲＱ１７と、割込み識別信号１８を出力し(ステップ２
０６)、ＣＰＵ１０は、ＩＮＴＡＫ１９を返し(ステップ
２０７)、割込みルーチンへジャンプして割込みプログ
ラムの動作を開始する。そして、Ａ／Ｄ変換結果レジス
タ５の内容はデジタル出力信号９として、コントロール
レジスタインタフェース部１４、周辺バス１２を介して
読み出される(ステップ２０８)。

【００２２】この従来のＡ／Ｄ変換機能内蔵シングルチ
ップマイコンのタイミングチャートを図１１に示す。

【００２３】時刻Ｔ₈において、Ａ／Ｄ変換が開始さ
れ、変換時間制御信号１３がハイレベルとなる。そし
て、Ａ／Ｄ変換が開始されてから３μｓ後の時刻Ｔ₉に
Ａ／Ｄ変換が終了し変換時間制御信号１３はロウレベル
となり、比較終了信号６、割込み要求信号７がハイレベ
ルとなる。割込み要求信号７を入力したＩＮＴＣ１６
は、優先順位判定等の処理を行ないＩＮＴＲＱ１７をＣ
ＰＵ１０に出力し、ＣＰＵ１０は時刻Ｔ₁₀において、Ｉ
ＮＴＡＫ１９をＩＮＴＣ１６に出力するとともに割込み
プログラムの動作を開始させる。

【００２４】この従来のＡ／Ｄ変換内蔵シングルチップ
マイコンでは、実際のＡ／Ｄ変換処理に必要な時間は１
００クロック分の時間（３μｓ）であるにもかかわら
ず、アナログ入力信号１をデジタル信号に変換して割込
みプログラムにより読み出すまでに１１０クロック分の
時間を必要とする。

【００２５】シングルチップマイコンでは、Ａ／Ｄ変換
以外にも様々な処理を行なっているため、Ａ／Ｄ変換に
かかる時間を短縮して迅速な処理を行うことが要求され
ている。上記で説明したＡ／Ｄ変換機能内蔵シングルチ
ップマイコンにおいてＡ／Ｄ変換処理にかかる時間を短
縮するためには、コントロールレジスタインタフェース
部６４は、割込み要求信号を早めに出力するようにすれ
ばよい。

【００２６】割込み要求信号を早めに出力する従来例と
しては、特開平８−５１６８４号公報や特開平８−４６
７２０号公報に記載された発明が知られている。しか
し、これらの公報に記載された発明は、Ａ／Ｄ変換処理
に関するものではない。

【００２７】Ａ／Ｄ変換処理において、割込み要求信号
を早めに出力する例としては、特許第２７７１７０３号
（特開平４−２４２３２２号）公報に記載されている。

【００２８】図８に示した従来のＡ／Ｄ変換機能内蔵シ
ングルチップマイコンでは、ＳＡＲ４の全てのビットの
Ａ／Ｄ変換が終了すると割込み要求信号７が出力される
ようになっている。しかし、上記公報に記載されたＡ／
Ｄ変換機能内蔵シングルチップマイコンでは、ＳＡＲの
所定のビットのＡ／Ｄ変換が終了したことを検出して割
込み要求信号を発生することにより、Ａ／Ｄ変換が終了
してＳＡＲの内容が確定するよりもＣＰＵがレジスタの
内容をスタックへ退避させるのに必要となる時間Ｐだけ
前に割込み要求信号が出力されるようにしている。この
ことにより、Ａ／Ｄ変換終了後、ＣＰＵがＡ／Ｄ変換結
果を得るまでの待ち時間Ｔ_Gはレジスタ退避に要する時
間Ｐだけ短縮される。

【００２９】しかし、特許第２７７１７０３号公報記載
のＡ／Ｄ変換機能内蔵シングルチップマイコンでは、割
込み要求信号が出力されるタイミングはＡ／Ｄ変換され
た後のデジタル信号のビット単位でしか設定することが
できない。現在のＡ／Ｄ変換では数クロックかけて１ビ
ットのデジタル信号を得ている。図８に示した従来のＡ
／Ｄ変換機能内蔵シングルチップマイコンでは、８ビッ
トのデジタル信号を得るために１００クロック分の時間
を必要としていたため、１ビットのデジタル信号を得る
ために必要な時間ｔ＝１００／８＝１２．５クロック分
となり、上記公報に記載されている発明を適用した場合
には１２．５クロック単位でしか割込み要求信号を出力
するタイミングを設定することができない。

【００３０】上記公報の実施例においては、Ｐ＝２ｔで
あったため、Ａ／Ｄ変換が終了する２ｔ前に割込み要求
信号が出力されるように設定することができたが、周期
ｔ＞Ｐとなった場合には、先出しの割込みを利用するこ
とができない。例えば、図８に示した従来のＡ／Ｄ変換
機能内蔵シングルチップマイコンの場合に、時間Ｐに相
当するＩＮＴＣ１６とＣＰＵ１０のレスポンスにより決
定されるクロック数は１０クロック分であるが、１０ク
ロックだけ割込み要求信号が出力されるタイミングを早
めようとした場合、上記公報に記載された発明では、１
２．５クロック単位でしか割込み要求信号の出力タイミ
ングを設定できないため、先出し割込みを利用すること
ができない。

【００３１】よって、先出し割込みを利用するためには
Ｐ≧ｔとなる条件が必要となるが、この条件が成立する
かどうかは、Ａ／Ｄ変換処理のスピードと、ＣＰＵやＩ
ＮＴＣの処理スピードの関係に左右される内容であり、
技術の進化や利用するシステムにより変化するため、上
記公報記載の発明では、場合によっては先出し割込みを
利用することができない場合が発生してしまう。

【００３２】また、例えＰ≧ｔの条件を満たす場合で
も、２ｔ＞Ｐとなった場合には、Ａ／Ｄ変換終了の２ビ
ット前に割込み要求信号を出力するようには設定するこ
とができす、１ビット前に割込み要求信号が出力される
ように設定するしかなく細かい設定が不可能である。別
な言葉で説明すると、割り込み要求信号が出力されるタ
イミングを早める時間として１．５ビットに相当する時
間を設定することは不可能である。

【００３３】このように、上記公報記載の従来のＡ／Ｄ
変換機能内蔵シングルチップマイコンでは、レジスタの
内容のスタックへの退避時間Ｐと、Ａ／Ｄの変換クロッ
クパルスＤの周期ｔの時間を考慮しなければならなず、
細かい設定をすることができない。また、これらの情報
はハードウェア的な内容でありソフトウェア的に対応可
能だが、ソフトウェア的に対応した場合にはソフトウェ
アが複雑になり望ましくない。

【００３４】

【発明が解決しようとする課題】上述した従来のＡ／Ｄ
変換機能内蔵シングルチップマイクロコンピュータで
は、Ａ／Ｄ変換が終了する前に割込み要求信号を出力す
る場合に、割込み要求信号を出力するタイミングをＡ／
Ｄ変換された後のデジタル信号のビット単位でしか設定
することができないため細かい設定を行うことができな
いという問題点があった。

【００３５】本発明の目的は、割込み要求信号を出力す
るタイミングの細かい設定を行うことができるＡ／Ｄ変
換機能内蔵シングルチップマイクロコンピュータを提供
することである。

【００３６】

【課題を解決するための手段】上記目的を達成するため
に、本発明のＡ／Ｄ変換機能を内蔵したシングルチップ
マイクロコンピュータは、入力したアナログ信号を、複
数の基準電圧と逐次比較することにより複数ビットのデ
ジタル信号に変換するＡ／Ｄ変換機能を内蔵し、ＣＰＵ
に対して割込みを要求するための割込み要求信号を発生
させるための信号を、Ａ／Ｄ変換が実際に終了する時点
よりも前に出力するタイミングコントロール手段を有す
るシングルチップマイクロコンピュータにおいて、前記
タイミングコントロール手段が、Ａ／Ｄ変換が開始され
たことを検出してから、設定されたクロック数経過した
後に割込み要求信号を発生させるための信号を出力する
先出しタイマと、Ａ／Ｄ変換時間に相当するクロック数
から、前記割込み要求信号を出力するタイミングを早め
る時間に相当するクロック数を減算し、該減算結果を前
記先出しタイマに設定するカウント値減算手段とを有す
ることを特徴とする。

【００３７】本発明は、ＣＰＵに対して割込みを要求す
るための割込み要求信号を発生させるための信号を、Ａ
／Ｄ変換が実際に終了する時点よりも設定されたクロッ
ク数分だけ前に出力するようにしたものである。

【００３８】したがって、割込み要求信号が出力される
タイミングを細かく設定することができる。

【００３９】また、本発明のＡ／Ｄ変換機能を内蔵した
シングルチップマイクロコンピュータは、Ａ／Ｄ変換時
間に相当するクロック数の情報を設定するための周波数
レートレジスタをさらに有する。

【００４０】また、本発明のＡ／Ｄ変換機能を内蔵した
シングルチップマイクロコンピュータは、前記割込み要
求信号を出力するタイミングを早める時間が、ＣＰＵの
割込み制御を行なっている割込みコントローラへ前記割
込み要求信号が出力されてから前記ＣＰＵから割込みを
許可するための信号が出力されるまでのレスポンス期間
に相当する時間である。

【００４１】本発明では、割込み要求信号が出力される
タイミングをＡ／Ｄ変換が実際に終了する時点よりもレ
スポンス期間だけ早めに出力されるようにしているの
で、Ａ／Ｄ変換に要する処理時間をレスポンス期間だけ
短縮することができる。

【００４２】また、本発明のＡ／Ｄ変換機能を内蔵した
シングルチップマイクロコンピュータは、前記割込み要
求信号を出力するタイミングを早める時間が、ＣＰＵの
割込み制御を行なっている割込みコントローラへ前記割
込み要求信号が出力されてから前記ＣＰＵから割込みを
許可するための信号が出力されるまでのレスポンス期間
に相当する時間と、割込みプログラムが動作開始してか
ら格納されているＡ／Ｄ変換されたデジタル信号が実際
に読み出されるまでの時間とを加算した時間である。

【００４３】本発明では、割込み要求信号が出力される
タイミングをＡ／Ｄ変換が実際に終了する時点よりもレ
スポンス期間と割込みプログラムが動作開始してから格
納されているＡ／Ｄ変換されたデジタル信号が実際に読
み出されるまでの時間だけ早めに出力されるようにして
いるので、Ａ／Ｄ変換に要する処理時間をさらに短縮す
ることができる。

【００４４】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。

【００４５】（第１の実施形態）図１は本発明の第１の
実施形態のＡ／Ｄ変換機能内蔵シングルチップマイコン
の構成を示すブロック図、図２は図１中のタイミングコ
ントロール部１５およびコントロールレジスタインタフ
ェース部１４の構成を示すブロック図である。図８、９
中と同一の符号が付された構成要素は同一の構成要素を
示す。

【００４６】本実施形態のＡ／Ｄ変換機能内蔵シングル
チップマイコンは、図１に示すように、図８に示した従
来のＡ／Ｄ変換機能内蔵シングルチップマイコンに対し
て、タイミングコントロール部６５の代わりにタイミン
グコントロール部１５が設けられ、コントロールレジス
タインタフェース部６４の代わりにコントロールレジス
タインタフェース部１４が設けられたものである。

【００４７】タイミングコントロール部１５は、図２に
示されるように、図９に示した従来のＡ／Ｄ変換機能内
蔵シングルチップマイコンにおけるタイミングコントロ
ール部６５に対して、先出しタイマ２３、カウント値減
算部２８とを備えたものである。

【００４８】本実施形態におけるＡ／Ｄ変換タイマ３０
は、変換時間制御信号１３に加えて、Ａ／Ｄ変換が開始
されると先出しタイマ２３をスタートさせ、Ａ／Ｄ変換
が終了すると先出しタイマ２３をリセットするためのス
タート／リセット信号２１を出力している。

【００４９】カウント値減算部２８は、カウント数値セ
レクタ２４により選択されたクロック数から、ＩＮＴＣ
１６が割込み要求ＣＰＵ７を入力してから、ＣＰＵ１０
がＩＮＴＡＫ１９を出力するまでのレスポンス期間に対
応するクロック数を減算し、その結果を先出しタイマ２
３に出力している。

【００５０】先出しタイマ２３は、スタート／リセット
信号２１によりＡ／Ｄ変換が開始されたことを検出して
から、カウント数値減算部２により設定されたクロック
数経過した後に先出し比較終了信号２０を出力する。

【００５１】また、コントロールレジスタインタフェー
ス部１４は、図２に示されるように、図９の従来のＡ／
Ｄ変換機能内蔵シングルチップマイコンにおけるコント
ロールレジスタインタフェース部６４に対して、先出し
利用レジスタ２２と、論理和回路３１と、切替スイッチ
３２とが設けられている。

【００５２】先出し比較利用レジスタ２２は、１ビット
のデータを格納することができるレジスタであり、先出
し比較終了信号２０が出力されるタイミングで割込み要
求信号７が出力されるようにするためには“１”を格納
するようにし、従来と同様に比較終了信号６が出力され
るタイミングで割込み要求信号７が出力されるようにす
るためには“０”を格納するようにする。

【００５３】論理和回路３１は、比較終了信号６と先出
し比較終了信号２０との論理和を演算し、その演算結果
を出力している。論理和回路３１が設けられているの
は、何らかの不具合等により先出し比較終了信号２０が
出力されない場合でも、比較終了信号６が出力されるタ
イミングで割込み要求信号７が出力されるようにするこ
とにより、いつまで経ってもＡ／Ｄ変換が終了しないと
いう事態の発生を防ぐたものものである。よって、常時
先出し比較終了信号２０のみを用いる場合には、論理和
回路３１を設けずに、先出し比較終了信号２０を割込み
要求信号７として出力すればよい。

【００５４】切替スイッチ３２は、先出し比較利用レジ
スタ２２に格納されている値が“１”の場合には、論理
和回路３１の出力を割込み要求信号７として出力し、
“０”の場合には、比較終了信号６を割込み要求信号７
として出力している。

【００５５】次に、本実施形態のＡ／Ｄ変換機能内蔵シ
ングルチップマイコンの動作について図３のフローチャ
ートを参照して詳細に説明する。

【００５６】本実施形態では、説明を簡単にするため、
図８で示した従来例と同様に、ＣＬＫ１１の周波数は３
３ＭＨｚであり、ＩＮＴＣ１６が割込み要求信号７を入
力してからＣＰＵ１０よりＩＮＴＡＫ１９が出力される
までのレスポンス期間に１０クロック必要とし、アナロ
グ入力信号１と基準電圧２の比較結果から８ビットのデ
ジタル信号を得るために３μｓの時間が必要な場合を例
に説明する。

【００５７】先ず、ＦＲレジスタ２７に“０１１”を設
定し、先出し比較利用レジスタに“１”を設定する（ス
テップ１０１）。そして、カウント数値セレクタ２４は
ＦＲ信号８に基づいてＡ／Ｄ変換に必要なクロック数で
ある１００クロックを選択する（ステップ１０２）。さ
らに、カウント値減算部２８は、カウント数値セレクタ
２４に選択されたクロック数１００クロックから、ＩＮ
ＴＣ１６とＣＰＵ１０の間のレスポンスクロック数であ
る１０クロックを減算し、その結果である９０クロック
を先出しタイマ２３に設定する(ステップ１０３)。

【００５８】そして、Ａ／Ｄ変換が開始されると、Ａ／
Ｄ変換タイマ３０は変換時間制御信号１３をハイレベル
とするとともにスタート／リセット信号２１により先出
しタイマ２３をスタートさせる（ステップ１０４）。

【００５９】先出しタイマ２３は、ＣＬＫ１１に同期し
てカウント動作を行ない、スタートしてから設定された
値である９０クロックカウント終了後９１クロック目の
タイミングで先出し比較終了信号２０を出力する（ステ
ップ１０５）。

【００６０】コントロールレジスタインタフェース部６
４では、先出し比較利用レジスタ２２に“１”が格納さ
れていることにより切替スイッチ３２は論理和回路３１
の出力を割込み要求信号７として出力しているため、先
出し比較終了信号２０が出力された９１クロック目のタ
イミングで割込み要求信号７がＩＮＴＣ１６に対して出
力される(ステップ１０６)。

【００６１】ＩＮＴＣ１６は、割込み要求信号７を受
け、優先順位判定等を行い、１００クロック目のタイミ
ングでＣＰＵ１０に対してＩＮＴＲＱ１７と、割込み識
別信号１８を出力し(ステップ１０７)、ＣＰＵ１０は、
１０１クロック目のタイミングでＩＮＴＡＫ１９を返し
(ステップ１０８)、割込みルーチンへジャンプして割込
みプログラムの動作を開始する。割込みプログラムが動
作開始した１０１クロック目にはＡ／Ｄ変換は終了して
おりＡ／Ｄ変換結果レジスタ５には確定したＡ／Ｄ変換
値が格納されている。そのため、Ａ／Ｄ変換結果レジス
タ５の内容はデジタル出力信号９として、コントロール
レジスタインタフェース部１４、周辺バス１２を介して
読み出される(ステップ１０９)。

【００６２】本実施形態のＡ／Ｄ変換機能内蔵シングル
チップマイコンのタイミングチャートを図４に示す。

【００６３】時刻Ｔ₁において、Ａ／Ｄ変換が開始さ
れ、変換時間制御信号１３がハイレベルとなる。そし
て、時刻Ｔ₂において、先出しタイマ２３が９１クロッ
ク目に先だし比較終了信号２０を出力することにより、
コントロールレジスタインタフェース部１４は割込み要
求信号７を出力する。割込み要求信号７を入力したＩＮ
ＴＣ１６は、優先順位判定等の処理を行ないＩＮＴＲＱ
１７をＣＰＵ１０に出力し、ＣＰＵ１０は時刻Ｔ₃にお
いて、ＩＮＴＡＫ１９をＩＮＴＣ１６に出力するととも
に割込みプログラムの動作を開始させる。時刻Ｔ₃には
Ａ／Ｄ変換が開始されてから３μｓが経過しているた
め、Ａ／Ｄ変換は終了し変換時間制御信号１３はロウレ
ベルとなる。

【００６４】また、先出し比較利用レジスタを“０”に
設定した場合の本実施形態の動作は、図８に示した従来
のＡ／Ｄ変換機能内蔵シングルチップマイコンと同様の
動作となるためその説明は省略する。

【００６５】本実施形態では、先出しタイマ２３より出
力される先出し比較終了信号２０は、ＦＲ信号８に基づ
いて選択されるカウント数値セレクタ２４のクロック数
により、タイミング変更が可能である。

【００６６】本実施形態で例として用いた１０クロック
前という情報はＩＮＴＣ１６とＣＰＵ１０のレスポンス
より決定される内容で、Ａ／ＤとＩＮＴＣ１６のシング
ルチップマイクロコンピュータ設計時に決定される値で
あり、このＡ／Ｄ変換機能を利用する側（ユーザ）は、
考慮する必要はない。言い換えれば、先出し比較終了信
号２０を利用するように設定することのみで利用する側
（ユーザ）は細かなクロック数の値を設定する必要はな
くＡ／Ｄ変換結果の確定した値を得ることができる。

【００６７】また、ＣＬＫ１１の周波数が変更となった
場合でも、ＦＲレジスタ２７に格納される内容を変更す
るのみで、割込み要求信号７が出力されるタイミングを
容易に変更することができる。

【００６８】本実施形態のＡ／Ｄ変換機能内蔵シングル
チップマイコンでは、割込み要求信号７を出力するタイ
ミングをＣＬＫ１１のクロック数により設定することが
できるため、従来のＡ／Ｄ変換機能内蔵シングルチップ
マイコンと比較してより細かな設定をすることができ
る。

【００６９】ＩＮＴＣ１６がＡ／Ｄ変換による割込み要
求を最優先に処理した場合、本実施形態のＡ／Ｄ変換機
能内蔵シングルチップマイコンを用いることにより、図
８に示した従来のＡ／Ｄ変換機能内蔵シングルチップマ
イコンと比較してＡ／Ｄ変換結果を得るために時間をど
れだけ短縮することができるかを下記に示す。例えば、３３ＭＨｚ動作時：１０クロック＝３０３ｎｓ、２５ＭＨｚ動作時：１０クロック＝４００ｎｓ、１６ＭＨｚ動作時：１０クロック＝６２５ｎｓ、とな
る。

【００７０】この場合において、ＣＰＵ１０がパイプラ
イン処理にて命令実行する場合には、プログラムを１０
命令分短縮可能である。

【００７１】また、ＩＮＴＣ１６とＣＰＵ１０のレスポ
ンスより決定するクロック数を３０クロックとした場合
に、本実施形態のＡ／Ｄ変換機能内蔵シングルチップマ
イコンを用いることにより、図８に示した従来のＡ／Ｄ
変換機能内蔵シングルチップマイコンと比較してＡ／Ｄ
変換結果を得るために時間をどれだけ短縮することがで
きるかを下記に示す。例えば、３３ＭＨｚ動作時：３０クロック＝９０９ｎｓ、２５ＭＨｚ動作時：３０クロック＝１２００ｎｓ、１６ＭＨｚ動作時：３０クロック＝１８７５ｎｓ、とな
る。

【００７２】この場合において、ＣＰＵ１０が、パイプ
ライン処理にて命令実行する場合には、プログラムを３
０命令分短縮可能である。

【００７３】上述したように、本実施形態を用いること
により、Ａ／Ｄ変換結果レジスタ５の読み出しまでの時
間はＣＰＵ１０の周波数により上記に示した時間分早く
Ａ／Ｄ変換の結果が得られ、シングルチップマイクロコ
ンピュータを搭載するシステムの制御をより敏速にする
ことができる。

【００７４】（第２の実施形態）次に本発明の第２の実
施形態のＡ／Ｄ変換機能内蔵シングルチップマイコンに
ついて説明する。図５は、本発明の第２の実施形態のＡ
／Ｄ変換機能内蔵シングルチップマイコンの構成を示す
ブロック図、図６は図５中のタイミングコントロール部
４５とコントロールレジスタインタフェース部４４の構
成を示す図である。図１、２中と同一の符号が付された
構成要素は同一の構成要素を示す。

【００７５】上記で説明した本発明の第１の実施形態で
は、割込み要求信号７がＩＮＴＣ１６に出力されてから
ＣＰＵ１０がＩＮＴＡＫ１９を出力するまでの時間分だ
け割込み要求信号７を出力するタイミングを早くして割
込みプログラムの動作が開始するのを早くしている。し
かし、処理が割込みプログラムのルーチン中に入ってか
ら実際にＡ／Ｄ変換結果レジスタ５の内容を読み出すま
でにもある一定の時間を必要とする。本発明の第２の実
施形態は、この時間をも考慮して割込み要求信号７を出
力するタイミングを第１の実施形態よりもさらに早くし
たものである。本実施形態のＡ／Ｄ変換機能内蔵シング
ルチップマイコンは、図５に示すように、図１に示した
第１の実施形態に対して、タイミングコントロール部１
５の代わりにタイミングコントロール部４５が設けら
れ、コントロールレジスタインタフェース部１４の代わ
りにコントロールレジスタインタフェース部４４が設け
られたものである。

【００７６】また、コントロールレジスタインタフェー
ス部４４は、図６に示すように、図２に示したコントロ
ールレジスタインタフェース部１４に対して、先出し比
較利用レジスタ２２の代わりに先出し比較利用レジスタ
２５が設けられたものである。

【００７７】先出し比較利用レジスタ２５は、５ビット
のデータを格納することができるようになっていて、先
頭の第４ビットは、第１の実施形態における先出し比較
利用レジスタ２２と同様な機能を有し、残りの第０〜３
ビットは、割込みプログラムの動作が開始してから実際
にＡ／Ｄ変換結果レジスタ５の内容が読み出されるまで
の時間に相当するクロック数である割込みルーチンでの
先出し比較終了クロック数を示す情報である。

【００７８】先出し利用レジスタ２５の設定内容と、割
込みルーチンでの先出し比較終了クロック数の関係を表
２に示す。

【００７９】

【表２】また、タイミングコントロール部４５は、図６に示すよ
うに、図２に示したタイミングコントロール部１５に対
して、カウント値減算部２８の代わりにカウント値減算
部２９が設けられたものである。

【００８０】カウント値減算部２９は、カウント数値セ
レクタ２４により選択されたクロック数から、ＩＮＴＣ
１６が割込み要求ＣＰＵ７を入力してから、ＣＰＵ１０
がＩＮＴＡＫ１９を出力するまでのレスポンス期間に対
応するクロック数と先出し比較利用信号２６介して読み
出した先出し比較利用レジスタ２５の第０〜３ビットの
値により決定されるクロック数を減算し、その結果を先
出しタイマ２３に設定している。

【００８１】次に、本実施形態のＡ／Ｄ変換機能内蔵シ
ングルチップマイコンの動作について詳細に説明する。
本実施形態のＡ／Ｄ変換機能内蔵シングルチップマイコ
ンの処理は、第１の実施形態における処理を示したフロ
ーチャートである図３と同様であり、ステップ１０３に
おける先出しタイマ２３に設定するためのクロック数の
計算のみが異なっている。

【００８２】例えば、ユーザが先出し比較利用レジスタ
２５に、６クロックを示す“００１１”を格納した場合
の動作について説明する。

【００８３】上記の場合、本実施形態では、カウント値
減算部２８はカウント数値セレクタ２４により選択され
たクロック数である１００クロックから１０クロックと
６クロックを減算し、その結果の８４クロックを先出し
タイマ２３に設定する。先出しタイマ２３ではＣＬＫ１
１に同期して動作し、タイマに設定された値である８４
クロック後に先出し比較終了信号２０を出力する。

【００８４】本実施形態のＡ／Ｄ変換機能内蔵シングル
チップマイコンのタイミングチャートを図７に示す。

【００８５】時刻Ｔ₄において、Ａ／Ｄ変換が開始さ
れ、変換時間制御信号１３がハイレベルとなる。そし
て、時刻Ｔ₅において、先出しタイマ２３が８５クロッ
ク目に先だし比較終了信号２０を出力することにより、
コントロールレジスタインタフェース部１４は割込み要
求信号７を出力する。割込み要求信号７を入力したＩＮ
ＴＣ１６は、優先順位判定等の処理を行ないＩＮＴＲＱ
１７をＣＰＵ１０に出力し、ＣＰＵ１０は９５クロック
目の時刻Ｔ₆において、ＩＮＴＡＫ１９をＩＮＴＣ１６
に出力するとともに割込みプログラムの動作を開始させ
る。そして割込みプログラムが動作開始してから６クロ
ック目の時刻Ｔ₇にはＡ／Ｄ変換が開始されてから３μ
ｓが経過しているため、Ａ／Ｄ変換は終了してＡ／Ｄ変
換結果レジスタ５のＡ／Ｄ変換結果は確定し、変換時間
制御信号１３はロウレベルとなる。

【００８６】Ａ／Ｄ変換が開始してから９５クロック目
に割込みプログラムが動作開始し、ユーザが設定した先
出し利用レジスタ２５に設定した６クロック後にはＡ／
Ｄの変換は終了しており、実際にＡ／Ｄ変換結果レジス
タ５の値を利用するときには確定した値が格納されてい
る。

【００８７】割込みルーチンに入ってから実際にＡ／Ｄ
変換結果レジスタ５の内容が読み出されるまでに６クロ
ックかかる場合であって、ＩＮＴＣ１６がＡ／Ｄ変換に
よる割込み要求を最優先に処理した場合に、本実施形態
のＡ／Ｄ変換機能内蔵シングルチップマイコンを用いる
ことにより、図８に示した従来のＡ／Ｄ変換機能内蔵シ
ングルチップマイコンと比較してＡ／Ｄ変換結果を得る
ための時間をどれだけ短縮することができるかを下記に
示す。例えば、３３ＭＨｚ動作時：１６クロック＝４８４．８ｎｓ、２５ＭＨｚ動作時：１６クロック＝６４０ｎｓ、１６ＭＨｚ動作時：１６クロック＝１０００ｎｓ、とな
る。

【００８８】この場合において、ＣＰＵ１０が、パイプ
ライン処理にて命令実行する場合には、プログラムを１
６命令分短縮可能である。

【００８９】また、ＩＮＴＣ１６とＣＰＵ１０のレスポ
ンスにより決定されるクロック数が３０クロックの場合
に、本実施形態のＡ／Ｄ変換機能内蔵シングルチップマ
イコンを用いることにより、図８に示した従来のＡ／Ｄ
変換機能内蔵シングルチップマイコンと比較してＡ／Ｄ
変換結果を得るための時間をどれだけ短縮することがで
きるかを下記に示す。例えば、３３ＭＨｚ動作時：４０クロック＝１２１２．１ｎｓ、２５ＭＨｚ動作時：４０クロック＝１６００ｎｓ、１６ＭＨｚ動作時：４０クロック＝２５００ｎｓ、とな
る。この場合において、ＣＰＵ１０が、パイプライン処
理にて命令実行する場合には、プログラムを４０命令分
短縮可能である。

【００９０】上述したように、本実施形態を用いること
により、Ａ／Ｄ変換結果レジスタ５の読み出しまでの時
間はＣＰＵ１０の周波数により上記に示した時間分早く
Ａ／Ｄ変換の結果が得られ、シングルチップマイクロコ
ンピュータを搭載するシステムの制御をより敏速にする
ことが出来る。

【００９１】

【発明の効果】以上説明したように、本発明は、Ａ／Ｄ
変換処理にかかる時間を短縮するために割込み要求信号
が出力されるタイミングを設定する際に、そのタイミン
グの設定を細かく設定することができるとともに設定さ
れるタイミングを容易に変更することができるという効
果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のＡ／Ｄ変換機能内蔵
マイコンの構成を示すブロック図である。

【図２】図１中のタイミングコントロール部１５とコン
トロールレジスタインタフェース部１４の構成を示すブ
ロック図である。

【図３】本発明の第１の実施形態のＡ／Ｄ変換機能内蔵
マイコンの動作を示すフローチャートである。

【図４】本発明の第１の実施形態のＡ／Ｄ変換機能内蔵
マイコンの動作を示すタイミングチャートである。

【図５】本発明の第２の実施形態のＡ／Ｄ変換機能内蔵
マイコンの構成を示すブロック図である。

【図６】図５中のタイミングコントロール部４５とコン
トロールレジスタインタフェース部４４の構成を示すブ
ロック図である。

【図７】本発明の第２の実施形態のＡ／Ｄ変換機能内蔵
マイコンの動作を示すタイミングチャートである。

【図８】従来のＡ／Ｄ変換機能内蔵マイコンの構成を示
すブロック図である。

【図９】図８中のタイミングコントロール部６５とコン
トロールレジスタインタフェース部６４の構成を示すブ
ロック図である。

【図１０】図８に示す従来のＡ／Ｄ変換機能内蔵マイコ
ンの動作を示すフローチャートである。

【図１１】図８に示す従来のＡ／Ｄ変換機能内蔵マイコ
ンの動作を示すタイミングチャートである。

【符号の説明】

１アナログ入力信号２基準電圧（Ｖref）３比較器４ＳＡＲ（逐次変換レジスタ）５Ａ／Ｄ変換結果レジスタ６比較終了信号７割込み要求信号８ＦＲ（周波数レート）信号９デジタル出力信号１０ＣＰＵ１１ＣＬＫ（動作クロック）１２周辺バス１３変換時間制御信号１４コントロールレジスタインタフェース部１５タイミングコントロール部１６ＩＮＴＣ（割込みコントローラ）１７ＩＮＴＲＱ１８割込み識別信号１９ＩＮＴＡＫ２０先出し比較終了信号２１スタート／リセット信号２２先出し比較利用レジスタ２３先出しタイマ２４カウント数値セレクタ２５先出し比較利用レジスタ２６先出し比較利用信号２７ＦＲレジスタ２８カウント値減算部２９カウント値減算部３０Ａ／Ｄ変換タイマ３１論理和回路３２切替スイッチ４４コントロールレジスタインタフェース部４５タイミングコントロール部６４コントロールレジスタインタフェース部６５タイミングコントロール部１０１〜１０９ステップ２０１〜２０８ステップ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/00 - 1/88 G06F 3/05

Claims

(57)【特許請求の範囲】

【請求項１】入力したアナログ信号を、複数の基準電
圧と逐次比較することにより複数ビットのデジタル信号
に変換するＡ／Ｄ変換機能を内蔵し、ＣＰＵに対して割
込みを要求するための割込み要求信号を発生させるため
の信号を、Ａ／Ｄ変換が実際に終了する時点よりも前に
出力するタイミングコントロール手段を有するシングル
チップマイクロコンピュータにおいて、前記タイミングコントロール手段が、Ａ／Ｄ変換が開始されたことを検出してから、設定され
たクロック数経過した後に割込み要求信号を発生させる
ための信号を出力する先出しタイマと、Ａ／Ｄ変換時間に相当するクロック数から、前記割込み
要求信号を出力するタイミングを早める時間に相当する
クロック数を減算し、該減算結果を前記先出しタイマに
設定するカウント値減算手段とを有することを特徴とす
るＡ／Ｄ変換機能を内蔵したシングルチップマイクロコ
ンピュータ。
【請求項２】前記割込み要求信号を出力するタイミン
グを早める時間が、ＣＰＵの割込み制御を行なっている割込みコントローラ
へ前記割込み要求信号が出力されてから前記ＣＰＵから
割込みを許可するための信号が出力されるまでのレスポ
ンス期間に相当する時間である請求項１記載のＡ／Ｄ変
換機能を内蔵したシングルチップマイクロコンピュー
タ。
【請求項３】前記割込み要求信号を出力するタイミン
グを早める時間が、ＣＰＵの割込み制御を行なっている割込みコントローラ
へ前記割込み要求信号が出力されてから前記ＣＰＵから
割込みを許可するための信号が出力されるまでのレスポ
ンス期間に相当する時間と、割込みプログラムが動作開
始してから格納されているＡ／Ｄ変換されたデジタル信
号が実際に読み出されるまでの時間とを加算した時間で
ある請求項１記載のＡ／Ｄ変換機能を内蔵したシングル
チップマイクロコンピュータ。