JPH0360526A - Ｄ／ａ変換回路 - Google Patents
Ｄ／ａ変換回路Info
- Publication number
- JPH0360526A JPH0360526A JP20046289A JP20046289A JPH0360526A JP H0360526 A JPH0360526 A JP H0360526A JP 20046289 A JP20046289 A JP 20046289A JP 20046289 A JP20046289 A JP 20046289A JP H0360526 A JPH0360526 A JP H0360526A
- Authority
- JP
- Japan
- Prior art keywords
- count
- data
- down counter
- voltage
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000005452 bending Methods 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＤ／Ａ変換回路に関し、特に、所定の波形を発
生させるために使用されるＤ／Ａ変換回路に関する。
生させるために使用されるＤ／Ａ変換回路に関する。
（従来の技術）
Ｄ／Ａ変換回路を有する波形整形回路において、出力波
形をなめらかに変化させようとした場合、Ｄ／Ａ変換回
路に対して大量のデータを転送し、設定する必要がある
。第５図（ａ）、（ｂ）にデータ量の大小による出力波
形の違いを示す。データ量が少ない場合にくらべ（同図
ａ）、データ量が多い方が（同図ｂ）、出力波形がなめ
らかに変化する。
形をなめらかに変化させようとした場合、Ｄ／Ａ変換回
路に対して大量のデータを転送し、設定する必要がある
。第５図（ａ）、（ｂ）にデータ量の大小による出力波
形の違いを示す。データ量が少ない場合にくらべ（同図
ａ）、データ量が多い方が（同図ｂ）、出力波形がなめ
らかに変化する。
このようなり／Ａ変換回路を用いて波形を発生させる装
置の一例を第４図に示す。
置の一例を第４図に示す。
すなわち、Ｄ／Ａ変換回路１．を有する波形発生モジュ
ールがシステムバス３に実装され、バス上の出力波形デ
ータを記憶したメモリモジュール４から出力波形データ
を読み出し、Ｄ／Ａ変換回路１によりアナログ信号に変
換して波形を出力するものである。
ールがシステムバス３に実装され、バス上の出力波形デ
ータを記憶したメモリモジュール４から出力波形データ
を読み出し、Ｄ／Ａ変換回路１によりアナログ信号に変
換して波形を出力するものである。
（発明が解決しようとする課題）
第４図の装置において、出力波形をなめらかにするため
には、システムバス３経出でメモリモジュール４より大
量のデータを読み出す必要がある。
には、システムバス３経出でメモリモジュール４より大
量のデータを読み出す必要がある。
この場合、このデータ読み出しのためにバスの使用頻度
が高まり、バス３に接続された他のモジュール（ＣＰＵ
等）のバス使用が制限され、システム全体としてのパフ
ォーマンスの低下を招く場合がある。
が高まり、バス３に接続された他のモジュール（ＣＰＵ
等）のバス使用が制限され、システム全体としてのパフ
ォーマンスの低下を招く場合がある。
本発明は上述した問題点に鑑みてなされたものであり、
その［１的はシステムパフォーマンスの低下を回避しつ
つ、所望の波形を得ることにある。
その［１的はシステムパフォーマンスの低下を回避しつ
つ、所望の波形を得ることにある。
（課題を解決するための手段）
本発明のＤ／Ａ変換回路は、発生させたい波形を折れ線
近似し、該折れ線の折れ曲がり点の一つ一つに関し、そ
の折れ曲がり点の電圧と次の折れ曲がり点に至るまでの
電圧変化量とを一組のデータとして取得し、このように
して取得された複数組のデータに基づいてデジタルデー
タを発生させ、発生したデジタルデータをアナログ電圧
に変換して所定の波形を得る際に使用されるＤ／Ａ変換
回路であって、前記各折れ曲がり点に関する複数組のデ
ータを保持するデータ保持手段と、該データ保持手段か
ら読み出された前記一組のデータのうちの電圧変化量に
対応した分周比で、基準クロックを分周する分周器と、
該分周器により分周されたクロックを動作クロックとす
るアップダウンカウンタと、前記データ保持手段から読
出された前記一組のデータのうちの前記折れ曲がり点の
電圧のカウント換算値と、前記アップダウンカウンタの
現実のカウント値との大小を比較し、アップダウンカウ
ンタのカウント値がカウント換算値より小さいときは、
該アップダウンカウンタにアップカウントを指示し、ア
ップダウンカウンタのカウント値がカウント換算値より
大きいときは、該アップダウンカウンタにダウンカウン
トを指示するデジタルコンパレータと、前記アップダウ
ンカウンタの前記現実のカウント値をアナログ電圧に変
換するＤ／Ａ変換器とを有することを特徴とする。
近似し、該折れ線の折れ曲がり点の一つ一つに関し、そ
の折れ曲がり点の電圧と次の折れ曲がり点に至るまでの
電圧変化量とを一組のデータとして取得し、このように
して取得された複数組のデータに基づいてデジタルデー
タを発生させ、発生したデジタルデータをアナログ電圧
に変換して所定の波形を得る際に使用されるＤ／Ａ変換
回路であって、前記各折れ曲がり点に関する複数組のデ
ータを保持するデータ保持手段と、該データ保持手段か
ら読み出された前記一組のデータのうちの電圧変化量に
対応した分周比で、基準クロックを分周する分周器と、
該分周器により分周されたクロックを動作クロックとす
るアップダウンカウンタと、前記データ保持手段から読
出された前記一組のデータのうちの前記折れ曲がり点の
電圧のカウント換算値と、前記アップダウンカウンタの
現実のカウント値との大小を比較し、アップダウンカウ
ンタのカウント値がカウント換算値より小さいときは、
該アップダウンカウンタにアップカウントを指示し、ア
ップダウンカウンタのカウント値がカウント換算値より
大きいときは、該アップダウンカウンタにダウンカウン
トを指示するデジタルコンパレータと、前記アップダウ
ンカウンタの前記現実のカウント値をアナログ電圧に変
換するＤ／Ａ変換器とを有することを特徴とする。
（作用）
目標とする電圧値と、その電圧値に至るまでの電圧変化
量とを与え、その目標電圧値になるまでその変化量でも
って電圧の変化を行わせるため、波形データを逐次Ｄ／
Ａ変換する必要がなく、波形出力に必要なデータ量が大
＋ｊ＋に減り、バスに共通接続された他のモジュールへ
の悪影響を回避できる。
量とを与え、その目標電圧値になるまでその変化量でも
って電圧の変化を行わせるため、波形データを逐次Ｄ／
Ａ変換する必要がなく、波形出力に必要なデータ量が大
＋ｊ＋に減り、バスに共通接続された他のモジュールへ
の悪影響を回避できる。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の溝底を示すブロック図であ
る。
る。
本実施例は、折れ線近似した高速波形出力方式のＤ／Ａ
変換回路であり、メモリモジュール４には、後述する、
対をなす目標電圧設定値ｖＰおよび電圧変化量ΔＶか複
数組記憶されている。このメモリモジュール４より読み
出されたデータは、システムバス３ システムバスイン
ターフェース５およびバス６を介してＦＩＦＯ（ファー
ストインファーストアウト）メモリ７に書き込まれる。
変換回路であり、メモリモジュール４には、後述する、
対をなす目標電圧設定値ｖＰおよび電圧変化量ΔＶか複
数組記憶されている。このメモリモジュール４より読み
出されたデータは、システムバス３ システムバスイン
ターフェース５およびバス６を介してＦＩＦＯ（ファー
ストインファーストアウト）メモリ７に書き込まれる。
なお、波形出力中はＦＩＦＯメモリ中に常にデータが存
在するようにシステムバスインターフェース５が機能す
る。
在するようにシステムバスインターフェース５が機能す
る。
ＦＩＦＯメモリ７から読み出された目標電圧設定値Ｖｐ
（後述するアップダウンカウンタ１２のカウント換
算値）と電圧変化量ΔＶはそれぞれデータバス８および
９を介してデジタルコンパレータ１１１分周器ＩＯに送
られる。
（後述するアップダウンカウンタ１２のカウント換
算値）と電圧変化量ΔＶはそれぞれデータバス８および
９を介してデジタルコンパレータ１１１分周器ＩＯに送
られる。
デジタルコンパレータ１１は、アップダウンカウンタ１
２の現在のカウント値（０人力）と送られてきた目標電
圧設定値（カウント換算値、Ｐ入力）とを比較し、現在
のカウント値の方が大きい場合はダウンカウントを、現
在のカウント値の方が小さい場合はアップカウントをア
ップダウンカウンタ１２に指示する。アップダウンカウ
ンタ１２のカウント値が目標電圧設定値と一致すると、
デジタルコバレータ１１はＦＩＦＯメモリ７にデータ読
み出し信号を送出して次に設定すべき一組のデータ（目
標電圧設定値と電圧変化量設定値）を読み出し、同様の
動作を繰り返す。
２の現在のカウント値（０人力）と送られてきた目標電
圧設定値（カウント換算値、Ｐ入力）とを比較し、現在
のカウント値の方が大きい場合はダウンカウントを、現
在のカウント値の方が小さい場合はアップカウントをア
ップダウンカウンタ１２に指示する。アップダウンカウ
ンタ１２のカウント値が目標電圧設定値と一致すると、
デジタルコバレータ１１はＦＩＦＯメモリ７にデータ読
み出し信号を送出して次に設定すべき一組のデータ（目
標電圧設定値と電圧変化量設定値）を読み出し、同様の
動作を繰り返す。
分周器ＩＯは、基準クロックＣＫを（ΔＶ＋１）分周し
、この分周したクロックをアップダウンカウンタ１２に
動作クロックとして供給する。
、この分周したクロックをアップダウンカウンタ１２に
動作クロックとして供給する。
アップダウンカウンタ１２のカウント値はバス１３を介
してＤ／Ａ変換器１４に送られアナログ信号に変換され
、波形が出力される。
してＤ／Ａ変換器１４に送られアナログ信号に変換され
、波形が出力される。
第２図は本実施例の回路動作を具体的に説明するための
タイミングチャートである。
タイミングチャートである。
本実施例では、目標電圧設定値および電圧変化量設定値
の組合わせデータとして、（２０２，４）、（３０４，
７）、（２８０，５）が順次ＦＩＦＯメモリ７から読み
出されるものとする。
の組合わせデータとして、（２０２，４）、（３０４，
７）、（２８０，５）が順次ＦＩＦＯメモリ７から読み
出されるものとする。
デジタルコンパレータ１１のＰ−Ｑがアサートされ（す
なわちローレベルとなってアクティブ状態となり）、Ｆ
ＩＦＯメモリ７のＲＤ端子に波形データ読出し信号が入
力されると、最初のデータＶＰ−２０２、ΔＶ−４が読
み出されて、それぞれデジタルコンパレータ１１と分周
器１０に送られる。
なわちローレベルとなってアクティブ状態となり）、Ｆ
ＩＦＯメモリ７のＲＤ端子に波形データ読出し信号が入
力されると、最初のデータＶＰ−２０２、ΔＶ−４が読
み出されて、それぞれデジタルコンパレータ１１と分周
器１０に送られる。
アップダウンカウンタ１２のカウント値が“２０２″よ
り小さいとすると、Ｐ＞Ｑ （−ＵＰ）がアサートされ
（ローレベルとなってアクティブ状態となり）、アップ
ダウンカウンタ１２はアップカウントを開始する。この
ときのカウントクロックは、基準クロックＣＫを５（−
Δｖ＋１）分周したものが使用される。アップダウンカ
ウンタ１２のカウント値はそのままＤ／Ａ変換されるた
め、電圧変化量設定値ΔＶに対する実際の出力電圧変化
量Ｖｘ（ΔＶ）は次の式で表される。
り小さいとすると、Ｐ＞Ｑ （−ＵＰ）がアサートされ
（ローレベルとなってアクティブ状態となり）、アップ
ダウンカウンタ１２はアップカウントを開始する。この
ときのカウントクロックは、基準クロックＣＫを５（−
Δｖ＋１）分周したものが使用される。アップダウンカ
ウンタ１２のカウント値はそのままＤ／Ａ変換されるた
め、電圧変化量設定値ΔＶに対する実際の出力電圧変化
量Ｖｘ（ΔＶ）は次の式で表される。
Ｖｘ（ΔＶ）＝ＶＤ／Ｔｃ ・ （ΔＶ ＋ １ ）
［Ｖ／８１ここで、ＶＤ［Ｖ］はＤ／Ａ変換器の出力
分解能であり、ＴＣ［Ｓ］は基準クロックの周期である
。
［Ｖ／８１ここで、ＶＤ［Ｖ］はＤ／Ａ変換器の出力
分解能であり、ＴＣ［Ｓ］は基準クロックの周期である
。
カウント値が“２０２″になるとＦＩＦＯメモリ７から
次のデータ（Ｖｐ −３０４、ΔＶ−７） カ読み出さ
れ、カウント値が“３０４”になるまで出力電圧は上昇
する。カウント値が“３０４”になり、新ｔ：ニテ−９
（ＶＦ ｍ２６０ 、Δｖ−５）が読み出されると、デ
ジタルコンパレータ１１のＰ＜Ｑ（−ＤＯＷＮ）がアサ
ートされ、アップダウンカウンタ１２はダウンカウント
を開始する。このときのカウント周期は、Ｔｏ・（５＋
１）である。
次のデータ（Ｖｐ −３０４、ΔＶ−７） カ読み出さ
れ、カウント値が“３０４”になるまで出力電圧は上昇
する。カウント値が“３０４”になり、新ｔ：ニテ−９
（ＶＦ ｍ２６０ 、Δｖ−５）が読み出されると、デ
ジタルコンパレータ１１のＰ＜Ｑ（−ＤＯＷＮ）がアサ
ートされ、アップダウンカウンタ１２はダウンカウント
を開始する。このときのカウント周期は、Ｔｏ・（５＋
１）である。
設定される波形データと出力波形とを対応させて示した
のが第３図である。図中、カウント値２０２から３０４
までの電圧波形の一部を拡大したものが示されている。
のが第３図である。図中、カウント値２０２から３０４
までの電圧波形の一部を拡大したものが示されている。
（発明の効果）
以上説明したように本発明は、目標電圧と電圧変化量と
を順次読み出し、カウンタのカウント値を制御しながら
Ｄ／Ａ変換する構成とすることにより、波形出力のため
に必要なデータの量が飛躍的に低減され、システム全体
のパフォーマンスを阻害することがなくなる。
を順次読み出し、カウンタのカウント値を制御しながら
Ｄ／Ａ変換する構成とすることにより、波形出力のため
に必要なデータの量が飛躍的に低減され、システム全体
のパフォーマンスを阻害することがなくなる。
また、データ量の減少に伴い、データを格納するための
メモリの専有容量も低減できる。
メモリの専有容量も低減できる。
第１図は本発明の一実施例の構成を示すブロック図、
第２図は本実施例の回路動作を具体的に説明するための
タイミングチャート、 第３図は設定された波形データと出力波形とを対応させ
て示した図、 第４図は従来例のブロック図、 第５図（ａ）、（ｂ）はデータ量の大小による出力波形
の相違を説明するための図である。 ２・・・システｌいバス ４・・・メモリモジュー
ル５・・・システムバスインタフェース ６・・・バス ７・・・ＦＩＦＯメモリ
８．９・・・データバス ＩＯ・・・分周器１１・・
・デジタルコンパレータ １２・・・アップダウンカウンタ １３・・・バス （４・・・Ｄ／Ａ変換器
第３図 （Ｑ） （ｂ）
タイミングチャート、 第３図は設定された波形データと出力波形とを対応させ
て示した図、 第４図は従来例のブロック図、 第５図（ａ）、（ｂ）はデータ量の大小による出力波形
の相違を説明するための図である。 ２・・・システｌいバス ４・・・メモリモジュー
ル５・・・システムバスインタフェース ６・・・バス ７・・・ＦＩＦＯメモリ
８．９・・・データバス ＩＯ・・・分周器１１・・
・デジタルコンパレータ １２・・・アップダウンカウンタ １３・・・バス （４・・・Ｄ／Ａ変換器
第３図 （Ｑ） （ｂ）
Claims (1)
- 【特許請求の範囲】 発生させたい波形を折れ線近似し、該折れ線の折れ曲
がり点の一つ一つに関し、その折れ曲がり点の電圧と次
の折れ曲がり点に至るまでの電圧変化量とを一組のデー
タとして取得し、このようにして取得された複数組のデ
ータに基づいてデジタルデータを発生させ、発生したデ
ジタルデータをアナログ電圧に変換して所定の波形を得
る際に使用されるＤ／Ａ変換回路であって、 前記各折れ曲がり点に関する複数組のデータを保持する
データ保持手段（７）と、 該データ保持手段から読み出された前記一組のデータの
うちの電圧変化量に対応した分周比で、基準クロックを
分周する分周器（１０）と、該分周器により分周された
クロックを動作クロックとするアップダウンカウンタ（
１２）と、前記データ保持手段から読出された前記一組
のデータのうちの前記折れ曲がり点の電圧のカウント換
算値と、前記アップダウンカウンタの現実のカウント値
との大小を比較し、アップダウンカウンタのカウント値
がカウント換算値より小さいときは該アップダウンカウ
ンタにアップカウントを指示し、アップダウンカウンタ
のカウント値がカウント換算値より大きいときは該アッ
プダウンカウンタにダウンカウントを指示するデジタル
コンパレータ（１１）と、 前記アップダウンカウンタの前記現実のカウント値をア
ナログ電圧に変換するＤ／Ａ変換器（１４）とを有する
Ｄ／Ａ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20046289A JPH0360526A (ja) | 1989-07-28 | 1989-07-28 | Ｄ／ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20046289A JPH0360526A (ja) | 1989-07-28 | 1989-07-28 | Ｄ／ａ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0360526A true JPH0360526A (ja) | 1991-03-15 |
Family
ID=16424711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20046289A Pending JPH0360526A (ja) | 1989-07-28 | 1989-07-28 | Ｄ／ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0360526A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009125860A1 (en) * | 2008-04-11 | 2009-10-15 | Ricoh Company, Ltd. | Variable voltage dc-dc converter |
| US8037561B2 (en) | 2005-08-02 | 2011-10-18 | Stephen Austwick | Mat for changing diaper |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55114034A (en) * | 1979-02-23 | 1980-09-03 | Toshiba Corp | Digital-to-analog converter |
| JPS56105311A (en) * | 1980-01-28 | 1981-08-21 | Hitachi Ltd | Pcm recording and reproducing device |
| JPS58197507A (ja) * | 1982-05-14 | 1983-11-17 | Fujitsu Ltd | モデル信号発生装置 |
-
1989
- 1989-07-28 JP JP20046289A patent/JPH0360526A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55114034A (en) * | 1979-02-23 | 1980-09-03 | Toshiba Corp | Digital-to-analog converter |
| JPS56105311A (en) * | 1980-01-28 | 1981-08-21 | Hitachi Ltd | Pcm recording and reproducing device |
| JPS58197507A (ja) * | 1982-05-14 | 1983-11-17 | Fujitsu Ltd | モデル信号発生装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8037561B2 (en) | 2005-08-02 | 2011-10-18 | Stephen Austwick | Mat for changing diaper |
| JP4958051B2 (ja) * | 2005-08-02 | 2012-06-20 | オーストウィック スティーブン | おむつ替えマット |
| WO2009125860A1 (en) * | 2008-04-11 | 2009-10-15 | Ricoh Company, Ltd. | Variable voltage dc-dc converter |
| JP2009261048A (ja) * | 2008-04-11 | 2009-11-05 | Ricoh Co Ltd | 電圧可変ｄｃ−ｄｃコンバータ |
| US20110018513A1 (en) * | 2008-04-11 | 2011-01-27 | Ippei Noda | Variable voltage dc-dc converter |
| US8482267B2 (en) * | 2008-04-11 | 2013-07-09 | Ricoh Company, Ltd. | Variable voltage DC-DC converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5337338A (en) | Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order | |
| JP3565613B2 (ja) | 半導体集積回路装置 | |
| JPH0123805B2 (ja) | ||
| JP2000059220A (ja) | アナログ／ディジタル変換器制御方法 | |
| JP2002043942A (ja) | Ａ／ｄ変換器 | |
| JPH0360526A (ja) | Ｄ／ａ変換回路 | |
| US6448827B1 (en) | Three-phase pulse width modulation waveform generator | |
| JP4390036B2 (ja) | 電源回路 | |
| JPS6378610A (ja) | ２逓倍クロツク発生回路 | |
| JPH08111641A (ja) | 比較装置，ａ／ｄ変換装置，ｐｗｍ信号生成装置，電源装置，電源制御装置 | |
| JP3461672B2 (ja) | 逐次比較型ａ／ｄ変換器 | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| US5515050A (en) | Apparatus and method for asynchronous successive approximation | |
| KR0152344B1 (ko) | 펄스폭변조신호 발생회로 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JP2554471Y2 (ja) | デジタルオシロスコープ | |
| JPS6035685B2 (ja) | デ−タ取込み方式 | |
| JPH07131353A (ja) | 逐次比較形ａｄ変換器 | |
| JPS61262668A (ja) | 波形記憶装置用波形縮小方法 | |
| JPH1153301A (ja) | バス・アービトレーション・インタフェース | |
| JPH06224770A (ja) | 電気信号の処理方法 | |
| JPS63114422A (ja) | 高速デジタル／アナログ変換回路 | |
| JPH03136178A (ja) | 任意波形発生器 | |
| JPH02171663A (ja) | ジツタアナライザ | |
| JP4690514B2 (ja) | 電力測定装置 |