JP4690514B2 - 電力測定装置 - Google Patents
電力測定装置 Download PDFInfo
- Publication number
- JP4690514B2 JP4690514B2 JP2000009192A JP2000009192A JP4690514B2 JP 4690514 B2 JP4690514 B2 JP 4690514B2 JP 2000009192 A JP2000009192 A JP 2000009192A JP 2000009192 A JP2000009192 A JP 2000009192A JP 4690514 B2 JP4690514 B2 JP 4690514B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- data
- clock
- converter
- start signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は電力測定装置に関し、詳しくは、電圧と電流をマイクロコンピュータに取り込み電力測定を行う装置におけるマイクロコンピュータの負荷の改善に関するものである。
【0002】
【従来の技術】
電力測定装置として、電圧と電流をディジタルデータ化してマイクロコンピュータに取り込み、ディジタル演算により電力を求めるものが実用化されている。
【0003】
図3にこのような従来の電力測定装置の一例のブロック図を示す。電圧入力は第1のマルチプレクサMPX1で選択されて第1のA/D変換器ADC1に加えられ、電流入力は第2のマルチプレクサMPX2で選択されて第2のA/D変換器ADC2に加えられる。
【0004】
マイクロコンピュータMPCはマルチプレクサMPX1,MPX2およびA/D変換器ADC1,ADC2を制御してディジタル化された電圧データと電流データを取り込み、電力演算を行う。
【0005】
A/D変換器ADC1,ADC2とマイクロコンピュータMPCはDATAとCONVとCLKよりなる3線のシリアルインターフェースで接続され、マルチプレクサMPX1,MPX2とマイクロコンピュータMPCはポート制御を行う切換信号線で接続されている。
【0006】
このような構成の動作を図4のタイミングチャートにより説明する。マイクロコンピュータMPCは、(A)のデータ変換開始信号CONVと(B)のシリアルクロックCLKをA/D変換器ADC1,ADC2に送出する。
【0007】
A/D変換器ADC1,ADC2は、(A)のデータ変換開始信号CONVの立下りのタイミングでA/D変換動作を開始する。そしてこれら変換した(C)のデータDATAを(B)のシリアルクロックCLKのタイミングでシリアルインターフェースDATA1,DATA2に送出する。
【0008】
マイクロコンピュータMPCは、A/D変換器ADC1,ADC2で変換されたデータDATAをシリアルインターフェースDATA1,DATA2を介して取り込む。
【0009】
一方、マイクロコンピュータMPCは、これらA/D変換器ADC1,ADC2との間のデータの授受と並行して、A/D変換器ADC1,ADC2に入力される電圧および電流を切り換えるために(D)の切換信号を生成してマルチプレクサMPX1,MPX2に出力する。
【0010】
そしてマイクロコンピュータMPCは、このようにして取り込んだ電圧データDATA1と電流データDATA2に基づいて、ディジタル演算処理を行い、電力を求める。
【0011】
【発明が解決しようとする課題】
しかし、図3のような構成におけるデータ取り込みと入力切換制御方式によれば、これらの制御処理のためのマイクロコンピュータMPCの処理時間の占有率が高く、電圧および電流のサンプリング間隔が制限されてしまうという問題点がある。マイクロコンピュータMPCは、これらの制御の他、電力演算処理や演算結果に基づく電力測定結果の表示処理なども行わなければならないので、データ取り込みおよび入力切換制御処理の占有時間をできるだけ短くすることが望ましい。
【0012】
本発明はこのような問題点に着目したものであり、その目的は、データ取り込みおよび入力切換制御処理のためのマイクロコンピュータの占有時間を短縮できる電力測定装置を実現することにある。
【0013】
【課題を解決するための手段】
本発明の請求項1は、
A/D変換器でディジタルデータに変換された電圧データと電流データをマイクロコンピュータに取り込み、ディジタル演算により電力を求めるように構成された電力測定装置において、
前記マイクロコンピュータから供給されるデータ変換開始信号に従ってA/D変換動作を開始するA/D変換器と、
前記A/D変換器の前段に設けられ、選択的に電圧または電流を出力する信号選択手段と、
前記マイクロコンピュータに外付けされ、前記マイクロコンピュータから供給されるクロックとデータ変換開始信号に従ってシリアルクロックを生成し、これらシリアルクロックを、前記A/D変換器で変換された電圧データと電流データを前記マイクロコンピュータへシリアル伝送するために前記A/D変換器に出力するクロック生成回路と、
前記マイクロコンピュータに外付けされ、前記マイクロコンピュータから供給されるデータ変換開始信号と前記クロック生成回路から入力されるシリアルクロックに従って切換信号を生成して前記信号選択手段に出力する切換信号生成回路、
を設けたことを特徴とする。
【0014】
これにより、マイクロコンピュータはデータ変換開始信号を出力するとともにA/D変換器から変換出力されるデータを取り込むだけでよく、従来のようにシリアルクロックをも出力する場合に比べて負荷を大幅に軽減できる。
また、1台の電力測定装置で複数系統の電力を時分割的に測定できる。
【0021】
本発明の請求項2は、
A/D変換器でディジタルデータに変換された電圧データと電流データをマイクロコンピュータに取り込み、ディジタル演算により電力を求めるように構成された電力測定装置において、
複数系統の電圧入力から所望の電圧を選択的に出力する第1のマルチプレクサと、
該第1のマルチプレクサの出力を前記マイクロコンピュータから供給されるデータ変換開始信号に従ってディジタル変換する第1のA/D変換器と、
前記第1のマルチプレクサと同期して駆動され、複数系統の電流入力から所望の電流を選択的に出力する第2のマルチプレクサと、
該第2のマルチプレクサの出力を前記マイクロコンピュータから供給されるデータ変換開始信号に従ってディジタル変換する第2のA/D変換器と、
クロックおよびデータ変換開始信号を出力するとともに、これら第1および第2のA/D変換器で変換された電圧データと電流データを取り込み、測定電力を演算処理するマイクロコンピュータと、
該マイクロコンピュータに外付けされ、該マイクロコンピュータから供給されるクロックおよびデータ変換開始信号に従ってシリアルクロックを生成し、これらシリアルクロックを、前記第1および第2のA/D変換器で変換された電圧データと電流データを前記マイクロコンピュータへシリアル伝送するために前記第1および第2のA/D変換器に出力するクロック生成回路と、
前記マイクロコンピュータに外付けされ、前記マイクロコンピュータから供給されるデータ変換開始信号と前記クロック生成回路から入力されるシリアルクロックに従って前記第1および第2のA/D変換器に入力される電圧および電流を切り換えるための切換信号を生成し、各マルチプレクサに出力する切換信号生成回路、
を設けたことを特徴とする電力測定装置である。
【0022】
これにより、マイクロコンピュータの負荷を大幅に軽減しながら、高精度の電力測定が行える。
【0023】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
図1は本発明の実施の形態例を示すブロック図であり、図3と共通するものには同一の符号を付してそれらの説明は省略している。
図1と図3の異なる点は、図1にはクロック生成回路GEN1と切換信号生成回路GEN2を外付けしていることである。
【0024】
すなわち、図1において、クロック生成回路GEN1には、マイクロコンピュータMPCからクロックCLKとデータ変換開始信号CONVが入力されている。切換信号生成回路GEN2には、マイクロコンピュータMPCからデータ変換開始信号CONVが入力され、クロック生成回路GEN1からシリアルクロックCLK’が入力されている。
【0025】
クロック生成回路GEN1は、マイクロコンピュータMPCから入力されるクロックCLKの1周期後に周期が該クロックCLKの1/2のシリアルクロックCLK’を例えば16個生成し、A/D変換器ADC1,ADC2および切換信号生成回路GEN2に出力する。
【0026】
一方、切換信号生成回路GEN2は、データ変換開始信号CONVの立ち上がりに同期した切換信号を生成して信号選択手段として用いるマルチプレクサMPX1,MPX2に出力する。
【0027】
このように構成される装置の動作は、シリアルクロックCLK’がマイクロコンピュータMPCから入力されるクロックCLKの1周期後に生成されるものであってその周期がクロックCLKの1/2であることを除いて、基本的には前述の図4のタイミングチャートと同様である。
【0028】
すなわちA/D変換器ADC1,ADC2は図2(A)のデータ変換開始信号CONVの立下りのタイミングでA/D変換動作を開始する。そしてこれら変換した(C)のデータDATAを(B)のシリアルクロックCLK’のタイミングでシリアルインターフェースDATA1,DATA2に送出する。
【0029】
マイクロコンピュータMPCは、A/D変換器ADC1,ADC2で変換されたデータDATAをシリアルインターフェースDATA1,DATA2を介して図示しないシリアルコミュニケーションインターフェースのFIFOバッファメモリに取り込む。
【0030】
そしてマイクロコンピュータMPCは、従来と同様に、このようにして取り込んだ電圧データDATA1と電流データDATA2に基づいて、ディジタル演算処理を行い、電力を求める。
【0031】
従来の構成の装置におけるデータ取り込みに要する負荷率を1とすると、本発明の構成の装置におけるデータ取り込みに要する負荷率は約0.3になり、データ取り込みおよび入力切換制御処理のためのマイクロコンピュータの占有時間を大幅に短縮できた。
これにより、短縮できた従来のマイクロコンピュータの占有時間を、他の処理に割り当てることができ、電力測定装置全体としての性能を改善できることになる。
【0032】
本発明において外付けするクロック生成回路GEN1と切換信号生成回路GEN2としては市販されている汎用の論理回路を用いることができ、そのコスト上昇分は装置全体のコストに比べると極めて少額に抑えられる。
【0033】
なお、求める電力測定精度条件が緩くて電圧データと電流データの取り込みに同時性を必要としない場合には、A/D変換器を1個とし、その前段に電圧と電流を選択的に出力する信号選択手段を設けてもよい。
【0034】
また、信号選択手段としてマルチプレクサを用いているが、スキャナーでもよい。そして、それらのスイッチング要素としては、必要とする測定精度に応じて、機械的な接点を備えたスイッチや半導体スイッチを用いればよい。
【0035】
また、A/D変換器の前段に設けるマルチプレクサの入力数は、サンプリング間隔が許容される範囲において増加させてもよい。
【0036】
また、マイクロコンピュータからクロックを供給することが困難な場合には、非同期として他の外部クロックを使用することも可能である。
【0037】
また、A/D変換器のシリアルインターフェースは形態例に限定するものではなく、実質的に同等の機能を備えているものであればよい。
【0038】
【発明の効果】
以上説明したように、本発明によれば、データ取り込みおよび入力切換制御処理のためのマイクロコンピュータの占有時間を大幅に短縮でき、データのサンプリング間隔を早めることができる。
【0039】
また、マイクロコンピュータは少なくともデータ変換開始信号を出力するとともにA/D変換器から変換出力されるデータを取り込めばよいのでシステムクロックも供給していた従来よりも負荷を軽減でき、軽減された負荷分を他の処理に振り分けて装置全体としての機能を向上させることができる。
【0040】
さらに、マイクロコンピュータに外付けする回路は汎用部品を用いることができるので、低コストで実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態例を示すブロック図である。
【図2】図1の動作を示すタイミングチャートである。
【図3】従来の装置の一例を示すブロック図である。
【図4】図3の動作を示すタイミングチャートである。
【符号の説明】
MPC マイクロコンピュータ
MPX マルチプレクサ(信号選択手段)
ADC A/D変換器
GEN1 クロック生成回路
GEN2 切換信号生成回路
Claims (2)
- A/D変換器でディジタルデータに変換された電圧データと電流データをマイクロコンピュータに取り込み、ディジタル演算により電力を求めるように構成された電力測定装置において、
前記マイクロコンピュータから供給されるデータ変換開始信号に従ってA/D変換動作を開始するA/D変換器と、
前記A/D変換器の前段に設けられ、選択的に電圧または電流を出力する信号選択手段と、
前記マイクロコンピュータに外付けされ、前記マイクロコンピュータから供給されるクロックとデータ変換開始信号に従ってシリアルクロックを生成し、これらシリアルクロックを、前記A/D変換器で変換された電圧データと電流データを前記マイクロコンピュータへシリアル伝送するために前記A/D変換器に出力するクロック生成回路と、
前記マイクロコンピュータに外付けされ、前記マイクロコンピュータから供給されるデータ変換開始信号と前記クロック生成回路から入力されるシリアルクロックに従って切換信号を生成して前記信号選択手段に出力する切換信号生成回路、
を設けたことを特徴とする電力測定装置。 - A/D変換器でディジタルデータに変換された電圧データと電流データをマイクロコンピュータに取り込み、ディジタル演算により電力を求めるように構成された電力測定装置において、 複数系統の電圧入力から所望の電圧を選択的に出力する第1のマルチプレクサと、
該第1のマルチプレクサの出力を前記マイクロコンピュータから供給されるデータ変換開始信号に従ってディジタル変換する第1のA/D変換器と、
前記第1のマルチプレクサと同期して駆動され、複数系統の電流入力から所望の電流を選択的に出力する第2のマルチプレクサと、
該第2のマルチプレクサの出力を前記マイクロコンピュータから供給されるデータ変換開始信号に従ってディジタル変換する第2のA/D変換器と、
クロックおよびデータ変換開始信号を出力するとともに、これら第1および第2のA/D変換器で変換された電圧データと電流データを取り込み、測定電力を演算処理するマイクロコンピュータと、
該マイクロコンピュータに外付けされ、該マイクロコンピュータから供給されるクロックおよびデータ変換開始信号に従ってシリアルクロックを生成し、これらシリアルクロックを、前記第1および第2のA/D変換器で変換された電圧データと電流データを前記マイクロコンピュータへシリアル伝送するために前記第1および第2のA/D変換器に出力するクロック生成回路と、
前記マイクロコンピュータに外付けされ、前記マイクロコンピュータから供給されるデータ変換開始信号と前記クロック生成回路から入力されるシリアルクロックに従って前記第1および第2のA/D変換器に入力される電圧および電流を切り換えるための切換信号を生成し、各マルチプレクサに出力する切換信号生成回路、
を設けたことを特徴とする電力測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009192A JP4690514B2 (ja) | 2000-01-18 | 2000-01-18 | 電力測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009192A JP4690514B2 (ja) | 2000-01-18 | 2000-01-18 | 電力測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001201523A JP2001201523A (ja) | 2001-07-27 |
JP4690514B2 true JP4690514B2 (ja) | 2011-06-01 |
Family
ID=18537371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000009192A Expired - Fee Related JP4690514B2 (ja) | 2000-01-18 | 2000-01-18 | 電力測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4690514B2 (ja) |
-
2000
- 2000-01-18 JP JP2000009192A patent/JP4690514B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001201523A (ja) | 2001-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9270292B2 (en) | Efficient time-interleaved analog-to-digital converter | |
JP3565613B2 (ja) | 半導体集積回路装置 | |
KR20090007291A (ko) | 타임 인터리브 아날로그 디지털 변환기 | |
JP4690514B2 (ja) | 電力測定装置 | |
US10326465B1 (en) | Analog to digital converter device and method for generating testing signal | |
US8471752B2 (en) | A/D conversion apparatus having an N-stage pulse circulating circuit | |
KR100270345B1 (ko) | 디지탈 아날로그 컨버터 내장 집적 회로 | |
JP2000221248A (ja) | 半導体試験装置 | |
JP3732588B2 (ja) | 積分型a/d変換器およびa/d変換方法 | |
WO2000052829A1 (en) | Reducing digital switching noise in mixed signal ic's | |
JP2008085424A (ja) | インターリーブa/d変換装置 | |
US6414621B1 (en) | Analog to digital converter having a parallel converter and logic for generating serial data | |
JPS61157029A (ja) | アナログ/デイジタル変換回路装置 | |
JP3439565B2 (ja) | 波形記憶装置 | |
RU2276833C1 (ru) | Аналого-цифровой преобразователь | |
JP2002090393A (ja) | 測定器の入力回路 | |
JPS6251317A (ja) | A/d変換装置 | |
JP2004333249A (ja) | 検査回路 | |
JPH03218122A (ja) | Ad変換器 | |
KR100666149B1 (ko) | 고선명도 광대역 지연범위를 갖는 탭지연선 | |
JPH07336238A (ja) | シリアルデータのパラレル変換回路 | |
JPS6354020A (ja) | A/d変換装置 | |
CN117311129A (zh) | Fpga时间数字转换器 | |
JPS62169511A (ja) | デイジタル遅延回路 | |
JPS58163099A (ja) | Ad変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091201 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |