KR100666149B1 - 고선명도 광대역 지연범위를 갖는 탭지연선 - Google Patents
고선명도 광대역 지연범위를 갖는 탭지연선 Download PDFInfo
- Publication number
- KR100666149B1 KR100666149B1 KR1019990068572A KR19990068572A KR100666149B1 KR 100666149 B1 KR100666149 B1 KR 100666149B1 KR 1019990068572 A KR1019990068572 A KR 1019990068572A KR 19990068572 A KR19990068572 A KR 19990068572A KR 100666149 B1 KR100666149 B1 KR 100666149B1
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- signal
- delay
- digital converter
- fifo memory
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Networks Using Active Elements (AREA)
- Pulse Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
도 3은 본 발명 고선명도 광대역 지연범위를 갖는 탭지연선의 구성도.
<도면의 주요 부분에 대한 부호의 설명>
도로 얻을 수 있으나, 지연의 최대범위(maximum delay range)가 클럭주파수의 한 주기 이하로 제한되게 되어 본 발명에서는 시프트 레지스터(shift register)를 이용한다.
Claims (3)
- 아날로그 신호를 입력받아 디지탈 신호로 변환하여 출력하는 아날로그-디지탈 변환기와, 상기 아날로그-디지탈 변환기로부터 출력되는 신호를 저장하는 FIFO메모리와, 상기 아날로그-디지탈 변환기와 FIFO메모리에는 ADC 샘플링과 FIFO 기록을 위한 클럭신호로 상기 FIFO메모리의 출력단을 통하여 지연신호를 출력하는 것을 특징으로 하는 고선명도 광대역 지연범위를 갖는 탭지연선.
- 제1항에 있어서,상기 아날로그-디지탈 변환기와 FIFO메모리는 n개로 병렬 연결하고 주기가 같고 위상이 서로 다른 클럭 신호를 인가하여 선명도가 높은 n개의 지연선을 얻는 것을 특징으로 하는 고선명도 광대역 지연범위를 갖는 탭지연선.
- 아날로그 신호를 입력받아 디지탈 신호로 변환하여 출력하는 아날로그-디지탈 변환기와, 상기 아날로그-디지탈 변환기로부터 출력되는 신호를 저장하는 FIFO메모리와, 상기 FIFO메모리로부터 출력되는 신호를 이동시키기 위한 다수의 시프트 레지스터와, 상기 다수의 스프트 레지스터들로부터 신호를 입력받아 지연된 샘플링신호를 출력하는 멀티플렉서로 구성되는 것을 특징으로 하는 고선명도 광대역 지연범위를 갖는 탭지연선.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990068572A KR100666149B1 (ko) | 1999-12-31 | 1999-12-31 | 고선명도 광대역 지연범위를 갖는 탭지연선 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990068572A KR100666149B1 (ko) | 1999-12-31 | 1999-12-31 | 고선명도 광대역 지연범위를 갖는 탭지연선 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010066690A KR20010066690A (ko) | 2001-07-11 |
KR100666149B1 true KR100666149B1 (ko) | 2007-01-09 |
Family
ID=19635651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990068572A KR100666149B1 (ko) | 1999-12-31 | 1999-12-31 | 고선명도 광대역 지연범위를 갖는 탭지연선 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100666149B1 (ko) |
-
1999
- 1999-12-31 KR KR1019990068572A patent/KR100666149B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20010066690A (ko) | 2001-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7142606B2 (en) | Method and apparatus for shared processing a plurality of signals | |
US20010052864A1 (en) | Method of interleaving with redundancy, and A/D converter, D/A converter and track-hold circuit using such method | |
KR100326131B1 (ko) | 반도체 시험 장치 | |
KR20020013934A (ko) | 병렬 아날로그-디지털 변환기 | |
US7609194B2 (en) | Clock signal generating device and analog-digital conversion device | |
JP2008271531A (ja) | アナログ−デジタル変換 | |
JP4758311B2 (ja) | 非同期データ保持回路 | |
GB2359706A (en) | Synchronising data and clock signals using a programmable delay circuit | |
JP4789631B2 (ja) | デジタイザ、及びデジタイズ方法 | |
TW200638206A (en) | Multi-channel receiver, digital edge tuning circuit and method thereof | |
US4527117A (en) | Signal processing system employing charge transfer devices | |
KR100666149B1 (ko) | 고선명도 광대역 지연범위를 갖는 탭지연선 | |
CN116032252B (zh) | 一种数模接口时序控制电路 | |
US7197053B1 (en) | Serializer with programmable delay elements | |
GB2382506A (en) | Communications receiver data processing for quadrature modulated data | |
JPS6150540B2 (ko) | ||
CN111641414B (zh) | 一种基于群延迟滤波器的dac多芯片同步装置 | |
JP4843347B2 (ja) | 受信システム | |
JP4876886B2 (ja) | データ保存装置 | |
CN114641934A (zh) | 用于在数字和模拟之间转换信号的电路 | |
US8134396B2 (en) | Dynamic element matching for delay lines | |
JPH11145917A (ja) | マルチパスフェージングシミュレータ | |
JP2009159432A (ja) | アナログ・デジタル変換器および受信機 | |
JPH11281697A (ja) | フェージングシミュレータ | |
JP4143703B2 (ja) | デジタル演算処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131202 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141106 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151124 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161222 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171122 Year of fee payment: 12 |