JPS6251317A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPS6251317A JPS6251317A JP18937985A JP18937985A JPS6251317A JP S6251317 A JPS6251317 A JP S6251317A JP 18937985 A JP18937985 A JP 18937985A JP 18937985 A JP18937985 A JP 18937985A JP S6251317 A JPS6251317 A JP S6251317A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- period
- conversion
- converter
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速度Ａ／Ｄ変換装置に関する。
近来、高精度・高速度のＡ／Ｄ変換器に対する要求が高
まっている。モノリシックＩＣ高速Ａ／Ｄ変換器の製品
としては８ビツト、２０Ｍサンプル／Ｓ程度が標準とな
っているが、高品位テレビ用放送機器用として将来１０
０Ｍサンプル／秒以上のものも必要となる。測定器・レ
ーダ等にはさらにそれ以上の高速・高精度が要求される
。
まっている。モノリシックＩＣ高速Ａ／Ｄ変換器の製品
としては８ビツト、２０Ｍサンプル／Ｓ程度が標準とな
っているが、高品位テレビ用放送機器用として将来１０
０Ｍサンプル／秒以上のものも必要となる。測定器・レ
ーダ等にはさらにそれ以上の高速・高精度が要求される
。
Ａ／Ｄ変換器の方式としては、並列型が高速であるが、
一般的にサンプリングクロックの周波数が高くなるとき
にその価格は比例的にではなく、急激に高くなるという
問題点があった。
一般的にサンプリングクロックの周波数が高くなるとき
にその価格は比例的にではなく、急激に高くなるという
問題点があった。
本発明の目的は、価格に対する上記の事情に鑑み、所望
の変換速度のＡ／Ｄ変換器を、それより変換速度が低く
価格対変換速度の低いＡ／Ｄ変換器を複数個用いて実現
した、Ａ／Ｄ変換装置を提供することにある。
の変換速度のＡ／Ｄ変換器を、それより変換速度が低く
価格対変換速度の低いＡ／Ｄ変換器を複数個用いて実現
した、Ａ／Ｄ変換装置を提供することにある。
本発明のＡ／Ｄ変換装置は、アナログ信号入力に対して
並列に接続された、同一特性のサンプルホールド回路・
Ａ／Ｄ変換器とからなる複数個のＡ／Ｄ変換部と、前記
Ａ／Ｄ変換部の各出力を切替えてディジタル信号出力と
するセレクタとからなる装置である。
並列に接続された、同一特性のサンプルホールド回路・
Ａ／Ｄ変換器とからなる複数個のＡ／Ｄ変換部と、前記
Ａ／Ｄ変換部の各出力を切替えてディジタル信号出力と
するセレクタとからなる装置である。
この装置における各Ａ／Ｄ変換部・セレクタの動作を定
める各クロックは、各Ａ／Ｄ変換部に対応して等位相だ
けずらし循還させたものであるとともに、セレクタのク
ロックの循還時間がサンプルホールド回路のクロックの
循還時間に等しくとる。
める各クロックは、各Ａ／Ｄ変換部に対応して等位相だ
けずらし循還させたものであるとともに、セレクタのク
ロックの循還時間がサンプルホールド回路のクロックの
循還時間に等しくとる。
アナログ入力信号を並列に処理しているから、各Ａ／Ｄ
変換部の変換速度が低くても、実効的に装置全体の変換
速度は高くなる。セレクタのクロックの循還時間を、サ
ンプルホールド回路のクロック循還時間に等しくとっで
あるから、リアルタイムで高速度に変換される。
変換部の変換速度が低くても、実効的に装置全体の変換
速度は高くなる。セレクタのクロックの循還時間を、サ
ンプルホールド回路のクロック循還時間に等しくとっで
あるから、リアルタイムで高速度に変換される。
以下、本発明の一実施例につき、図面を参照して説明す
る。実施例は３個のＡ／Ｄ変換部を用いたもので、第１
図に回路ブロックを示す。
る。実施例は３個のＡ／Ｄ変換部を用いたもので、第１
図に回路ブロックを示す。
アナログ入力信号は、増幅器１で増幅し、所定のレベル
にして、各Ａ／Ｄ変換部２０Ａ〜２ＱＣに入力する。Ａ
／Ｄ変換部２０Ａ〜２０Ｃは同一特性のサンプルホール
ド回路２１〜２３およびＡ／Ｄ変換器３１〜３３から構
成される。各系列Ａ。
にして、各Ａ／Ｄ変換部２０Ａ〜２ＱＣに入力する。Ａ
／Ｄ変換部２０Ａ〜２０Ｃは同一特性のサンプルホール
ド回路２１〜２３およびＡ／Ｄ変換器３１〜３３から構
成される。各系列Ａ。
Ｂ、Ｃはそれぞれ、セレクタ５により切替えてディジタ
ル信号出力として出力される。上記各回路の動作をきめ
るクロック信号はクロック発生回路４で作成される。
ル信号出力として出力される。上記各回路の動作をきめ
るクロック信号はクロック発生回路４で作成される。
ここで、２１０，２２０，２３０はサンプルホールド信
号（Ｓ／Ｈクロック）：３１０，３２０゜３３０はＡ／
Ｄ変換開始信号（Ａ／Ｄクロック）である。５００はセ
レクタのセレクト信号（セレクトクロック）である。上
記の各クロックおよびＡ／Ｄ変換器３１〜３３．セレク
タ５の出力を第２図のタイムチャートに示す、Ｓ／Ｈク
ロック２１０．２２０，２３０、Ａ／Ｄクロック３１Ｏ
１３２０，３３０は各Ａ／Ｄ変換部２０Ａ〜２０Ｃごと
に一定位相ずつずらし循還す条。Ａ／Ｄクロック３１０
，３２０，３３０は周期３Ｔだけずらし、セレクトクロ
ック５００は周期Ｔのクロックである。第２図では、各
データに対応して番号を付しである。Ｓ／Ｈクロック２
１０，２２０゜２３０は周期は３Ｔであるが、サンプル
期間とホールド期間とは時間長を異にする。
号（Ｓ／Ｈクロック）：３１０，３２０゜３３０はＡ／
Ｄ変換開始信号（Ａ／Ｄクロック）である。５００はセ
レクタのセレクト信号（セレクトクロック）である。上
記の各クロックおよびＡ／Ｄ変換器３１〜３３．セレク
タ５の出力を第２図のタイムチャートに示す、Ｓ／Ｈク
ロック２１０．２２０，２３０、Ａ／Ｄクロック３１Ｏ
１３２０，３３０は各Ａ／Ｄ変換部２０Ａ〜２０Ｃごと
に一定位相ずつずらし循還す条。Ａ／Ｄクロック３１０
，３２０，３３０は周期３Ｔだけずらし、セレクトクロ
ック５００は周期Ｔのクロックである。第２図では、各
データに対応して番号を付しである。Ｓ／Ｈクロック２
１０，２２０゜２３０は周期は３Ｔであるが、サンプル
期間とホールド期間とは時間長を異にする。
この回路がリアルタイムでＡ／Ｄ変換するように、サン
プルホールド期間が、セレクトクロック５００の循還時
間３Ｔに等しくしている。この関係を入力信号のタイム
チャートで、第３図に示す。
プルホールド期間が、セレクトクロック５００の循還時
間３Ｔに等しくしている。この関係を入力信号のタイム
チャートで、第３図に示す。
第３図では、Ｚは入力信号であって、各Ａ／Ｄ変換部２
０Ａ、２０Ｂ、２０Ｃの変換出力（ディジタル信号であ
るがわかり易いようにアナログで表示）の時間的状況を
同図（ａｌ （ｂ） （Ｃ）で示し、この変換出力をセ
レクタ５で切替え出力した状況を同図（ｄ）で示してい
る。同図（ｅ）は単体のＡ／Ｄ変換器の入力信号を周期
Ｔでサンプルした場合を比較のために示したもので、本
実施例では同図＋ａ）のように周期３ＴでＡ／Ｄ変換し
たにもかかわらず、３個のＡ／Ｄ変換器を並列に動作さ
せることで周期Ｔの１個のＡ／Ｄ変換器と等測的に同一
の動作をすることを示す。
０Ａ、２０Ｂ、２０Ｃの変換出力（ディジタル信号であ
るがわかり易いようにアナログで表示）の時間的状況を
同図（ａｌ （ｂ） （Ｃ）で示し、この変換出力をセ
レクタ５で切替え出力した状況を同図（ｄ）で示してい
る。同図（ｅ）は単体のＡ／Ｄ変換器の入力信号を周期
Ｔでサンプルした場合を比較のために示したもので、本
実施例では同図＋ａ）のように周期３ＴでＡ／Ｄ変換し
たにもかかわらず、３個のＡ／Ｄ変換器を並列に動作さ
せることで周期Ｔの１個のＡ／Ｄ変換器と等測的に同一
の動作をすることを示す。
以上、詳しく説明したように、Ａ／Ｄ変換器を並列に時
間をずらして動作させ、各Ａ／Ｄ変換器出力を時分割的
に出力することで、単体のＡ／Ｄ変換器では変換速度が
絶対的にたりない高周波信号でも取扱うことができる。
間をずらして動作させ、各Ａ／Ｄ変換器出力を時分割的
に出力することで、単体のＡ／Ｄ変換器では変換速度が
絶対的にたりない高周波信号でも取扱うことができる。
高速度のＡ／Ｄ変換器が可能な場合においても、一般に
Ａ／Ｄ変換器は変換速度が高い程、コストが比例的でな
く、より高価になるから、コストパフォーマンスとして
本発明の装置がより有効になる。
Ａ／Ｄ変換器は変換速度が高い程、コストが比例的でな
く、より高価になるから、コストパフォーマンスとして
本発明の装置がより有効になる。
なお、本発明に用いられるＡ／Ｄ変換器の方式は原理的
にはどの方式でもよいことはいうまでもない。
にはどの方式でもよいことはいうまでもない。
【図面の簡単な説明】
図面は本発明の一実施例を示し、第１図は回路ブロック
図、第２図は動作タイムチャート、第３図はアナログ波
形の変換状況を示す図である。 ２０Ａ〜２０Ｃ−・−Ａ／Ｄ変換部、 ２１〜２３−・サンプルホールド回路、３１〜３３−Ａ
／ Ｄ変換器、 ４・−・クロック発生回路、 ５−セレクタ、２１０
．２２０，２３０− サンプルホールド信号（Ｓ／Ｈクロック）、３１０．３
２０．３３０−・ Ａ／Ｄ変換開始信号（Ａ７Ｄクロンク）、５００・−セ
レクト信号（セレクトクロック）。
図、第２図は動作タイムチャート、第３図はアナログ波
形の変換状況を示す図である。 ２０Ａ〜２０Ｃ−・−Ａ／Ｄ変換部、 ２１〜２３−・サンプルホールド回路、３１〜３３−Ａ
／ Ｄ変換器、 ４・−・クロック発生回路、 ５−セレクタ、２１０
．２２０，２３０− サンプルホールド信号（Ｓ／Ｈクロック）、３１０．３
２０．３３０−・ Ａ／Ｄ変換開始信号（Ａ７Ｄクロンク）、５００・−セ
レクト信号（セレクトクロック）。
Claims (1)
- 【特許請求の範囲】 アナログ信号入力に対して並列に接続された、同一特性
のサンプルホールド回路・Ａ／Ｄ変換器とからなる複数
個のＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の各出力を切替
えてディジタル信号出力とするセレクタとからなり、 前記各Ａ／Ｄ変換部・セレクタの動作を定める各クロッ
クは、各Ａ／Ｄ変換部に対応して等位相だけずらし循還
させたものであるとともに、セレクタのクロックの循還
時間がサンプルホールド回路のクロックの循還時間に等
しいものであることを特徴とするＡ／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18937985A JPS6251317A (ja) | 1985-08-30 | 1985-08-30 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18937985A JPS6251317A (ja) | 1985-08-30 | 1985-08-30 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6251317A true JPS6251317A (ja) | 1987-03-06 |
Family
ID=16240329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18937985A Pending JPS6251317A (ja) | 1985-08-30 | 1985-08-30 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251317A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254313A (ja) * | 1989-03-29 | 1990-10-15 | Kubota Ltd | 位相変調方式の光ファイバジャイロ |
| KR100320434B1 (ko) * | 1999-11-04 | 2002-01-16 | 박종섭 | 아날로그 디지탈 컨버터 |
| WO2020137657A1 (ja) * | 2018-12-25 | 2020-07-02 | 京セラ株式会社 | アナログ／デジタル変換装置、無線通信装置、及びアナログ／デジタル変換方法 |
-
1985
- 1985-08-30 JP JP18937985A patent/JPS6251317A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254313A (ja) * | 1989-03-29 | 1990-10-15 | Kubota Ltd | 位相変調方式の光ファイバジャイロ |
| KR100320434B1 (ko) * | 1999-11-04 | 2002-01-16 | 박종섭 | 아날로그 디지탈 컨버터 |
| WO2020137657A1 (ja) * | 2018-12-25 | 2020-07-02 | 京セラ株式会社 | アナログ／デジタル変換装置、無線通信装置、及びアナログ／デジタル変換方法 |
| JPWO2020137657A1 (ja) * | 2018-12-25 | 2021-11-11 | 京セラ株式会社 | アナログ／デジタル変換装置、無線通信装置、及びアナログ／デジタル変換方法 |
| US11784655B2 (en) | 2018-12-25 | 2023-10-10 | Kyocera Corporation | Analog-to-digital converter, wireless communication apparatus, and analog-to-digital conversion method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003754B1 (ko) | 속도변환용 라인메모리 | |
| KR100884166B1 (ko) | Ａｄ/ｄａ 변환 겸용 장치 | |
| JPS6251317A (ja) | Ａ／ｄ変換装置 | |
| US4725748A (en) | High speed data acquisition utilizing multiple charge transfer delay lines | |
| JPH05191238A (ja) | Ｐｗｍ回路 | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JPS61103320A (ja) | Ａ／ｄコンバ−タの試験方法 | |
| JPS6029028A (ja) | 高速アナログ・デジタル変換回路 | |
| KR20040021270A (ko) | 선형성이 개선된 ｐｗｍ ｄ／ａ 컨버터 | |
| JPS61157029A (ja) | アナログ／デイジタル変換回路装置 | |
| JPS63253728A (ja) | デイジタル−アナログ変換装置 | |
| KR920007997Y1 (ko) | 그래픽 디스플레이 장치의 고주파비디오 발생회로 | |
| JPS6318707B2 (ja) | ||
| JPH01253319A (ja) | Ａ／ｄコンバータ | |
| SU1363460A1 (ru) | Устройство дл аналого-цифрового преобразоввани | |
| JPH07336238A (ja) | シリアルデータのパラレル変換回路 | |
| JP3842329B2 (ja) | Ａ／ｄコンバータ | |
| JPS58159023A (ja) | アナログ・デジタル変換回路 | |
| SU824119A1 (ru) | Селекторный преобразователь врем - АМплиТудА | |
| SU1656467A1 (ru) | Многоканальна система регистрации аналоговых сигналов | |
| SU1166008A1 (ru) | Устройство дл спектрального анализа сигналов | |
| RU2138826C1 (ru) | Интегральный преобразователь | |
| JPH0829500A (ja) | 半導体試験装置 | |
| SU879758A1 (ru) | Дискретно-аналоговое устройство задержки | |
| JPS6354020A (ja) | Ａ／ｄ変換装置 |