KR920007997Y1 - 그래픽 디스플레이 장치의 고주파비디오 발생회로 - Google Patents

그래픽 디스플레이 장치의 고주파비디오 발생회로 Download PDF

Info

Publication number
KR920007997Y1
KR920007997Y1 KR2019870011407U KR870011407U KR920007997Y1 KR 920007997 Y1 KR920007997 Y1 KR 920007997Y1 KR 2019870011407 U KR2019870011407 U KR 2019870011407U KR 870011407 U KR870011407 U KR 870011407U KR 920007997 Y1 KR920007997 Y1 KR 920007997Y1
Authority
KR
South Korea
Prior art keywords
parallel
input signal
clock
high frequency
divider
Prior art date
Application number
KR2019870011407U
Other languages
English (en)
Other versions
KR890003332U (ko
Inventor
정종수
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870011407U priority Critical patent/KR920007997Y1/ko
Publication of KR890003332U publication Critical patent/KR890003332U/ko
Application granted granted Critical
Publication of KR920007997Y1 publication Critical patent/KR920007997Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Abstract

내용 없음.

Description

그래픽 디스플레이 장치의 고주파비디오 발생회로
제1도는 종래의 회로도.
제2도는 본 고안에 따른 회로도.
제3도는 제2도의 각부 입출력도.
* 도면의 주요부분에 대한 부호의 설명
1,4,5 : 병렬직렬 변환기 2,6 : 병렬입력신호 발생기
3,1/2 : 분주기 MUX : 분파기
DCLK : 화소클럭 Dout : 직렬 데이타
본 고안은 고해상도를 요구하는 그래픽 디스플레이장치의 고주파 비디오 발생회로에 관한 것으로, 특히 CRT디스플레이장치중 높은 화소주파수(Dot Clock)의 사용이 가능한 병렬 데이타를 직렬 데이타로 변환시키기에 적당하도록 한 그래픽 디스플레이장치의 고주파 비디오 발생회로에 관한 것이다.
종래에는 제1도에 도시한 바와 같이 각 데이타(D0~D7)가 입력되는 병렬직렬변환기(1)의 클럭단(CLK)으로는 화소클럭(DCLK)이 인가되고, 또한 병렬직렬 변환기(1)의 병렬입력신호단()으로는 화소클럭(DCLK)이 입력되는 병렬입력신호 발생기(2)의 출력단이 연결되어 상기 병렬직렬신호 변환기(2)의 출력단(Q)으로 직렬 데이타(Dout)를 출력하도록 구성되어 있다. 그런데, 시프트클럭(SHIFT-CLOCK)을 화소클럭으로써 동일한 신호를 사용하였기 때문에 병렬입력신호의 낮은 레벨 폭이 좁아 병렬직렬 변환기에 입력되는 시프트클럭과 병렬입력신호의 시간차를 맞추는데 어려움이 있었으며, 또한 화소주파(Dot Clock)선정시 TTL스피드의 한계성 때문에 높은 화소주파수사용에 어려움이 있고, 높은 주파수를 선택사용할 경우 상온에서는 정상이지만 고온 또는 고온고습에스는 TTL특성 변화로 영상신호가 비정상적인 등 여러 문제점이 있었다. 따라서, 본 고안은 상기한 문제점을 개선시킨 것으로, 화소크럭을 1/2분주하여 시프트클럭으로 사용함으로써 시프트클럭과 병렬입력신호 폭이 커져 병렬직렬 변화기의 시간차를 맞추는데 용이하고, 분파기에 입력시키는 시프트 클럭은 화소와 화소사이를 정확히 분래해주기 때문에 해상도가 매우 높아지는 그래픽 디스플레이장치의 고주파 비디오 발생회로를 제공함에 목적이 있다.
상기한 목적으로 안출한 본 고안의 회로구성을 제2도에 따라 설명하면 다음과 같다.
화소클럭(DCLK)이 입력되는 1/2분주기(3)의 출력단은 각데이타(D1)(D3)(D5)(D7)가 입력되는 제1병렬직렬 변환기(4)와 각 데이타(D0)(D2)(D4)(D6)가 입력되는 제2병렬직렬변환기(5)의 클럭단(CLK)에 연결함 동시에 병렬입력신호 발생기(6)와 분파기(MUX)의 셀렉트단에 연결하고, 상기 병렬 입력신호발생기(6)의 출력단은 제1,2 병렬직렬변환기(4)(5)의 병렬입력신호단()에 연결하며, 제1,2 병렬직렬변환기(4)(5)의 출력단(Q)은 분파기(MUX)에 연결하여 분파기(MUX)의 출력단으로 직렬 데이타(Dout)를 출력하도록 구성되어 있다.
이와 같이 구성한 본 고안의 동작 및 작용효과를 제2도 내지 제3도에 의거 설명하면 다음과 같다.
제3도의 (가)와 같은 화소클럭(DCLK)은 1/2분주기(3)에 입력되고 1/2분주기(3)에서는 제3도의 (나)와 같은 시프트클럭을 출력시켜 제1,2 병렬직렬변환기(4)(5)의 클럭단(CLK)과 분파기(MUX)의 셀렉트단 및 병렬입력신호 발생기(6)에 입력시킨다. 따라서, 병렬입력신호 발생기(6)에서는 제3도의 (다)와 같은 신호가 출력되어 제1,2 병렬직렬변환기(4)(5)의 병렬입력신호단(LD)에 입력되므로 1/2분주신호의 하이레벨에서는 데이타(D1)(D3)(D5)(D7)가 입력되는 출력단에서 홀수 데이타신호를 출력시켜 분파기(MUX)에 입력시키고, 1/2분주신호의 로우레벨에서는 데이타(D0)(D2)(D4)(D6)가 입력되는 병렬직렬변환기(5)의 출력단에 짝수 데이타신호를 출력시켜 분파기(MUX)에 입력시킨다.
그러므로 시프트클럭을 인에이블신호로 사용하는 분파기(MUX)의 출력단에서 제3도의 (라)와 같은 직렬 데이타(Dout)를 출력하는 것이다. 이때 시프트클럭의 듀티 싸이클(Duty cycle)이 50%일 경우에는 보다 정확한 화소폭을 출력해낸다.
상기한 바와 같이 본 고안은 두개의 병렬직렬 변환기를 사용하여 짝수화소용과 홀수화소용으로 분리하고, 화소클럭을 1/2분주하여 병렬입력신호를 발생시킴으로써 시프트클럭과 병렬입력 신호폭을 크게하여 병렬직렬변환기의 시간차를 용이하게 맞출수 있음은 물론 분파기의 사용으로 화소와 화소사이를 정확히 분리하여 주기 때문에 디스플레이장치의 해상도가 매우 높아지는 것에 효과가 있다.

Claims (1)

  1. 고주파 비디오 발생회로를 구성함에 있어서, 화소클럭(DCLK)을 1/2분주하는 분주기(3)와, 상기 분주기(3)에서 분주된 클럭을 입력받아 병렬입력신호를 발생하는 병렬입력 신호발생기(6)와, 상기 병렬입력 신호발생기(6)로 부터 입력되는 병렬입력신호에 따라 짝수/홀수 데이타(D0,D2,D4,D6) (D1,D3,D5,D7)를 각가 병렬로 입력받아 분주기(3)에서 분주된 클럭에 따라 직렬출력하는 병렬직렬변환기(5)(4)와, 분주기(3)에서 분주된 클럭에 따라 상기 병렬직렬변환기(5)(4)에서 출력되는 데이타를 교대로 선택하여 직렬데이타를 출력하는 분파기(MUX)를 포함하여 구성된 것을 특징으로 하는 그래픽 디스플레이 장치의 고주파 비디오 발생회로.
KR2019870011407U 1987-07-11 1987-07-11 그래픽 디스플레이 장치의 고주파비디오 발생회로 KR920007997Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870011407U KR920007997Y1 (ko) 1987-07-11 1987-07-11 그래픽 디스플레이 장치의 고주파비디오 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870011407U KR920007997Y1 (ko) 1987-07-11 1987-07-11 그래픽 디스플레이 장치의 고주파비디오 발생회로

Publications (2)

Publication Number Publication Date
KR890003332U KR890003332U (ko) 1989-04-13
KR920007997Y1 true KR920007997Y1 (ko) 1992-10-22

Family

ID=19265177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870011407U KR920007997Y1 (ko) 1987-07-11 1987-07-11 그래픽 디스플레이 장치의 고주파비디오 발생회로

Country Status (1)

Country Link
KR (1) KR920007997Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007523B1 (ko) * 2009-08-18 2011-01-14 (주)알파칩스 디스플레이 컨트롤러

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007523B1 (ko) * 2009-08-18 2011-01-14 (주)알파칩스 디스플레이 컨트롤러

Also Published As

Publication number Publication date
KR890003332U (ko) 1989-04-13

Similar Documents

Publication Publication Date Title
US6879278B2 (en) A/D conversion method and apparatus
JPH04213212A (ja) 高速パターン発生器
US6654916B1 (en) Waveform generator, semiconductor testing device and semiconductor device
US7049994B2 (en) Semiconductor integrated circuit
US8169347B2 (en) Parallel-to-serial converter and parallel data output device
KR920007997Y1 (ko) 그래픽 디스플레이 장치의 고주파비디오 발생회로
KR960006247A (ko) 주파수 변환 회로
CN111416601B (zh) 一种pwm控制信号的产生方法、电路及芯片
CN109495107B (zh) 一种分频方法、移位寄存器及片上系统
JPS58146129A (ja) 並列・直列変換回路
US5767706A (en) Rate generator
KR930008943B1 (ko) 펄스발생회로
JPH01243783A (ja) 入力データ同期を備えたデジタルチップ
JP2023107424A (ja) 波形取得装置及び波形取得方法
JP3105988B2 (ja) デジタルアベレージャ装置
JP3028562B2 (ja) 表示装置
JPH05218832A (ja) パルス制御回路
KR920003854B1 (ko) 고속클럭 발생기
JPS6251317A (ja) Ａ／ｄ変換装置
JP4215347B2 (ja) 移相器
SU944134A2 (ru) Устройство синхронизации по циклам
KR960019997A (ko) 임의 분주클럭 발생회로
JP2857396B2 (ja) 同期信号発生回路
JP2634092B2 (ja) 回路の評価方法および評価装置
SU1140060A2 (ru) Устройство дл цифрового отображени формы электрического импульса

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 10

EXPY Expiration of term