JP2857396B2 - 同期信号発生回路 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ハイビジョン放送システムに適用して好
適な同期信号発生回路に関する。

「従来の技術」 現在のテレビジョン方式の１つであるNTSC方式では、
走査線の数が525本であるため、ディテールが明瞭に見
ることができなかった。

そこで、走査線の数を1125本とし、細かい部分まで再
現することができるハイビジョン方式が提案されてい
る。

ハイビジョン方式では、NTSC方式での同期信号（２値
波形）とは異なり、その同期信号として第５図実線で示
すような３値波形が用いられている。これは、同期信号
を伝送した場合、伝送路の周波数特性や振幅特性の影響
を受けて第５図破線で示すように歪んだ信号として受信
されるような場合でも、スライスレベルを３値のレベル
の中央点Ａ（ペデスタルレベル）に制定することによっ
て、水平同期信号基準位相がずれないためである。

そこで、従来このような３値波形を発生させるための
同期信号発生回路は、第６図に示すように２値信号発生
器11と加算回路12で構成されている。

第６図に示すように２値信号発生器11では所定期間だ
けハイレベルとなる正極性の２値波形ａ（第７図Ａ参
照）と、２値波形ａと同期間だけローレベルとなる負極
性の２値波形ｂ（第７図Ｂ参照）が発生される。２値波
形a,bの立ち上がり位相を一致させて加算回路12で加算
することによって第７図Ｃに示すような３値波形の同期
信号ｃを生成している。

「発明が解決しようとする課題」 ところで、上述した構成においては、２値信号発生器
11から出力される時点では２値波形のa,bの立ち上がり
位相が一致していても、アナログで加算が行なわれるた
め、加算回路12の温度や回路素子の特性によって２値波
形a,bの立ち上がり位相がずれる虞れがある。

立ち上がり位相がずれた状態で加算されると第８図に
示すように、水平同期信号基準位相であるＡ点がｔ時間
存在することになる。

そのため、水平同期信号を再生した場合にジッタが発
生する虞がある。

そこで、この発明ではこのような従来の問題点を構成
簡単に解決したものであって、水平同期信号基準位相が
１点となる３値波形を発生する同期信号発生回路を提案
するものである。

「課題を解決するための手段」 上述の問題点を解決するため、この発明においては、
ハイビジョン放送システムにおける同期信号発生回路に
おいて、 基準クロックに基づいて位相制御された２ビットの２
値信号を発生する２値信号発生手段と、 前記２ビットの２値信号を３値のアナログ値に変換して
同期信号として出力する同期信号生成手段とを具備し、 前記２ビットの２値信号は、上位ビット信号が水平同
期信号のパルス幅と等しいパルス幅の正極性の２値信号
であって、下位ビット信号が水平同期信号のパルス幅の
２倍のパルス幅の負極性の２値信号であり、かつ、上位
ビット信号の立ち下がりと下位ビット信号の立ち上がり
のタイミングが一致しており、 前記同期信号生成手段は、D/Aコンバータで構成される
ことを特徴とするものである。

「作用」 このような構成の同期信号発生回路は、第１図に示す
ように、２値信号発生手段２では、基準クロックに基づ
いて位相制御された２ビットの２値信号m,nが発生され
る。これら２ビットの２値信号の上位ビット信号ｍは、
水平同期信号のパルス幅と等しいパルス幅の正極性の２
値信号であり、下位ビット信号ｎは、水平同期信号のパ
ルス幅の２倍のパルス幅の負極性の２値信号であり、し
かも、上位ビット信号ｍの立ち下がりと下位ビット信号
ｎの立ち上がりのタイミングが一致するように出力され
る。すなわち、２値信号発生手段２からは、「0,1」，
「0,0」，「1,0」の２ビットのデジタル信号が出力され
ることになる。

これら２ビットのデジタル信号が、D/Aコンバータで
構成された同期信号生成手段３によって３値のアナログ
信号に変換されることにより、水平同期信号基準位相Ａ
が１点となる３値波形の同期信号が生成される。

２ビットの２値信号m,nのパルス幅を上述のように所
定のパルス幅にするとともに、位相制御しているので、
３値波形は、ｔ＝０となり、しかも、D/Aコンバータで
アナログ信号に変換することで同期信号を生成するの
で、３値同期信号波形の対称性および立ち上がり変化点
の安定性に優れる。

したがって、水平同期信号を再生する場合にジッタが
発生するのを回避できる。

「実施例」 続いて、この発明に係る同期信号発生回路の一例を第
１図以下を参照して詳細に説明する。

第１図は、この発明に係る同期信号発生回路の構成を
示す図である。

同図に示すように、同期信号発生回路１は、２値信号
発生手段２と同期信号生成手段であるD/Aコンバータ３
とで構成されている。

２値信号発生手段２は、基準クロックＫに基づいて、
２ビットの２値信号m,nを発生する。上位ビットの２値
信号ｍは、第２図Ａに示すように、水平同期信号パルス
幅ｄと等しい幅の正極性信号であり、ハイレベルが
「１」、ローレベルが「０」のデジタル信号である。

一方、下位ビットの２値信号ｎは、第２図Ｂに示すよ
うに、水平同期信号パルス幅ｄの２倍のパルス幅2dの負
極性信号であり、ハイレベルが「１」、ローレベルが
「０」のデジタル信号である。

２値信号発生手段２では、これら２値信号m,nの位相
を基準クロックＫに基づいて、上位ビット信号ｍの立ち
下がりと、下位ビット信号ｎの立ち上がりのタイミング
を一致させて出力している。

したがって、２値信号発生手段２からは、第２図A,B
に示されるように、「0,1」，「0,0」，「1,0」の２ビ
ットのデジタル信号が出力されることになる。

D/Aコンバータ３では、これら２ビットのデジタル信
号を、アナログ信号に変換して第２図Ｃに示される
「Ｌ」，「Ｍ」，「Ｈ」の３値波形の同期信号を出力す
る。すなわち、３値波形の「Ｌ」は、上位ビット信号ｍ
および下位ビット信号ｎからなる２ビットのデジタル信
号の「0,0」に対応し、「Ｍ」は、同じく２ビットのデ
ジタル信号の「0,1」に対応し、「Ｈ」は、同じく２ビ
ットのデジタル信号の「1,0」に対応する。

D/Aコンバータ３からは、第２図Ｃに示されるよう
に、入力される２ビットのデジタル信号をアナログ信号
に変換することにより、「Ｍ」，「Ｌ」，「Ｈ」，
「Ｍ」に対応するレベルの電圧若しくは電流を出力す
る。

かかる構成によれば、上位ビット信号ｍが立ち上がる
タイミングで、３値波形の同期信号は、「Ｌ」から
「Ｈ」まで直線的に変化し、同期信号の基準位相Ａが一
点となり、ｔ＝０とすることができる。したがって、こ
の３値波形Ｐを用いた水平同期信号によれば、ジッタを
生じる虞れがない。

しかも、D/Aコンバータ３を使用しているので、３値
の各レベルは、算術的に２進数表示で「0,0」，「0,
1」，「1,0」と決まるため、レベル間の振幅の差は、必
ず１となり、３値同期信号の中間レベルに対する上部と
下部の波形の対称性が確実に保障されることになり、伝
送路特性等の影響で波形が歪んだ場合でも、中間レベル
と同期信号の立ち上がりのクロス点が一致し、ジッタが
生じることがないものである。

なお、第９図（Ａ）〜（Ｃ）に、正常な３値同期信号
波形、正常な３値同期信号波形に波形歪みが生じた場合
および正常でない非対称な３値同期信号波形に波形歪み
が生じた場合の各場合における基準位相点を示してい
る。

この第９図から明らかなように、３値同期信号の中間
レベルに対する上部と下部の波形が非対称であれば、基
準位相点がずれることになるが、D/Aコンバータ３を用
いる本発明では、３値同期信号波形の対称性が確実に保
障されるので、かかる基準位相点のずれが生じることが
ない。

さらに、基準クロックＫに同期して出力される２値信
号m,nをD/Aコンバータ３に取り込む。すなわち、D/Aコ
ンバータ３にクロック同期で２値信号m,nを取り込むこ
とにより、安定した出力を得ることができる。これは、
クロックの精度によって出力の精度が決まることになる
が、本発明が適用されるハイビジョン映像の信号処理の
動作クロックは高速のため、高精度を要求されるからで
ある。

上述したようなD/Aコンバータ３の入力は、２ビット
のデジタル信号であるため、D/Aコンバータ３を、例え
ば抵抗アレイ型のD/Aコンバータで構成することができ
る。

第３図に抵抗アレイ型のD/Aコンバータの構成例を示
す。

第３図に示すように、D/Aコンバータ３は基準電圧Ｖ
を入力するための入力端子S,Tとバッファ５を備え、バ
ッファ５の入力段と接地間には、この例では３個の抵抗
器Rb,Rc,Rdが直列接続された直列回路が接続されると共
に、この直列回路に対し、１個の抵抗器Raが並列接続さ
れる。

そして、入力端子Ｓが抵抗器Reを介して接続中点Ｃに
接続され、入力端子Ｔが抵抗器Rfを介して接続中点Ｂに
接続される。

ここで、抵抗器Ra,Rb,Rcの抵抗値Ｒは共に等しく、ま
た抵抗器Rd,Re,Rfの抵抗値は2Rとなるように設定されて
いるものとする。

このようなD/Aコンバータ３において、例えば、上位
ビット信号ｍがローレベル「０」で、下位ビット信号ｎ
がハイレベル「１」すなわち、２ビットのデジタル信号
が「0,1」であるときには、端子Ｔ側のみに基準電圧＋
Ｖが供給される。このときのＢ点での電圧は、第４図Ａ
の等価回路から1/3Vとなり、出力電圧Vaは1/12Vとな
る。

また、上位ビット信号ｍおよび下位ビット信号ｎが共
にローレベル「０」すなわち、２ビットのデジタル信号
が「0,0」であるときには、基準電圧＋Ｖは、いずれの
端子S,Tにも供給されず、出力電圧は0Vとなる。

さらに、上位ビット信号ｍがハイレベル「１」で、下
位ビット信号ｎがローレベル「０」すなわち、２ビット
のデジタル信号が「1,0」であるときには、端子Ｓ側の
みに基準電圧＋Ｖが供給される。このときのＣ点での電
圧は、第４図Ｂの等価回路から1/3Vとなり、したがっ
て、このときの出力電圧Vaは1/6Vとなる。このようにし
て、出力端子４には、３値波形Ｐが出力されることにな
る。

その結果、簡単な回路構成で３値波形Ｐを容易、かつ
正確に得ることができる。

そして、２ビットのデジタル信号m,nを、アナログ信
号に変換して３値波形を得るようにしているので、アナ
ログ加算時のような位相ずれがなく、水平同期信号基準
位相Ａは１点となる。これによって、同期信号再生時の
ジッタが皆無となる。

なお、この実施例においては、抵抗アレイ型のD/Aコ
ンバータを用いているが、これに限らず、IC化された汎
用のD/Aコンバータを用いても勿論よい。

「発明の効果」 以上のように本発明によれば、基準クロックに基づい
て位相制御された所定のパルス幅の２ビットの２値信号
を発生し、これら２ビットの２値信号をD/Aコンバータ
でアナログ信号に変換して３値波形の同期信号を生成す
るので、アナログ加算時のような位相ずれの虞れがなく
なり、３値波形を容易に、かつ正確に生成することがで
き、同期信号の基準位相を１点とすることができる。

しかも、D/AコンバータによるD/A変換の結果として同
期信号を得ることができるので、同期信号波形の対称性
及び立ち上がり変化点の安定性に優れる。

さらに、D/Aコンバータを１個のバッファと６個の抵
抗器とを用いた簡単な構成で実現しているため、経時変
化や温度変化の影響をほとんど受けず、常に正確な３値
同期信号を得ることができる。

その結果、同期信号の再生時にジッタを発生する虞れ
がない。

したがって、この発明に係る同期信号発生回路は、ハ
イビジョン放送システムなどに適用して極めて好適であ
る。

【図面の簡単な説明】

第１図はこの発明に係る同期信号発生回路の一例を示す
系統図、第２図は各信号の波形を示す図、第３図はD/A
コンバータの一例を示す回路図、第４図はD/Aコンバー
タの等価回路を示す図、第５図は水平同期信号の波形を
示す図、第６図は従来の同期信号発生回路を示す図、第
７図は従来の同期信号発生回路における各信号波形を示
す図、第８図は２値信号の立ち上がりタイミングが一致
しない場合の出力波形を示す図であり、第９図は、非対
称な同期信号波形に歪が生じた場合の基準位相点のずれ
を示す波形図である。 １……同期信号発生回路 ２……２値信号発生手段 ３……同期信号生成手段 Ａ……水平同期信号位相 Ｋ……基準クロック ｍ……上位ビット信号 ｎ……下位ビット信号 ｐ……３値波形

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ハイビジョン放送システムにおける同期信
   号発生回路において、 基準クロックに基づいて位相制御された２ビットの２値
   信号を発生する２値信号発生手段と、 前記２ビットの２値信号を３値のアナログ値に変換して
   同期信号として出力する同期信号生成手段とを具備し、 前記２ビットの２値信号は、上位ビット信号が水平同期
   信号のパルス幅と等しいパルス幅の正極性の２値信号で
   あって、下位ビット信号が水平同期信号のパルス幅の２
   倍のパルス幅の負極性の２値信号であり、かつ、上位ビ
   ット信号の立ち下がりと下位ビット信号の立ち上がりの
   タイミングが一致しており、 前記同期信号生成手段は、D/Aコンバータで構成され、 前記D/Aコンバータは、上位ビット信号入力端子と下位
   ビット信号入力端子とアナログ出力端子とを有し、前記
   上位ビット入力端子に第１の抵抗器が接続され、前記下
   位ビット入力端子に第２の抵抗器が接続され、前記第１
   の抵抗器と前記第２の抵抗器との間に第３の抵抗器が接
   続され、前記第２の抵抗器と前記第３の抵抗器との接続
   中点が第４の抵抗器を介して接地され、前記第１の抵抗
   器と前記第３の抵抗器との接続中点に第５の抵抗器が接
   続され、前記第５の抵抗器はバッファを介して前記アナ
   ログ出力端子に接続され、前記第５の抵抗器と前記バッ
   ファとの接続中点が第６の抵抗器を介して接地され、前
   記第３及び第５及び第６の抵抗器の値は互いに等しい第
   １の抵抗値を有し、かつ、前記第１及び第２及び第４の
   抵抗器の値は互いに等しい第２の抵抗値を有し、かつ、
   前記第２の抵抗値は前記第１の抵抗値の２倍に設定され
   ている ことを特徴とする同期信号発生回路。