JP2625758B2 - 標本化周波数変換回路 - Google Patents

標本化周波数変換回路

Info

Publication number
JP2625758B2
JP2625758B2 JP62237012A JP23701287A JP2625758B2 JP 2625758 B2 JP2625758 B2 JP 2625758B2 JP 62237012 A JP62237012 A JP 62237012A JP 23701287 A JP23701287 A JP 23701287A JP 2625758 B2 JP2625758 B2 JP 2625758B2
Authority
JP
Japan
Prior art keywords
data
flip
flop
clock
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62237012A
Other languages
English (en)
Other versions
JPS6480137A (en
Inventor
悦朗 坂本
孝夫 高橋
康二 飯島
克彦 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62237012A priority Critical patent/JP2625758B2/ja
Publication of JPS6480137A publication Critical patent/JPS6480137A/ja
Application granted granted Critical
Publication of JP2625758B2 publication Critical patent/JP2625758B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、第1のサンプリング周波数で伝送される
データ列を第2のサンプリング周波数で伝送されるデー
タ列に変換する標本化周波数変換回路に関する。
〔発明の概要〕
この発明は、第1のサンプリング周波数で伝送される
データ列を第2のサンプリング周波数で伝送されるデー
タ列に変換する標本化周波数変換回路において、第1の
サンプリング周波数で伝送されるデータ列から互いにデ
ータ変化点の異なる複数のデータ列を生成し、これらの
複数のデータ列毎に第2のサンプリング周波数のクロッ
クでサンプリングを行い、これら第2のサンプリング周
波数のクロックでサンプリングされた複数のデータ列の
うち、データが確定している期間にサンプリングされた
データ列を選択して出力するようにすることにより、デ
ータの変化点がサンプリングされることにより生じるエ
ラーを防止するようにしたものである。
〔従来の技術〕
ディジタル信号を処理していく際に、サンプリング周
波数の変換を行う必要が生じることがある。例えばNTSC
方式のビデオ信号を処理する回路を用いて、PAL方式の
ビデオ信号を処理する場合、サンプリング周波数の変換
を行わなければならないことがある。
つまり、第8図は、ディジタルビデオ信号のノイズリ
ダクション回路の一例である。このノイズリダクション
回路は、現フィールドのビデオ信号と前フィールドのビ
デオ信号との合の相関を利用してノイズ成分を除去する
構成とされている。第8図において、フィールド遅延回
路101は、1フィールド分のディジタルビデオ信号を蓄
えられるフィールドメモリから構成される。このフィー
ルド遅延回路101には、前フィールドのビデオ信号が蓄
えられる。
一方、入力端子102に現フィールドのディジタルビデ
オ信号が供給され、この入力端子102からの現フィール
ドのビデオ信号とフィールド遅延回路101からの前フィ
ールドのビデオ信号が減算回路103に供給される。現フ
ィールドのビデオ信号と前フィールドのビデオ信号とは
相関があるので、減算回路103で現フィールドのビデオ
信号と前フィールドのビデオ信号とが減算されることに
より、ビデオ信号成分がキャンセルされ、減算回路103
からノイズ成分が出力される。このノイズ成分に乗算回
路104で適当な乗数が乗じられる。この乗算回路104の出
力が減算回路105に供給される。減算回路105には、入力
端子102からの現フィールドのビデオ信号が供給され
る。入力端子102からのビデオ信号中に含まれるノイズ
成分が減算回路105で入力端子102からのビデオ信号から
乗算回路104の出力を減算することにより除去される。
減算回路105の出力がフィールド遅延回路101に供給され
ると共に、出力端子106から取り出される。
前述したように、フィールド遅延回路101は、1フィ
ールド分のビデオ信号が蓄えられるフィールドメモリか
ら構成される。このフィールド遅延回路101を、NTSC方
式の1フィールド分のビデオ信号が蓄えられる容量のフ
ィールドメモリを用いて構成すると、PAL方式の場合に
対応できない。すなわち、ビデオ信号をディジタル化す
る場合のサンプリング周波数としては、カラーサブキャ
リア周波数の整数倍のものが用いられる。NTSC方式のカ
ラーサブキャリア周波数が3.58MHzなのに対して、PAL方
式のカラーサブキャリア周波数は4.43MHzである。この
ようにPAL方式のサンプリング周波数の方がNTSC方式の
サンプリング周波数より高いため、PAL方式の1フィー
ルド分のビデオ信号のサンプル数がNTSC方式の1フィー
ルド分のビデオ信号のサンプル数より多くなる。したが
って、フィールドメモリ101の容量としては、NTSC方式
の場合よりPAL方式の場合の方か大きいものが必要とさ
れる。
そこで、第9図に示すように、PAL方式のビデオ信号
を処理する場合には、サンプリングクロック変換回路10
7を用いて、サンプリングクロックをPAL方式のものから
NTSC方式のものに乗せ変えて処理を行い、サンプリング
クロック変換回路108で再びサンプリングクロックをNTS
C方式のものからPAL方式のものに戻すことがなされてい
る。このようにすれば、フィールド遅延回路101としてN
TSC方式の1フィールド分の容量のものを用いて、PAL方
式のビデオ信号を同様に処理することができる。
このように、ディジタル信号を処理する場合、サンプ
リング周波数の変換を行う必要が生じることがある。こ
のようにサンプリング周波数の変換を行う場合、従来、
第10図に示すような変換回路が用いられている。
第10図において、入力端子111には、サンプリングク
ロックf101で伝送されるデータ列D0000,D0001,D0002,…
…が供給される。クロック入力端子112には、変換前の
サンプリングクロックf101(第11図B)が供給される。
クロック入力端子113には、変換後のサンプリングクロ
ックf102(第11図C)が供給される。
入力端子111からのデータ列(第11図A)がフリップ
フロップ114に供給される。フリップフロップ114のクロ
ック入力端子には、クロック入力端子112から変換前の
サンプリングクロックf101(第11図B)が供給される。
フリップフロップ114からは、第11図Dに示すようなデ
ータ列が出力される。
フリップフロップ114の出力がフリップフロップ115に
供給される。フリップフロップ115には、クロック入力
端子113からサンプリングクロックf102が供給される。
フリップフロップ11の出力がサンプリングクロックf102
(第11図C)の立上がりでサンプリングされ、出力端子
116から第11図Eに示すようにサンプリング周波数が変
換されたデータ列が出力される。
〔発明が解決しようとする問題点〕
この第10図に示す従来のサンプリング周波数回路は、
フリップフロップ115でフリップフロップ114の出力を変
換後のサンプリングクロックf102でサンプリングして、
サンプリング周波数の変換を行うようにしている。この
ため、フリップフロップ114から出力されるデータの変
化点付近がサンプリングされると、エラーを生じること
がある。つまり、第11図に示すように、期間t00では、
サンプリングクロックf102(第11図C)の立上がりがフ
リップフロップ114の出力(第11図D)のデータ変化点
に一致する。データの変化点では、データが確定してい
ない。このため、期間t00でフリップフロップ115にサン
プリングされたデータは、第11図Eに示すように、エラ
ーが生じている可能性が高い。なお、エラーが生じてい
る可能性が高いデータを*で示している。
したがってこの発明の目的は、データの変化点付近が
サンプリングされることにより生じるエラーが防止でき
るサンプリング周波数変換回路を提供することにある。
〔問題点を解決するための手段〕
この発明は、第1のサンプリング周波数で伝送される
データ列を第2のサンプリング周波数で伝送されるデー
タ列に変換する標本化周波数変換回路において、 第1のサンプリング周波数で伝送されるデータ列から
互いにデータ変化点が異なる複数のデータ列を生成し、 複数のデータ列の夫々を第2のサンプリング周波数の
クロックでサンプリングすると共に、 複数のデータ列の夫々のデータが確定している期間に
対応するウインドウを生成し、 複数のデータ列の夫々を第2のサンプリング周波数の
クロックでサンプリングする際のウインドウの状態から
第2のサンプリング周波数のクロックでサンプリングさ
れた複数のデータ列のうちデータが確定している期間に
サンプリングされたデータ列を選択して出力するように
した標本化周波数変換回路である。
〔作用〕
フリップフロップ5の出力及びフリップフロップ6の
出力から、サンプリングクロックf1の立上がりで変化す
るデータ列及びサンプリングクロックf1の立下がりで変
化するデータ列が夫々生成される。サンプリングクロッ
クf1の立上がりで変化するデータ列がフリップフロップ
7で変換後のサンプリングクロックf3でサンプリングさ
れる。サンプリングクロックf1の立下がりで変化するデ
ータ列がフリップフロップ8で変換後のサンプリングク
ロックf3でサンプリングされる。
フリップフロップ10の出力から、データが確定してい
る期間を示すウインドウパルスが得られる。このウイン
ドウパルスがフリップフロップ12でサンプリングクロッ
クf3でサンプリングされる。このウインドウパルスをサ
ンプリングしたデータを用いて、スイッチ回路9が制御
される。
スイッチ回路9により、フリップフロップ7から出力
されるサンプリングクロックf1の立上がりで変化するデ
ータ列をサンプリングクロックf3でサンプリングしたデ
ータ列と、フリップフロップ8から出力されるサンプリ
ングクロックf1の立下がりで変化するデータ列をサンプ
リングクロックf3でサンプリングしたデータ列が選択さ
れる。
スイッチ回路9は、データが確定している期間を示す
ウインドウパルスに基づいて切り換えられるので、スイ
ッチ回路9からは、常にデータが確定している期間のデ
ータ列が取り出される。
〔実施例〕
この発明の実施例について以下の順序に従って説明す
る。
a.一実施例 b.他の実施例 c.更に他の実施例 a.一実施例 第1図はこの発明の一実施例を示すものである。この
一実施例は、サンプリングクロックf1(第2図B)で伝
送されるデータ列D0,D1,…,(第2図A)を、サンプリ
ングクロックf1より高い周波数のサンプリングクロック
f3(、第2図E)で伝送されるサンプリングデータ列
D0,D1,…(第2図O又は第2図P)変換するものであ
る。第1図において、データ入力端子1には、サンプリ
ングクロックf1で伝送されるデータ列D0,D1,…(第2図
A)が供給される。クロック入力端子2には、変換前の
サンプリングクロックf1(第2図A)が供給される。ク
ロック入力端子3には、サンプリングクロックf1の2倍
の周波数のサンプリングクロックf2(第2図C)が供給
される。クロック入力端子には、変換後のサンプリング
クロックf3(第2図E)が供給される。
第1図において、データ入力端子1からフリップフロ
ップ5に第2図Aに示すようにサンプリングクロックf1
で伝送されるサンプリングデータ列D0,D1,D2,…が供給
される。クロック入力端子2からフリップフロップ5の
クロック入力端子に第2図Bに示すようなサンプリング
クロックf1が供給される。フリップフロップ5からは、
第2図Iに示すように、入力されたサンプリングデータ
列D0,D1,D2,…がサンプリングクロックf1の1クロック
分遅れて出力される。
フリップフロップ5の出力がフリップフロップ6に供
給されると共に、フリップフロップ7に供給される。フ
リップフロップ6のクロック入力端子には、クロック入
力端子3からサンプリングクロックf1の2倍の周波数の
クロックf2が供給される。このため、フリップフロップ
6からは、第2図Jに示すように、フリップフロップ5
からの出力データ列に対してサンプリングクロックf1
半周期分遅れたデータ列D0,D1,D2,…が出力される。フ
リップフロップ6の出力がフリップフロップ8に供給さ
れる。
このようにして、サンプリングクロックf1(第2図
B)の立上がりに同期して変化するデータ列(第2図
I)と、このデータ列より半周期分遅れ、サンプリング
クロックf1の立下がりに同期して変化するデータ列(第
2図J)がフリップフロップ5の出力及びフリップフロ
ップ6の出力から夫々形成される。このサンプリングク
ロックf1の立上がりに同期して変化するデータ列(第2
図I)及びサンプリングクロックf1の立下がりに同期し
て変化するデータ列(第2図J)は、夫々、フリップフ
ロップ5及びフリップフロップ6から、フリップフロッ
プ7及びフリップフロップ8に供給され、フリップフロ
ック7及びフリップフロップ8でサンプリングクロック
f3(第2図E)の立上がりでサンプリングされる。
フリップフロップ7の出力(第2図K)がスイッチ回
路9の入力端子9Aに供給される。フロップフロップ8の
出力(第2図L)がスイッチ回路9の入力端子9Bに供給
される。
また、クロック入力端子2に供給されるサンプリング
パルスf1(第2図B)がフリップフロップ10に供給され
る。フリップフロップ10のクロック入力端子には、クロ
ック入力端子3からのクロックf2がインバータ11を介し
て反転されて供給される(第2図D)。このため、フリ
ップフロップ10からは、第2図Fに示すように、サンプ
リングクロックf1が1/4周期遅れて出力される。
このフリップフロップ10の出力(第2図F)は、サン
プリングクロックf1の立上がりに同期して変化するデー
タ列(第2図I)及びサンプリングクロックf1の立下が
りに同期して変化するデータ列(第2図J)の夫々のデ
ータが確定している期間を示すウインドウパルスとな
る。すなわち、このウインドウパルス(第2図F)は、
サンプリングクロックf1を1/4周期動かしたものである
から、このウインドウパルスがハイレベルの期間は、サ
ンプリングクロックf1の立上がりに同期して変化するデ
ータ列(第2図I)のデータの確定している期間であ
る。一方、ウインドウパルスがローレベルの期間は、サ
ンプリングクロックf1の立下がりに同期して変化するデ
ータ列(第2図J)のデータが確定している。
フリップフロップ10の出力がフリップフロップ12に供
給される。フリップフロップ12のクロック入力端子に
は、クロック入力端子4からサンプリングクロックf3
供給される。フリップフロップ12の出力(第2図G又は
第2図H)がスイッチ制御信号としてスイッチ回路9に
供給される。
フリップフロップ12の出力がハイレベルのときには、
スイッチ回路9の入力端子9Aと出力端子9Cが接続され
る。フリップフロップ12の出力がローレベルのときに
は、スイッチ回路9の入力端子9Bと出力端子9Cが接続さ
れる。
つまり、フリップフロップ7では、サンプリングクロ
ックf1の立上がりに同期して変化するデータ列(第2図
I)がサンプリングクロックf3(第2図E)の立上がり
でサンプリングされ、フリップフロップ8では、サンプ
リングクロックf1の立下がりに同期して変化するデータ
列(第2図J)がサンプリングクロックf3の立上がりで
サンプリングされる。フリップフロップ12からの出力
は、このように、サンプリングクロックf1の立上がりに
同期して変化するデータ列と、サンプリングクロックf1
の立下がりに同期して変化するデータ列をサンプリング
クロックf3で夫々サンプリングしたとき、これら2つの
データ列のうちデータが確定している期間のデータ列が
サンプリングされたデータ列はどちらであるかを示して
いる。データが確定している期間は、フリップフロップ
10から出力されるウインドウパルス(第2図F)からわ
かる。すなわち、フリップフロップ12の出力がハイレベ
ルなら、サンプリングクロックf1の立上がりに同期して
変化するデータ列のデータが確定している期間がサンプ
リングクロックf3でサンプリングされている。フリップ
フロップ12の出力がローレベルなら、サンプリングクロ
ックf1の立下がりに同期して変化するデータ列のデータ
が確定している期間がサンプリングクロックf3でサンプ
リングされている。
スイッチ回路9の出力がフリップフロップ13に供給さ
れる。フリップフロップ13に供給される。フリップフロ
ップ13には、クロック入力端子4からサンプリングクロ
ックf3が供給される。フリップフロップ13から出力端子
14が導出され、出力端子14から第2図O及び第2図Pに
示すようにサンプリングクロックf3で伝送されるデータ
列D0,D1,D2,…が出力される。
上述のように、この一実施例では、サンプリングクロ
ックf1の立上がりで変化するデータ列と、サンプリング
クロックf1の立下がりで変化するデータ列とを生成して
おき、夫々のデータ列をサンプリングクロックf3でサン
プリングし、夫々のデータ列のうちデータが確定してい
る期間がサンプリングされたデータ列をスイッチ回路9
で選択して出力するようにしている。このため、常にデ
ータが確定している期間のサンプリングデータが取り出
せ、データの変化点付近をサンプリングすることにより
生じるエラーが防止できる。例えば、期間t0では、フリ
ップフロップ5から出力されるサンプリングクロックf1
の立上がりで変化するデータ列(第2図I)のデータの
変化点がサンプリングクロックf3(第2図E)の立上が
りと一致する。このため、フリップフロップ7でサンプ
リングされるデータ(第2図K)は、エラーが生じる可
能性がある。なお、エラーが生じる可能性のあるデータ
を「*」で示す。この時には、フリップフロップ8でサ
ンプリングされるデータ(第2図L)が用いられる。期
間t0では、フリップフロップ6から出力されるサンプリ
ングクロックf1の立下がりで変化するデータ列(第2図
J)は、データが確定されている期間であるので、フリ
ップフロップ6ではデータが確定している期間のデータ
がサンプリングされる(第2図L)。
なお、期間t1及びtf3では、フリップフロップ10から
出力されるウインドウパルス(第2図F)の変化点と、
サンプリングパルスf3の立上がりが一致する。このた
め、第2図G及び第2図Hに示すように、期間t1及びt3
でフリップフロップ12に取り込まれるデータが定まら
ず、その間スイッチ回路9を制御するフリップフロップ
12の出力が定まらない。しかしながら、ウインドウパル
ス(第2図F)の変化点付近では、サンプリングクロッ
クf1の立上がりで変化するデータ列(第2図I)につい
ても、サンプリングクロックf1の立下がりで変化するデ
ータ列(第2図J)についても、データが確定している
期間である。したがって、期間t1及びt3では、フリップ
フロップ7の出力(第2図K)がスイッチ回路9で選択
されても、フリップフロップ8の出力がスイッチ回路9
で選択されても、第2図M及び第2図Nに示すように、
確定されたデータのサンプリングデータがスイッチ回路
9から出力される。したがって、フリップフロップ12の
出力が定まらなくとも、何ら問題とならない。
b.他の実施例 第3図はこの発明の他の実施例を示すものである。前
述の一実施例では、入力データ列から、入力データ列を
伝送するサンプリングクロックの立上がりの同期してデ
ータが変化するデータ列と、サンプリングクロックの立
下がりに同期してデータが変化するデータ列の2つのデ
ータ列を生成し、これら2つのデータ列の夫々をサンプ
リングし、データが確定している期間がサンプリングさ
れたデータを選択して取り出すようにしている。これら
の2つのデータ列は、入力データ列と位相は異なるが、
入力データ列と等しいデータ列である。
この他の実施例では、入力データ列から、入力データ
列を伝送するサンプリングクロックの立上がりに同期し
てデータが変化する入力データ列と等しいデータ列と、
サンプリングクロックの立下がりに同期してデータが変
化し、入力データ列から形成した補間データ列とを生成
するようにしている。また、この実施例では、ウインド
ウパルスを入力データ列の伝送するサンプリングクロッ
クを遅延素子により遅延させて形成するようにしてい
る。
第3図において、入力端子21にサンプリングクロック
f11で伝送されるデータ列が供給される。クロック入力
端子22にサンプリングクロックf11(第4図A)が供給
される。クロック入力端子23にサンプリングクロックf
11の2倍の周波数のクロックf12(第4図B)が供給さ
れる。クロック入力端子24に変換後のサンプリングクロ
ックf13(第4図C)が供給される。
フリップフロップ20に入力端子21からデータ列が供給
される。フリップフロップ20のクロック入力端子には、
クロック入力端子22からクロックf11が供給される。フ
リップフロップ20の出力が遅延回路25に供給されると共
に、補間回路26に供給される。遅延回路25及び補間回路
26にはサンプリングクロックf11が供給される。補間回
路26は、例えば連続する2点のデータの平均値から補間
データを形成するものである。遅延回路25は、補間回路
26と同様な遅延量を有している。遅延回路25の出力がフ
リップフロップ27に供給される。補間回路26の出力がフ
リップフロップ28に供給される。
フリップフロップ28のクロック入力端子には、クロッ
ク入力端子23からクロックf12が供給される。フリップ
フロップ28の出力がフリップフロップ29に供給される。
フリップフロップ27及びフリップフロップ29には、ク
ロック入力端子24からクロックf13が供給される。フリ
ップフロップ27の出力がスイッチ回路30の入力端子30A
に供給される。フリップフロップ29の出力がスイッチ回
路30の入力端子30Bに供給される。
また、クロック入力端子22からのクロックf11が遅延
素子31を介して1/4周期遅延される。遅延素子31の出力
がフリップフロップ32に供給される。フリップフロップ
32のクロック入力端子にはクロック入力端子24のクロッ
クf13が供給される。フリップフロップ32の出力がスイ
ッチ制御信号としてスイッチ回路30に供給される。
スイッチ回路30の出力がフリップフロップ33に供給さ
れる。フリップフロップ33のクロック入力端子にはクロ
ック入力端子24からクロックf13が供給される。フリッ
プフロップ33の出力が出力端子34が取り出される。
入力端子21に供給されたデータ列は、フリップフロッ
プ20を介して、遅延回路25に供給されると共に、補間回
路26に供給される。遅延回路25と補間回路26とは等しい
遅延量を有している。遅延回路25からは、第4図Gに示
すように、データ列D00,D02,D04,…が出力され、補間回
路26からは、第4図Hに示すように、補間データd01,d
03,d05,…が出力される。なお、補間データd01は、デー
タD00とDf02の略々中間の補間データである。補間回路2
6から出力される補間データ列d01,d03,d05,…は、第4
図Iに示すように、フリップフロップ28で1/4周期分遅
延される。
したがって、フリップフロップ27には、サンプリング
クロックf11の立上がりでデータが変化するデータ列
(第4図G)が供給されるのに対して、フリップフロッ
プ29には、サンプリングクロックf11の立下がりでデー
タが変化する補間データ列(第4図I)が供給される。
フリップフロップ27でサンプリングクロックf11の立
上がりでデータが変化するデータ列(第4図G)がサン
プリングクロックf13の立上がりでサンプリングされ、
フリップフロップ27から第4図Jに示すようなデータ列
が得られる。フリップフロップ29でサンプリングクロッ
クf11の立下がりでデータが変化する補間データ列(第
4図I)がサンプリングクロックf13の立上がりでサン
プリングされ、フリップフロップ29から第4図Kに示す
ような補間データ列が得られる。
一方、クロック入力端子22からのサンプリングクロッ
クf11が遅延素子31で遅延され、遅延素子31から第4図
Dに示すような出力が得られる。この遅延素子31からの
出力は、遅延回路25から出力されるサンプリングクロッ
クf11の立上がりでデータが変化するデータ列(第4図
G)及びフリップフロップ28から出力されるサンプリン
グクロックf11の立下がりでデータが変化する補間デー
タ列(第4図I)のデータが確定している期間を示すウ
インドウパルスとなる。このウインドウパルスがハイレ
ベルのときには、遅延回路25から出力されるサンプリン
グクロックf11の立上がりでデータが変化するデータ列
(第4図G)のデータが確定している。ウインドウパル
スがローレベルのときには、フリップフロップ28から出
力されるサンプリングクロックf11の立下がりでデータ
が変化する補間データ列(第4図I)のデータが確定し
ている。
遅延回路31から出力されるウインドウパルスがフリッ
プフロップ32に供給され、フリップフロップ32でサンプ
リングパルスf13が立上がったときのウインドウパルス
が取り込まれる。このフリップフロップ32の出力によ
り、フリップフロップ27でサンプリングされたサンプリ
ングクロックf11の立上がりでデータが変化するデータ
列(第4図J)のサンプリングデータとフリップフロッ
プ29でサンプリングされたサンプリングクロックf11
立下がりでデータが変化する補間データ列(第4図K)
のサンプリングデータのうち、データが確定している方
のサンプリングデータが選択される。すなわちフリップ
フロップ32の出力がハイレベルであれば、スイッチ回路
30の入力端子30Aと出力端子30Cが接続され、フリップフ
ロップ27の出力が選択される。フリップフロップ32の出
力がローレベルであれば、スイッチ回路30の入力端子30
Bと出力端子30Cが接続され、フリップフロップ29の出力
が選択される。これにより、スイッチ回路30からは、第
4図L及び第4図Mに示すようなデータ列が出力され
る。
スイッチ回路30の出力がフリップフロップ33に供給さ
れる。フリップフロップ33からは、第4図N及び第4図
Oに示すように、サンプリングクロックf13で伝送され
るデータ列が出力される。
なお、遅延素子31から出力されるウインドウパルス
(第4図D)の変化点と、サンプリングパルスf13の立
上がりとが一致するときには、第4図E及び第4図Fに
示すように、フリップフロップ32に取り込まれるデータ
が定まらなくなる。このときには、前述の一実施例と同
様に、フリップフロップ27でサンプリングされるサンプ
リングクロックf11の立上がりで変化するデータ列(第
4図G)についても、フリップフロップ29でサンプリン
グされるサンプリングクロックf11の立下がりで変化す
る補間データ列(第4図I)についても、データが確定
している。したがって、第4図E及び第4図Fに示すよ
うに、フリップフロップ32の出力が定まらず、第4図L
及び第4図Mに示すようにスイッチ回路30の接続が定ま
らなくても、第4図N及び第4図Oに示すように、確定
されたデータのサンプリングデータだけ出力される。
c.更に他の実施例 第5図はこの発明の更に他の実施例を示すものであ
る。前述の一実施例及び他の実施例では、データの変化
点の異なる2つのデータ列を夫々サンプリングし、この
2つのデータ列のサンプリングデータのうち、データの
確定している期間にサンプリングされたデータを選択す
るようにしている。これに対して、この実施例では、互
いにデータの変化点の異なる3つのデータ列を生成し、
これら3つのデータ列のサンプリングデータのうち、デ
ータの確定している期間にサンプリングされたデータを
選択するようにしている。
第5図において、入力端子31に第6図Aに示すよう
に、サンプリングクロックf31で伝送されるデータ列D
000,D001,D002,…が供給される。クロック入力端子32に
変換前のサンプリングクロックf31(第6図B)が供給
される。クロック入力端子33,34,35には、第6図C,第6
図D,第6図Eに示すように、サンリングクロックf31
ら形成され、互いに位相の異なるクロック、f32,f33,f
34が夫々供給される。すなわち、クロックf32に対し
て、クロックf33はサンプリングクロックf31の1クロッ
ク分遅れていて、クロックf33に対してクロックf34はサ
ンプリングクロックf31の1クロック分遅れている。ク
ロック入力端子36には、変換後のサンプリングクロック
f35が供給される。
フリップフロップ37にデータ入力端子31からサンプリ
ングクロックf31で伝送されるデータ列(第6図A)が
供給される。フリップフロップ37のクロック入力端子に
は、クロック入力端子32からサンプリングクロックf31
(第6図B)が供給される。
フリップフロップ37からは、第6図Jに示すように、
データ列D000,D001,D002,…が出力される。フリップフ
ロップ37の出力がフリップフロップ38,フリップフロッ
プ39,フリップフロップ40に供給される。フリップフロ
ップ38,39,40には、クロック入力端子33,34,35からクロ
ックf32(第6図C),クロックf33(第6図D),クロ
ックf34(第6図E)が夫々供給され、クロックf32,
f33,f34の夫々の立上がりで、フリップフロップ38,39,4
0の夫々にフリップフロップ37の出力が取り込まれる。
クロックf32,f33,f34の位相は夫々異なっているの
で、フリップフロップ38からは2つおきのデータD000,D
003,D006,…が第6図Kに示すタイミングで出力され、
フリップフロップ39からは2つおきのデータD001,D004,
D007,…が第6図Lに示すタイミングで出力され、フリ
ップフロップ40からは、2つおきのデータD002,D005,D
008,…が第6図Mに示すタイミングで出力される。
このように、フリップフロップ38,39,40からは、互い
にデータ変化点の異なる3つのデータ列(第6図K),
(第6図L),(第6図M)が夫々得られる。このフリ
ップフロップ38,39,40から出力される互いに変化点の異
なるデータ列がフリップフロップ41,42,43に夫々供給さ
れる。フリップフロップ41,42,43のクロック入力端子に
は、クロック入力端子36からサンプリングクロックf35
(第6図F)が供給される。フリップフロップ38,39,40
の出力がこのサンプリングクロックf35によりサンプリ
ングされる。
フリップフロップ41の出力がスイッチ回路47の入力端
子47Aに供給される。フリップフロップ42の出力がスイ
ッチ回路47の入力端子47Bに供給される。フリップフロ
ップ43の出力がスイッチ回路47の入力端子47Cに供給さ
れる。
一方、クロック入力端子33からのクロックf32がフリ
ップフロップ44に供給され、クロック入力端子34からの
クロックf33がフリップフロップ45に供給され、クロッ
ク入力端子35からのクロックf34がフリップフロップ46
に夫々供給される。クロックf32,f33,f34は、互いに位
相が異なっているので、このクロックf32,f33,f34は、
フリップフロップ38,39,40から出力される互いにデータ
変化点が異なる3つのデータ列のデータが確定している
期間を示すウインドウパルスとなる。すなわち、クロッ
ク入力端子33からのクロックf32(第6図C)がハイレ
ベルの期間では、フリップフロップ40から出力されるデ
ータ列(第6図M)のデータが確定している。クロック
入力端子34からのクロックf33(第6図D)がハイレベ
ルの期間では、フリップフロップ38から出力されるデー
タ列(第6図K)のデータが確定している。クロック入
力端子35からのクロックf34(第6図E)がハイレベル
の期間では、フリップフロップ39から出力されるデータ
列(第6図L)のデータが確定している。
クロックf32がフリップフロップ44に供給され、クロ
ックf33がフリップフロップ45に供給され、クロックf34
がフリップフロップ46に夫々供給される。フリップフロ
ップ44〜46のクロック入力端子には、クロック入力端子
36からサンプリングクロック44,45,46には、このサンプ
リングクロックf35が立上がったときのクロックf32,
f33,f34が夫々取り込まれる。フリップフロップ44,45,4
6の出力がスイッチ制御信号としてスイッチ回路47に供
給される。
前述したように、クロック入力端子33からのクロック
f32(第6図C)がハイレベルの期間では、フリップフ
ロップ40から出力されるデータ列(第6図M)のデータ
が確定している。クロック入力端子34からのクロックf
33(第6図D)がハイレベルの期間では、フリップフロ
ップ38から出力されるデータ列(第6図K)のデータが
確定している。クロック入力端子35からのクロックf34
(第6図E)がハイレベルの期間では、フリップフロッ
プ39から出力されるデータ列(第6図L)のデータが確
定している。
したがって、フリップフロップ44の出力がハイレベル
であることは、フリップフロップ40の出力のデータが確
定されている期間がフリップフロップ43でサンプリング
されていることを示している。したがってこの場合に
は、スイッチ回路47の入力端子47Cと出力端子47Dが接続
され、フリップフロップ43の出力がフリップフロップ48
に供給される。フリップフロップ45の出力がハイレベル
であることは、フリップフロップ38の出力のデータが確
定されている期間がフリップフロップ41でサンプリング
されていることを示している。したがってこの場合に
は、スイッチ回路47の入力端子47Aと出力端子47Dが接続
され、フリップフロップ38の出力がフリップフロップ48
に供給される。フリップフロップ46の出力がハイレベル
であることは、フリップフロップ39の出力のデータが確
定されている期間がフリップフロップ42でサンプリング
されていることを示している。したがってこの場合に
は、スイッチ回路47の入力端子47Bと出力端子47Dが接続
され、フリップフロップ42の出力がフリップフロップ48
に供給される。スイッチ回路47からは、第6図Qに示す
ようなデータ列が出力され、このスイッチ回路47の出力
がフリップフロップ48に供給される。フリップフロップ
48の出力が出力端子49から取り出され、出力端子49から
第6図Rに示すようなデータ列が出力される。
なお、第5図に示す実施例では、クロックf32,f33,f
34を全てウインドウパルスとして用いているが、これら
全てのクロックf32,f33,f34を用いる必要はない。すな
わち、クロックf32とクロックf33とを用いれば、フリッ
プフロップ38,39,40から出力されるデータ列のデータ確
定期間を全て表現できる。クロックf32がハイレベルで
あれば、フリップロップ40の出力データが確定してい
る。クロックf33がハイレベルであれば、フリップフロ
ップ38の出力データが確定している。クロックf32とク
ロックf33共にローレベルであれば、フリップフロップ3
9の出力データを確定している。
第7図は、スイッチ回路47を、フリップフロップ44の
出力とフリップフロップ45の出力を用いて切り換えるよ
うにしたものである。フリップフロップ44の出力とフリ
ップフロップ45の出力が(10)であれば、スイッチ回路
47の入力端子47Cと出力端子47Dが接続される。フリップ
フロップ44の出力とフリップフロップ45の出力が(01)
であれば、スイッチ回路47の入力端子47Aと出力端子47C
が接続される。フリップフロップ44の出力とフリップフ
ロップ45の内力が(00)であれば、スイッチ回路47の入
力端子47Bと出力端子47Cが接続される。
〔発明の効果〕
この発明によれば、入力データ列からデータの変化点
が異なる複数のデータ列が生成され、夫々のデータ列が
変換後のサンプリングクロックでサンプリングされる。
そして、データの変化点が異なる複数のデータ列の夫々
のデータが確定している期間を示すウインドウが生成さ
れ、このウインドウに基づいてサンプリングされたデー
タの変化点の異なる複数のデータ列の夫々のうち、デー
タが確定している期間のものが選択される。
このため、常に、データが確定している期間のサンプ
リングデータが取り出せ、データの変化点付近をサンプ
リングすることにより生じるエラーを防止できる。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロック図、第2図はこ
の発明の一実施例の説明に用いるタイミングチャート、
第3図はこの発明の他の実施例のブロック図、第4図は
この発明の他の実施例の説明に用いるタイミングチャー
ト、第5図はこの発明の更に他の実施例のブロック図、
第6図はこの発明の更に他の実施例の説明に用いるタイ
ミングチャート、第7図はこの発明の更に他の実施例の
変形例を示すブロック図、第8図はビデオ信号のノイズ
リダクション回路の一例のブロック図、第9図はビデオ
信号のノイズリダクション回路の他の例のブロック図、
第10図は従来のサンプリング周波数変換回路の一例のブ
ロック図、第11図は従来のサンプリング周波数変換回路
の一例の説明に用いるタイミングチャートである。 図面における主要な符合の説明 1,21,31:データ入力端子、2,22,32:変換前のサンプリン
グクロック入力端子、4,24,36:変換後のサンプリングク
ロック入力端子、14,34,49:出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 克彦 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 特開 昭62−101112(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】第1のサンプリング周波数で伝送されるデ
    ータ列を第2のサンプリング周波数で伝送されるデータ
    列に変換する標本化周波数変換回路において、 上記第1のサンプリング周波数で伝送されるデータ列か
    ら互いにデータ変化点が異なる複数のデータ列を生成
    し、 上記複数のデータ列の夫々を上記第2のサンプリング周
    波数のクロックでサンプリングすると共に、 上記複数のデータ列の夫々のデータが確定している期間
    に対応するウインドウを生成し、 上記複数のデータ列の夫々を上記第2のサンプリング周
    波数のクロックでサンプリングする際の上記ウインドウ
    の状態から上記第2のサンプリング周波数のクロックで
    サンプリングされた複数のデータ列のうちデータが確定
    している期間にサンプリングされたデータ列を選択して
    出力するようにした標本化周波数変換回路。
JP62237012A 1987-09-21 1987-09-21 標本化周波数変換回路 Expired - Lifetime JP2625758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62237012A JP2625758B2 (ja) 1987-09-21 1987-09-21 標本化周波数変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62237012A JP2625758B2 (ja) 1987-09-21 1987-09-21 標本化周波数変換回路

Publications (2)

Publication Number Publication Date
JPS6480137A JPS6480137A (en) 1989-03-27
JP2625758B2 true JP2625758B2 (ja) 1997-07-02

Family

ID=17009079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62237012A Expired - Lifetime JP2625758B2 (ja) 1987-09-21 1987-09-21 標本化周波数変換回路

Country Status (1)

Country Link
JP (1) JP2625758B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2080786T3 (es) * 1990-09-11 1996-02-16 Nederland Ptt Red de transmision optica con medios de bloqueamiento de frecuencia.
JP3067036B2 (ja) * 1991-04-18 2000-07-17 三洋電機株式会社 サンプリングレート変換回路

Also Published As

Publication number Publication date
JPS6480137A (en) 1989-03-27

Similar Documents

Publication Publication Date Title
JP2696901B2 (ja) サンプリング周波数変換回路
JPH06268477A (ja) 標本化周波数変換器
US4612568A (en) Burst-to-line-locked clock digital video signal sample rate conversion apparatus
KR0129767B1 (ko) 샘플링레이트 변환장치
JPH10294646A (ja) サンプリングレート変換装置
FI79921C (fi) Avlaenkningssystem med dubbel slinga.
JP2625758B2 (ja) 標本化周波数変換回路
JPH05145900A (ja) デイジタル映像信号処理装置
US5680133A (en) Analog-to-digital converter
US5990811A (en) Transfer clock converter for digital data
JP3528868B2 (ja) デジタルデータのサンプリング位相の変換回路
JP3146878B2 (ja) クロックレート変換回路
JP3067036B2 (ja) サンプリングレート変換回路
JPS62234491A (ja) 子画面用映像信号生成回路
JP2685704B2 (ja) ビデオメモリのデータリード装置
JP2715438B2 (ja) サンプリング周波数変換装置及び方法
JP2594666B2 (ja) 標本化クロックの周波数情報生成回路
JP3144086B2 (ja) 擾乱付加信号発生回路
JP2570706B2 (ja) デイジタル色信号処理回路
KR0172459B1 (ko) 클럭재생방법 및 장치
JPH0421393B2 (ja)
JP3308143B2 (ja) クロックレート変換回路
JP2857396B2 (ja) 同期信号発生回路
JPH0512908B2 (ja)
JPH0773364B2 (ja) ジツタ補正回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 11