JP3144086B2 - 擾乱付加信号発生回路 - Google Patents
擾乱付加信号発生回路Info
- Publication number
- JP3144086B2 JP3144086B2 JP04255848A JP25584892A JP3144086B2 JP 3144086 B2 JP3144086 B2 JP 3144086B2 JP 04255848 A JP04255848 A JP 04255848A JP 25584892 A JP25584892 A JP 25584892A JP 3144086 B2 JP3144086 B2 JP 3144086B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- disturbance
- generation
- bearer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、データ通信回線で発
生するさまざまな符号誤りを擬似的に発生するシミュレ
ータに関するものである。
生するさまざまな符号誤りを擬似的に発生するシミュレ
ータに関するものである。
【０００２】
【従来の技術】次に、従来技術による符号誤り発生回路
の構成を図３に示す。図３の１はパターン発生回路、２
はフリップフロップ（以下、ＦＦという。）、３はゲー
ト回路、４はゲート回路である。図３で、パターン発生
回路１は、パターン発生用クロック信号１１を入力と
し、発生パターン信号１２とベアラ時間用クロック信号
１３とベアラ時間用ゲート信号１６を出力する。
の構成を図３に示す。図３の１はパターン発生回路、２
はフリップフロップ（以下、ＦＦという。）、３はゲー
ト回路、４はゲート回路である。図３で、パターン発生
回路１は、パターン発生用クロック信号１１を入力と
し、発生パターン信号１２とベアラ時間用クロック信号
１３とベアラ時間用ゲート信号１６を出力する。
【０００３】ＦＦ２はベアラ時間用クロック信号１３を
タイミング入力とし、擾乱発生時間信号１４をデータ入
力として、ベアラ時間用クロック信号１３に同期した擾
乱発生時間信号１５を出力する。ゲート回路３はベアラ
時間用ゲート信号１６と擾乱発生時間信号１５を入力と
し、擾乱発生信号１７を出力する。ゲート回路４は発生
パターン信号１２と擾乱発生信号１７を入力とし、擾乱
付加信号１８を出力する。
タイミング入力とし、擾乱発生時間信号１４をデータ入
力として、ベアラ時間用クロック信号１３に同期した擾
乱発生時間信号１５を出力する。ゲート回路３はベアラ
時間用ゲート信号１６と擾乱発生時間信号１５を入力と
し、擾乱発生信号１７を出力する。ゲート回路４は発生
パターン信号１２と擾乱発生信号１７を入力とし、擾乱
付加信号１８を出力する。
【０００４】次に、図３の動作のタイミングチャートを
図４に示す。図４のアはパターン発生用クロック信号１
１の波形である。図４のイは発生パターン信号１２の波
形である。例として、パターン発生回路１の内部でパタ
ーン発生用クロック信号１１が加工されて、図４イのよ
うな波形を出力するものとする。図４のウは擾乱発生時
間信号１４の波形であり、ＦＦ２に与えられるデータで
ある。
図４に示す。図４のアはパターン発生用クロック信号１
１の波形である。図４のイは発生パターン信号１２の波
形である。例として、パターン発生回路１の内部でパタ
ーン発生用クロック信号１１が加工されて、図４イのよ
うな波形を出力するものとする。図４のウは擾乱発生時
間信号１４の波形であり、ＦＦ２に与えられるデータで
ある。
【０００５】図４のエはベアラ時間用クロック信号１３
の波形であり、図４イと同様に、例として、パターン発
生回路１の内部でパターン発生用クロック信号１１が加
工されて、図４エのような波形を出力するものとする。
図４のオはＦＦ２の出力波形であり、図４ウのデータを
図４エのタイミングで出力される擾乱発生時間信号１５
である。
の波形であり、図４イと同様に、例として、パターン発
生回路１の内部でパターン発生用クロック信号１１が加
工されて、図４エのような波形を出力するものとする。
図４のオはＦＦ２の出力波形であり、図４ウのデータを
図４エのタイミングで出力される擾乱発生時間信号１５
である。
【０００６】図４のカはベアラ時間用ゲート信号１６の
波形であり、図４イと同様に、例として、パターン発生
回路１の内部でパターン発生用クロック信号１１が加工
されて、図４カのような波形を出力するものとする。図
４のキはゲート回路３の出力であり、図４オの波形と図
４カの波形を入力とし、出力される擾乱発生信号であ
る。図４のクはゲート回路４の出力波形であり、図４イ
の波形と図４キの波形を入力として、出力される擾乱付
加信号１８の波形である。
波形であり、図４イと同様に、例として、パターン発生
回路１の内部でパターン発生用クロック信号１１が加工
されて、図４カのような波形を出力するものとする。図
４のキはゲート回路３の出力であり、図４オの波形と図
４カの波形を入力とし、出力される擾乱発生信号であ
る。図４のクはゲート回路４の出力波形であり、図４イ
の波形と図４キの波形を入力として、出力される擾乱付
加信号１８の波形である。
【０００７】図４は、図４カのベアラ時間用ゲート信号
１６を基準にした各信号の動作例を示している。図４イ
は図４アの立ち上がり変換点で発生し、図４エは図４カ
がオン状態のとき発生している。図４ウは各信号と独立
して動作しており、図４エによりサンプリングされ、図
４アに同期するようになる。同期した信号の図４オと図
４カがともにオンの時、図４キを出力し、図４イをゲー
ト回路４で極性反転して図４クを発生する。
１６を基準にした各信号の動作例を示している。図４イ
は図４アの立ち上がり変換点で発生し、図４エは図４カ
がオン状態のとき発生している。図４ウは各信号と独立
して動作しており、図４エによりサンプリングされ、図
４アに同期するようになる。同期した信号の図４オと図
４カがともにオンの時、図４キを出力し、図４イをゲー
ト回路４で極性反転して図４クを発生する。
【０００８】
【発明が解決しようとする課題】従来の構成では、ベア
ラ速度で伝送するデータ通信回線で使用している状態に
近い形で、擾乱を発生させることはできない。この発明
は、発生パターン信号のクロック信号速度に対する時間
軸に従って擾乱を発生するだけでなく、実際に使用して
いるベアラ速度の回線の時間軸に対しても擾乱を発生す
る擾乱発生回路の提供を目的とする。
ラ速度で伝送するデータ通信回線で使用している状態に
近い形で、擾乱を発生させることはできない。この発明
は、発生パターン信号のクロック信号速度に対する時間
軸に従って擾乱を発生するだけでなく、実際に使用して
いるベアラ速度の回線の時間軸に対しても擾乱を発生す
る擾乱発生回路の提供を目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するた
め、この発明では、パターン発生用クロック信号を入力
し、発生パターン信号とベアラ時間用クロック信号とベ
アラ時間用ゲート信号を出力するパターン発生回路と、
擾乱発生時間信号を入力し、ベアラ時間用擾乱発生時間
信号を出力する時間軸変換回路と、ベアラ時間用クロッ
ク信号とベアラ時間用擾乱発生信号を入力し、擾乱発生
時間信号を出力するフリップフロップと、ベアラ時間用
ゲート信号と擾乱発生時間信号を入力し、擾乱発生信号
を出力するゲート回路と、擾乱発生信号と発生パターン
信号を入力し、擾乱付加信号を出力するゲート回路を備
える。
め、この発明では、パターン発生用クロック信号を入力
し、発生パターン信号とベアラ時間用クロック信号とベ
アラ時間用ゲート信号を出力するパターン発生回路と、
擾乱発生時間信号を入力し、ベアラ時間用擾乱発生時間
信号を出力する時間軸変換回路と、ベアラ時間用クロッ
ク信号とベアラ時間用擾乱発生信号を入力し、擾乱発生
時間信号を出力するフリップフロップと、ベアラ時間用
ゲート信号と擾乱発生時間信号を入力し、擾乱発生信号
を出力するゲート回路と、擾乱発生信号と発生パターン
信号を入力し、擾乱付加信号を出力するゲート回路を備
える。
【００１０】
【作 用】次に、この発明による擾乱発生回路の構成を
図１に示す。図１の１はパターン発生回路、２はＦＦ、
３はゲート回路、４はゲート回路、５は時間軸変換回路
である。図１の１〜４は図３と同じものであり、接続も
同じである。図３と図１の相違点は、時間軸変換回路５
を設けたことである。時間軸変換回路５は、擾乱発生時
間信号１４を入力とし、ベアラ時間用ゲート信号１６の
タイミングでベアラ時間用擾乱発生時間信号１９を発生
させ、ＦＦ２のデータ端子に入力する。
図１に示す。図１の１はパターン発生回路、２はＦＦ、
３はゲート回路、４はゲート回路、５は時間軸変換回路
である。図１の１〜４は図３と同じものであり、接続も
同じである。図３と図１の相違点は、時間軸変換回路５
を設けたことである。時間軸変換回路５は、擾乱発生時
間信号１４を入力とし、ベアラ時間用ゲート信号１６の
タイミングでベアラ時間用擾乱発生時間信号１９を発生
させ、ＦＦ２のデータ端子に入力する。
【００１１】次に、図１の動作を示すタイムチャートを
図２に示す。図２のア〜エは図４ア〜エと同じである。
図２のウは時間軸変換回路５に入力する擾乱発生時間信
号１４の波形である。時間軸変換回路５は、ディジタル
シグナリングプロセッサやＣＰＵで実現できる。例とし
て図１の構成では、図２カの周期Ａと図２カのオン時間
Ｂとを時間軸変換の比率として時間軸変換回路５にデー
タを与えて変換する。図２のカでは、Ａ：Ｂ＝５：２な
ので、図２ウの時間軸を２／５に変換している。
図２に示す。図２のア〜エは図４ア〜エと同じである。
図２のウは時間軸変換回路５に入力する擾乱発生時間信
号１４の波形である。時間軸変換回路５は、ディジタル
シグナリングプロセッサやＣＰＵで実現できる。例とし
て図１の構成では、図２カの周期Ａと図２カのオン時間
Ｂとを時間軸変換の比率として時間軸変換回路５にデー
タを与えて変換する。図２のカでは、Ａ：Ｂ＝５：２な
ので、図２ウの時間軸を２／５に変換している。
【００１２】 図２のケは時間軸変換回路５の出力波形
であり、図２ウの波形が時間軸変換回路５により、図２
ウの信号を図２カで起動した時間に圧縮して信号を発生
するベアラ時間用擾乱発生時間信号の波形である。図２
のオはＦＦ２の出力波形であり、図２ケの波形をデータ
入力とし、図２エの波形をクロック入力とし、ベアラ時
間に同期して出力される擾乱発生時間信号１５である。
であり、図２ウの波形が時間軸変換回路５により、図２
ウの信号を図２カで起動した時間に圧縮して信号を発生
するベアラ時間用擾乱発生時間信号の波形である。図２
のオはＦＦ２の出力波形であり、図２ケの波形をデータ
入力とし、図２エの波形をクロック入力とし、ベアラ時
間に同期して出力される擾乱発生時間信号１５である。
【００１３】図２キは図２カと図２オの信号を入力とす
るゲート回路３の出力波形である擾乱発生信号１７の波
形である。図２クは図２イの波形と図２キの波形を入力
とするゲート回路４の出力波形であり、擾乱発生信号キ
で発生パターン信号イに擾乱を付加し、出力する擾乱付
加信号１８の波形である。
るゲート回路３の出力波形である擾乱発生信号１７の波
形である。図２クは図２イの波形と図２キの波形を入力
とするゲート回路４の出力波形であり、擾乱発生信号キ
で発生パターン信号イに擾乱を付加し、出力する擾乱付
加信号１８の波形である。
【００１４】図２は図２カを基準にした各信号の動作例
を示している。図２イは図２アの立ち上がり変換点で発
生し、図２エは図２カがオン状態のとき発生している。
図２ウは各信号と独立して動作しており、時間軸変換回
路５により図２カの周期時間を図２カのオン時間に圧縮
し、図２ケを発生している。図２ケは、図２エによるサ
ンプリングが行われ、図２アに同期するようになる。同
期した信号の図２オと図２カが共にオンの時、図２キを
出力し、図２イをゲート回路４で極性反転して図２クを
発生する。
を示している。図２イは図２アの立ち上がり変換点で発
生し、図２エは図２カがオン状態のとき発生している。
図２ウは各信号と独立して動作しており、時間軸変換回
路５により図２カの周期時間を図２カのオン時間に圧縮
し、図２ケを発生している。図２ケは、図２エによるサ
ンプリングが行われ、図２アに同期するようになる。同
期した信号の図２オと図２カが共にオンの時、図２キを
出力し、図２イをゲート回路４で極性反転して図２クを
発生する。
【００１５】
【発明の効果】この発明によれば、発生パターン信号の
クロック信号速度に対する擾乱発生時間信号を、時間軸
変換回路５によりベアラ時間用擾乱発生時間信号へ時間
軸だけを変換し、変換した擾乱発生信号を使用して発生
パターンに擾乱を付加することにより、ベアラ時間用時
間軸の擾乱発生を実現し、ベアラ速度で伝送するデータ
通信回線で使用している状態に近い形で擾乱発生を実現
できる。
クロック信号速度に対する擾乱発生時間信号を、時間軸
変換回路５によりベアラ時間用擾乱発生時間信号へ時間
軸だけを変換し、変換した擾乱発生信号を使用して発生
パターンに擾乱を付加することにより、ベアラ時間用時
間軸の擾乱発生を実現し、ベアラ速度で伝送するデータ
通信回線で使用している状態に近い形で擾乱発生を実現
できる。
【図１】この発明による擾乱発生回路の構成図である。
【図２】図１のタイミングチャートである。
【図３】従来技術による擾乱発生回路の構成図である。
【図４】図３のタイミングチャートである。
１ パターン発生回路 ２ フリップフロップ ３ ゲート回路 ４ ゲート回路 ５ 時間軸変換回路
Claims (1)
- 【請求項１】 パターン発生用クロック信号(11)を入力
し、発生パターン信号(12)とベアラ時間用クロック信号
(13)とベアラ時間用ゲート信号(16)を出力するパターン
発生回路(1) と、 擾乱発生時間信号(14)を入力し、ベアラ時間用擾乱発生
時間信号(19)を出力する時間軸変換回路(5) と、 ベアラ時間用クロック信号(13)とベアラ時間用擾乱発生
信号(19)を入力し、擾乱発生時間信号(15)を出力するフ
リップフロップ(2) と、 ベアラ時間用ゲート信号(16)と擾乱発生時間信号(15)を
入力し、擾乱発生信号(17)を出力するゲート回路(3)
と、 擾乱発生信号(17)と発生パターン信号(12)を入力し、擾
乱付加信号(18)を出力するゲート回路(4) を備える擾乱
付加信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04255848A JP3144086B2 (ja) | 1992-08-31 | 1992-08-31 | 擾乱付加信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04255848A JP3144086B2 (ja) | 1992-08-31 | 1992-08-31 | 擾乱付加信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685888A JPH0685888A (ja) | 1994-03-25 |
| JP3144086B2 true JP3144086B2 (ja) | 2001-03-07 |
Family
ID=17284437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04255848A Expired - Fee Related JP3144086B2 (ja) | 1992-08-31 | 1992-08-31 | 擾乱付加信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144086B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4719867B2 (ja) * | 2001-02-22 | 2011-07-06 | ネッツエスアイ東洋株式会社 | Ｐｎパターンジェネレータのビットエラー挿入回路 |
-
1992
- 1992-08-31 JP JP04255848A patent/JP3144086B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685888A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2787725B2 (ja) | データ・クロックのタイミング合わせ回路 | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JPS58131850A (ja) | デイジタル通信伝送装置 | |
| TW362173B (en) | Meta-hardened flip-flop | |
| JPH05315966A (ja) | Ｎｒｚ／ｃｍｉ（ｉｉ）符号変換装置 | |
| JPH11331137A (ja) | 信号同期装置 | |
| JP3487228B2 (ja) | マンチェスタ符号化装置 | |
| JP2625758B2 (ja) | 標本化周波数変換回路 | |
| JPH0213982B2 (ja) | ||
| JP3493111B2 (ja) | 半導体集積回路装置 | |
| JP2973725B2 (ja) | サブフレーム同期信号検出回路 | |
| JPH0338115A (ja) | データ送信装置 | |
| KR920005365B1 (ko) | Nrz/cmi(ii) 부호 변환 장치 | |
| SU1405112A1 (ru) | Преобразователь биимпульсного кода в код "без возврата к нулю | |
| JPH03289711A (ja) | ディジタル信号の同期化回路 | |
| JPH09284107A (ja) | パルス幅変調回路 | |
| JPH05327782A (ja) | 速度変換回路 | |
| JPS63226121A (ja) | 直並列変換回路 | |
| KR900015450A (ko) | 디지털 위상 동기회로 | |
| JPH03229520A (ja) | 符号変換回路 | |
| JPH0340540B2 (ja) | ||
| JPH0268584U (ja) | ||
| JPH03108904A (ja) | ディジタル波形発生回路 | |
| JPH03196218A (ja) | ディジタル回路 | |
| JPS58131816A (ja) | 同期パタ−ン発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |