JPS58131850A - デイジタル通信伝送装置 - Google Patents
デイジタル通信伝送装置Info
- Publication number
- JPS58131850A JPS58131850A JP58006742A JP674283A JPS58131850A JP S58131850 A JPS58131850 A JP S58131850A JP 58006742 A JP58006742 A JP 58006742A JP 674283 A JP674283 A JP 674283A JP S58131850 A JPS58131850 A JP S58131850A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- auxiliary
- signal
- phase
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の関連する技術分野
本発明は、送信側において、２つの相互にプレジオクロ
ナス同期されたデータクロックで標本化される２つのノ
ξルス列に各々１つの付加情報が「正のスタッフインク
」方式で付加され、更に両・ξルス列は各付加情報と共
に１つの合計パルス列にマドめられて１つの、６ルスフ
レーム内で受信側に伝送され、受信側では送信側とは逆
の順序で処理が行なわれる、ディジタル通信伝送装置に
関する。
ナス同期されたデータクロックで標本化される２つのノ
ξルス列に各々１つの付加情報が「正のスタッフインク
」方式で付加され、更に両・ξルス列は各付加情報と共
に１つの合計パルス列にマドめられて１つの、６ルスフ
レーム内で受信側に伝送され、受信側では送信側とは逆
の順序で処理が行なわれる、ディジタル通信伝送装置に
関する。
相互にプレジオクロナス同期されたデータクロックを２
つの・ξルス列の標本化に用いるこの形式のディジタル
通信伝送装置では、標本化により得られる信号もまた相
互にプレジオクロナス同期されている。つまり、相互に
僅かな周波数許容偏差を有している。相互にプレジオク
ロナス同期された・ξルス列を束にまとめて受信側に伝
送するためには、合計・ξルス列のビットレイトを各・
ξルス列のビットレイトの最大合計値以上にしなければ
ならない。各・ξルス列のビットレイトが各自の最高限
度に達していなければ、合計ノξルス列内の各ノξルス
列用のピット位置が一部不必要になる。この場合者・ぐ
ルス列が受信側で誤りなく再生されるようにするために
、使用されていないピット位置を受信側で取除かなけれ
ばならない。このだめに付加的に合計・ξルス列に挿入
すべき相応の情報が送信側から受信側へと伝送される。
つの・ξルス列の標本化に用いるこの形式のディジタル
通信伝送装置では、標本化により得られる信号もまた相
互にプレジオクロナス同期されている。つまり、相互に
僅かな周波数許容偏差を有している。相互にプレジオク
ロナス同期された・ξルス列を束にまとめて受信側に伝
送するためには、合計・ξルス列のビットレイトを各・
ξルス列のビットレイトの最大合計値以上にしなければ
ならない。各・ξルス列のビットレイトが各自の最高限
度に達していなければ、合計ノξルス列内の各ノξルス
列用のピット位置が一部不必要になる。この場合者・ぐ
ルス列が受信側で誤りなく再生されるようにするために
、使用されていないピット位置を受信側で取除かなけれ
ばならない。このだめに付加的に合計・ξルス列に挿入
すべき相応の情報が送信側から受信側へと伝送される。
さらに合計・ξルス列にはなお１つの情報が付加され、
この・ξルスによって、合計・ξルス列を受信する受信
側が、合計・ξルス列の・ξルスフレームに同期される
。こレラの付加情報によって合計ノξルス列のビットレ
イトが上述の伝送に必要な最低値を僅かに上回る。この
ような方法はパルススタッフ方式または「正のスタッフ
ィング」として公知であり、例えばＳｉｅｍｅｎｓ−Ｚ
ｅｉｔｓｃｈｒｉｆｔ ４−３ （１９７４年）の付録
冊子” Ｎａｃｈｒｉｃｈｔｅｎｕｂｅｒｔｒａｇｕｎ
ｇｓｔｅｃｈｎｉｋ″の頁２６１〜２６２ならびに頁２
７２〜２７牛に記載されている。
この・ξルスによって、合計・ξルス列を受信する受信
側が、合計・ξルス列の・ξルスフレームに同期される
。こレラの付加情報によって合計ノξルス列のビットレ
イトが上述の伝送に必要な最低値を僅かに上回る。この
ような方法はパルススタッフ方式または「正のスタッフ
ィング」として公知であり、例えばＳｉｅｍｅｎｓ−Ｚ
ｅｉｔｓｃｈｒｉｆｔ ４−３ （１９７４年）の付録
冊子” Ｎａｃｈｒｉｃｈｔｅｎｕｂｅｒｔｒａｇｕｎ
ｇｓｔｅｃｈｎｉｋ″の頁２６１〜２６２ならびに頁２
７２〜２７牛に記載されている。
相互にプレジオクロナス同期された７’−タフロックで
動作する所定の伝送系では、本来の送信側の相互にプレ
ジオクロナス同期されたデータクロックのビットクロッ
クが受信側にも加えられるべきであり、到来した合計・
ξルス列から本来のピットクロックを再生しなければな
らないので、合計・ξルス列中で相応の位相情報を通信
データと一緒に伝送する必要がある。
動作する所定の伝送系では、本来の送信側の相互にプレ
ジオクロナス同期されたデータクロックのビットクロッ
クが受信側にも加えられるべきであり、到来した合計・
ξルス列から本来のピットクロックを再生しなければな
らないので、合計・ξルス列中で相応の位相情報を通信
データと一緒に伝送する必要がある。
発明の目的
本発明の目的は、合計・ξルス列中で一緒に伝送される
相応の位相情報を有する冒頭に述べた形式のディジタル
通信伝送装置を提供することにある。
相応の位相情報を有する冒頭に述べた形式のディジタル
通信伝送装置を提供することにある。
発明の構成と効果
この目的は本発明によれば次のようにして解決される。
即ち、両付加情報のうちの１つが、相互にプレジオクロ
ナス同期されたデータクロック間の瞬時位相関係を２進
位相語として含むようにし、送信側でこの２進位相語を
得るだめに、基準データクロックを表わすデータクロッ
クに同期されたクロック発生器を位相制御ループと共に
設け、位相制御ループから分周器を介して補助クロック
を導出し、さらに混合器を設け、この混合器の一方の入
力側に基準クロックと補助クロックとの合計クロックを
供給し、混合器の他方の入力側には、前記基準クロック
に対してプレジオクロナス同期された別のデータクロッ
クを供給し、混合器出力側に生ずる、前記補助クロック
に対してプレジオクロナス同期された補助クロックの位
相を、前記補助クロックの位相と比較する。また受信側
では、到来した合計・ξルス列から再生器と分周器とを
介して合計クロックを再生し、該合計クロックから第２
の位相制御ループを介して、基準データクロックと、補
助クロックの２Ｋ 倍の周波数を有する信号と、ロー）
＋１，０ルスとを発生させ、更に基準データクロックに
対しプレジオクロナス同期サレタデータクロックを得る
ために、先ずプレジオクロナス補助クロックを再生し、
これを合計クロックと混合し、この混合信号からフィル
タを介して所望のプレジオクロナスデータクロックを取
出す。
ナス同期されたデータクロック間の瞬時位相関係を２進
位相語として含むようにし、送信側でこの２進位相語を
得るだめに、基準データクロックを表わすデータクロッ
クに同期されたクロック発生器を位相制御ループと共に
設け、位相制御ループから分周器を介して補助クロック
を導出し、さらに混合器を設け、この混合器の一方の入
力側に基準クロックと補助クロックとの合計クロックを
供給し、混合器の他方の入力側には、前記基準クロック
に対してプレジオクロナス同期された別のデータクロッ
クを供給し、混合器出力側に生ずる、前記補助クロック
に対してプレジオクロナス同期された補助クロックの位
相を、前記補助クロックの位相と比較する。また受信側
では、到来した合計・ξルス列から再生器と分周器とを
介して合計クロックを再生し、該合計クロックから第２
の位相制御ループを介して、基準データクロックと、補
助クロックの２Ｋ 倍の周波数を有する信号と、ロー）
＋１，０ルスとを発生させ、更に基準データクロックに
対しプレジオクロナス同期サレタデータクロックを得る
ために、先ずプレジオクロナス補助クロックを再生し、
これを合計クロックと混合し、この混合信号からフィル
タを介して所望のプレジオクロナスデータクロックを取
出す。
本発明は次のような認識に基づいている。即ち、送信側
から受信側に伝送すべき位相情報を得るだめには先ず送
信側で互いにプレジオクロナス同期された両データクロ
ック間の位相関係を検出しなければならない。原則的に
はこの検出は、スタート−ストップ動作する計数装置を
用いて行なえるはずである。この場合計数動作ハ例工ば
一方のデータクロックの立上り側縁でスタートし、次の
、他方のデータクロックの立上り側縁でストップする。
から受信側に伝送すべき位相情報を得るだめには先ず送
信側で互いにプレジオクロナス同期された両データクロ
ック間の位相関係を検出しなければならない。原則的に
はこの検出は、スタート−ストップ動作する計数装置を
用いて行なえるはずである。この場合計数動作ハ例工ば
一方のデータクロックの立上り側縁でスタートし、次の
、他方のデータクロックの立上り側縁でストップする。
しかしこの計数装置には、非常に高い計数周波数を要す
るという欠点がある。
るという欠点がある。
互いにプレジオクロナス同期されたデータクロックの周
波数は例えば各々８．４４８ ＭＨｚであり、これらの
データクロックで、各々８．４４−８Ｋｂｉｔの２つの
・ξルス列を標本化し、２つの互いにプレジオクロナス
同期されたデータクロック間の位相関係を牛ディジット
の２進位相語として符号化する。従って計数周波数は８
．４−４８ＭＨ・２ ｃ＝ １’３５ ＭＨｚとなる
。
波数は例えば各々８．４４８ ＭＨｚであり、これらの
データクロックで、各々８．４４−８Ｋｂｉｔの２つの
・ξルス列を標本化し、２つの互いにプレジオクロナス
同期されたデータクロック間の位相関係を牛ディジット
の２進位相語として符号化する。従って計数周波数は８
．４−４８ＭＨ・２ ｃ＝ １’３５ ＭＨｚとなる
。
このような高い計数周波数を要する回路は、結局素子の
費用が高くなり、また消費電流も比較的高い。
費用が高くなり、また消費電流も比較的高い。
本発明の通信伝送装置では、この計数装置に生ずる問題
点を次のような極めて有利な方法で回避できる。即ち、
低い周波数の補助クロックとこれに対してプレジオクロ
ナス同期された補助クロックとを発生して、これらの位
相を比較することによって、比較的高い計数周波数を低
い周波数レベルに落とす。この場合１つの補助クロック
は位相制御ループから直接取り出し、この補助クロック
に対してプレジオクロナス同期された補助クロックは混
合器の出力側の差信号として取出す。この混合器の一方
の入力側にハフレシオクロナスデータクロックを供給Ｌ
、他方の入力側には基準データクロックと補助クロック
との合計クロックを供給する。
点を次のような極めて有利な方法で回避できる。即ち、
低い周波数の補助クロックとこれに対してプレジオクロ
ナス同期された補助クロックとを発生して、これらの位
相を比較することによって、比較的高い計数周波数を低
い周波数レベルに落とす。この場合１つの補助クロック
は位相制御ループから直接取り出し、この補助クロック
に対してプレジオクロナス同期された補助クロックは混
合器の出力側の差信号として取出す。この混合器の一方
の入力側にハフレシオクロナスデータクロックを供給Ｌ
、他方の入力側には基準データクロックと補助クロック
との合計クロックを供給する。
実施例の説明
次に本発明の実施例を図面を用いて詳細に説明する。
基準データクロックＤＴ を示すデータクロックと、
このデータクロックに対しプレジオクロナス同期された
データクロックＤＴＰＬＥＳとの間の位相関係を検出す
るために、第１図の回路装置において、基準データクロ
ックＤＴ に同期されたクロック発生器ＴＶ ｌが位
相制御ループＰＬＩ：＋ １と共に設けられている。こ
の位相制御ループＰＬＬ ｌから分周器を介して補助ク
ロックＳが導出される。基準データクロックＤＴ およ
びこれにプレジオクロナス同期されたデータクロックＤ
ＴＰＬＥＳ に対する周波数が例えば８．４１８ＭＨ
ｚの場合、補助クロックＳには周波数１２８ｋＨｚが好
適である。
このデータクロックに対しプレジオクロナス同期された
データクロックＤＴＰＬＥＳとの間の位相関係を検出す
るために、第１図の回路装置において、基準データクロ
ックＤＴ に同期されたクロック発生器ＴＶ ｌが位
相制御ループＰＬＩ：＋ １と共に設けられている。こ
の位相制御ループＰＬＬ ｌから分周器を介して補助ク
ロックＳが導出される。基準データクロックＤＴ およ
びこれにプレジオクロナス同期されたデータクロックＤ
ＴＰＬＥＳ に対する周波数が例えば８．４１８ＭＨ
ｚの場合、補助クロックＳには周波数１２８ｋＨｚが好
適である。
次に補助クロックＳは、これに対しプレジオクロナス同
期されだ補助クロックｓｐｒ、ｘｓと位相を比較される
。このために先ずプレジオクロナス補助クロックＳ
を発生しなければならなＬＪＳ い。このために混合器Ｍ１が設けられており、混合器の
一方の入力側には基準データクロックＤＴ と補助クロ
ックＳとから成る合計データクロックＤＴ＋Ｓが供給さ
れ、他方の入力側には、基準データクロックＤＴ に
プレジオクロナス同期されたデータクロックＤＴＰＬＫ
Ｓ が供給される。プレジオクロナスデータクロック
ＤＴＰＬ１ｉ、Ｓの周波数はこの場合上述のように例え
ば８．小生８ＭＨｚとする。合計クロックＤＴ＋Ｓの周
波数は、基準データクロックＤＴの周波数と補助クロッ
クＳの周波数との合計に相応し、８．４−４８ ＭＨ２
＋ １２８ ｋＨｚ ＝ ８．５７６ ＭＨ２となる。
期されだ補助クロックｓｐｒ、ｘｓと位相を比較される
。このために先ずプレジオクロナス補助クロックＳ
を発生しなければならなＬＪＳ い。このために混合器Ｍ１が設けられており、混合器の
一方の入力側には基準データクロックＤＴ と補助クロ
ックＳとから成る合計データクロックＤＴ＋Ｓが供給さ
れ、他方の入力側には、基準データクロックＤＴ に
プレジオクロナス同期されたデータクロックＤＴＰＬＫ
Ｓ が供給される。プレジオクロナスデータクロック
ＤＴＰＬ１ｉ、Ｓの周波数はこの場合上述のように例え
ば８．小生８ＭＨｚとする。合計クロックＤＴ＋Ｓの周
波数は、基準データクロックＤＴの周波数と補助クロッ
クＳの周波数との合計に相応し、８．４−４８ ＭＨ２
＋ １２８ ｋＨｚ ＝ ８．５７６ ＭＨ２となる。
混合器Ｍ１の出力側にはプレジオクロナス補助クロック
Ｓ が両人力値の差信号として生ずる。従ＬＫｓ ってプレジオクロナス補助クロックＳ の周ＬＥＳ 波数は１２８ ｋＨｚとなる。混合器Ｍ１は差形成段と
して作用する点から、Ｄフリップフロップとして構成す
ると有利である。
Ｓ が両人力値の差信号として生ずる。従ＬＫｓ ってプレジオクロナス補助クロックＳ の周ＬＥＳ 波数は１２８ ｋＨｚとなる。混合器Ｍ１は差形成段と
して作用する点から、Ｄフリップフロップとして構成す
ると有利である。
次に位相比較が以下のようにして行なわれる。即ち、混
合器Ｍ１の出力側に得られたプレジオクロナス補助クロ
ックＳ で、補助クロッＬＥＳ りＳの周波数の２″倍（ｎ＝ｏ、１．２−（Ｋ−１））
の周波数を有する互いにコヒーレントな信号が標本化さ
れる。この標本化の結果、Ｋ個の標本化値が得られ、こ
のに個の値は２進位相語ＰＨとして符号化された位相関
係の各ピットを表わす実施例ではに＝牛とした、即ち位
相語ＰＨは４ ｂｉｔを有する。Ｋ＝牛のとき、補助ク
ロックＳの周波数の２ 倍（ｎ−０，１，２・・・（
Ｋ−１））の周波数を有する信号として、コヒーレント
な信号Ｓ、２・Ｓ、４・Ｓ、８・Ｓが生ずる。
合器Ｍ１の出力側に得られたプレジオクロナス補助クロ
ックＳ で、補助クロッＬＥＳ りＳの周波数の２″倍（ｎ＝ｏ、１．２−（Ｋ−１））
の周波数を有する互いにコヒーレントな信号が標本化さ
れる。この標本化の結果、Ｋ個の標本化値が得られ、こ
のに個の値は２進位相語ＰＨとして符号化された位相関
係の各ピットを表わす実施例ではに＝牛とした、即ち位
相語ＰＨは４ ｂｉｔを有する。Ｋ＝牛のとき、補助ク
ロックＳの周波数の２ 倍（ｎ−０，１，２・・・（
Ｋ−１））の周波数を有する信号として、コヒーレント
な信号Ｓ、２・Ｓ、４・Ｓ、８・Ｓが生ずる。
このコヒーレント信号Ｓ、２・Ｓ、４・Ｓ、８・Ｓは位
相制御ループＰＬＬ ｌからシフトレジスタＳＯＨへと
送出される。プレジオクロナス補助信号５ＰＬＥＳは混
合器Ｍ１の出力側から切換スイッチＵを介してやはりシ
フトレジスタＳＯＨに達する。切換スイッチＵはこの場
合２つの切換位置１．２を有し、クロック発生器ＴＶ
ｌからの測定信号ＭＳの測定期間ＭＩ で制御される。
相制御ループＰＬＬ ｌからシフトレジスタＳＯＨへと
送出される。プレジオクロナス補助信号５ＰＬＥＳは混
合器Ｍ１の出力側から切換スイッチＵを介してやはりシ
フトレジスタＳＯＨに達する。切換スイッチＵはこの場
合２つの切換位置１．２を有し、クロック発生器ＴＶ
ｌからの測定信号ＭＳの測定期間ＭＩ で制御される。
その際切換スイッチＵは測定期間Ｍ工 の範囲内で切換
位置ｌにあり、この切換位置１のとき、走査により得ら
れた牛つの標本化値がシフトレジスタＳＯＨに並列に記
憶される。測定期間ＭＩ以外の範囲に対応する、切換ス
イッチＵの他方の切換位置２では、Φつの標本化値がシ
フトクロックＳＴ でもってシフトレジスタＳＯＨの出
力側に直列に送出される。並列−直列変換動作のため、
シフトレジスタＳＯＨには付加的制御線ｐ／Ｓが設けら
れている。
位置ｌにあり、この切換位置１のとき、走査により得ら
れた牛つの標本化値がシフトレジスタＳＯＨに並列に記
憶される。測定期間ＭＩ以外の範囲に対応する、切換ス
イッチＵの他方の切換位置２では、Φつの標本化値がシ
フトクロックＳＴ でもってシフトレジスタＳＯＨの出
力側に直列に送出される。並列−直列変換動作のため、
シフトレジスタＳＯＨには付加的制御線ｐ／Ｓが設けら
れている。
第２図には、位相検出動作を説明するために、切換スイ
ッチＵを制御する測定信号ＭＳおよびプレジオクロナス
補助クロック５ＰＬＥＳならびにΦつの互いにコヒーレ
ントな、補助クロックＳの周波数の各々２ 倍、２ 倍
、２ 倍、２３倍の周波数を有する信号の時間経過を示
す波形図が示されている。４つの互いにコヒーレントな
信号は従って、ｓ、２・Ｓ、Φ・ｓ、６・Ｓで示される
。
ッチＵを制御する測定信号ＭＳおよびプレジオクロナス
補助クロック５ＰＬＥＳならびにΦつの互いにコヒーレ
ントな、補助クロックＳの周波数の各々２ 倍、２ 倍
、２ 倍、２３倍の周波数を有する信号の時間経過を示
す波形図が示されている。４つの互いにコヒーレントな
信号は従って、ｓ、２・Ｓ、Φ・ｓ、６・Ｓで示される
。
標本化自体は、例えばプレジオクロナス補助クロック５
ＰＬＥＳの立上り側縁と同時に行なわれる。第２図にお
いて、プレジオクロナス補助クロック５ＰＬＥＳの最初
の立上り側縁は測定信号ＭＳの測定期間Ｍ工の外の領域
にある。この場合標本化は行なわれない。
ＰＬＥＳの立上り側縁と同時に行なわれる。第２図にお
いて、プレジオクロナス補助クロック５ＰＬＥＳの最初
の立上り側縁は測定信号ＭＳの測定期間Ｍ工の外の領域
にある。この場合標本化は行なわれない。
これに対し、プレジオクロナス補助クロック５ＰＬＫＳ
の次の立上り側縁は測定信号ＭＳ の測定期間ＭＩ内に
あるので、信号ｓ、２・ｓ、４・Ｓ。
の次の立上り側縁は測定信号ＭＳ の測定期間ＭＩ内に
あるので、信号ｓ、２・ｓ、４・Ｓ。
８Ｓを標本化する。補助クロックＳならびに信号２・Ｓ
の標本化の結果各々論理値“０″が得られ、信号牛・Ｓ
および８・Ｓの標本化では各々論理値″１″′が得られ
る。補助クロックＳに、２准将号化位相語ＰＨの最下桁
ビットを対応させ、信号８・Ｓに最下桁ビットを対応さ
せると、シフトレジスタＳＣＨには、（最下桁ビットか
ら始まって）１，１．○、Ｏの標本化値が並列に記憶さ
れる。切換スイッチＵが切換位置２に切換えられると、
この牛つの標本化値がシフトクロックＳＴでもってシフ
トレジスタＳＯＨの出力側に直列に送出され、その結果
出力側には牛ディジット２進符号化された位相語１１０
０が生ずる。
の標本化の結果各々論理値“０″が得られ、信号牛・Ｓ
および８・Ｓの標本化では各々論理値″１″′が得られ
る。補助クロックＳに、２准将号化位相語ＰＨの最下桁
ビットを対応させ、信号８・Ｓに最下桁ビットを対応さ
せると、シフトレジスタＳＣＨには、（最下桁ビットか
ら始まって）１，１．○、Ｏの標本化値が並列に記憶さ
れる。切換スイッチＵが切換位置２に切換えられると、
この牛つの標本化値がシフトクロックＳＴでもってシフ
トレジスタＳＯＨの出力側に直列に送出され、その結果
出力側には牛ディジット２進符号化された位相語１１０
０が生ずる。
標本化自体が、プレジオクロナス補助クロック５ＰＬＥ
Ｓの立上り側縁が偶然信号ｓ、２・ｓ、４・Ｓ、８・Ｓ
の側縁の１つと一致することによって困難になることが
ある。これにより間違った位相でおり、マルチ・々イブ
レータ段のイネイブル入力端には、位相制御ループＰＬ
Ｌ ｌから取り出される、補助クロックＳの２ 倍の周
波数の信号、つまり信号１６・Ｓが加えられる。この結
果、プレジオクロナス補助クロック５ＰＬＥＳは標本化
の際、その立上り側縁が測定期間ＭＩ 内にあり且つ同
時に信号１６・Ｓが論理値°′１″′を有するときのみ
作用する。これにより、標本化を開始させるプレジオク
ロナス補助クロック５ＰＬＥＳの立上り側縁が、標本化
すべき信号ｓ、２・ｓ、 ４−・Ｓ、３・Ｓのどの側縁
とも確実に一致しなく々るシフトレジスタＳＣＨの出力
側の２進位相ｉｐＨは、１つの・ξルス列の付加情報と
して用いられ、この・ξルス列は別の１つの・ξルス列
と共に合計・ξルス列ＳＴ にまとめられ、１つのノ
ξルスフレーム内で受信側に伝送される。受信側では送
信側に相応する処理が逆の順序で行なわれる。
Ｓの立上り側縁が偶然信号ｓ、２・ｓ、４・Ｓ、８・Ｓ
の側縁の１つと一致することによって困難になることが
ある。これにより間違った位相でおり、マルチ・々イブ
レータ段のイネイブル入力端には、位相制御ループＰＬ
Ｌ ｌから取り出される、補助クロックＳの２ 倍の周
波数の信号、つまり信号１６・Ｓが加えられる。この結
果、プレジオクロナス補助クロック５ＰＬＥＳは標本化
の際、その立上り側縁が測定期間ＭＩ 内にあり且つ同
時に信号１６・Ｓが論理値°′１″′を有するときのみ
作用する。これにより、標本化を開始させるプレジオク
ロナス補助クロック５ＰＬＥＳの立上り側縁が、標本化
すべき信号ｓ、２・ｓ、 ４−・Ｓ、３・Ｓのどの側縁
とも確実に一致しなく々るシフトレジスタＳＣＨの出力
側の２進位相ｉｐＨは、１つの・ξルス列の付加情報と
して用いられ、この・ξルス列は別の１つの・ξルス列
と共に合計・ξルス列ＳＴ にまとめられ、１つのノ
ξルスフレーム内で受信側に伝送される。受信側では送
信側に相応する処理が逆の順序で行なわれる。
このためには、互いにプレジオクロナス同期されたデー
タクロックＤＴ 、 ＤＴ を再生するＬＥＳ だめの位相関係の評価が必要である。このだめの受信側
の相応の回路を第３図に示す。
タクロックＤＴ 、 ＤＴ を再生するＬＥＳ だめの位相関係の評価が必要である。このだめの受信側
の相応の回路を第３図に示す。
第３図の受信側回路装置において、到来した合計ノξル
ス列Ｓ工 はクロック再生のために先ず再生器ＲＧ
に加えられ、次に分周比２；１の分周器ＴＬに加えられ
る。この分周器ＴＬの出力側にハ、基準データクロック
ＤＴ と補助クロックＳとから成る合計クロックＤＴ
十Ｓが再生される。合計クロックＤＴ＋Ｓから第２の
位相制御ループＰＬＬ ２を介して直接基準データクロ
ックＤＴが取出される。第２の位相制御ループＰＬＬ
２は更に補助クロックＳの周波数の２Ｋ 倍の周波数を
有する信号（即ちに＝牛のとき信号１６・Ｓ）と、第２
のクロックＴＶ ２を介して口）Ｓノ々ルスＬ トラ
発生器る。ロー）％ノξルスＬの周波数は送信側の位相
検出周期に従って、補助クロックＳの周波数のＶの周波
数に一致する３ ゜即ち、補助クロックＳが周波数１２８ ｋＨｚのとき
ローＰ−ぐルスＬの周波数は１２６ ｋＨｚ ： ８＝
１５ ｋＨｚである。
ス列Ｓ工 はクロック再生のために先ず再生器ＲＧ
に加えられ、次に分周比２；１の分周器ＴＬに加えられ
る。この分周器ＴＬの出力側にハ、基準データクロック
ＤＴ と補助クロックＳとから成る合計クロックＤＴ
十Ｓが再生される。合計クロックＤＴ＋Ｓから第２の
位相制御ループＰＬＬ ２を介して直接基準データクロ
ックＤＴが取出される。第２の位相制御ループＰＬＬ
２は更に補助クロックＳの周波数の２Ｋ 倍の周波数を
有する信号（即ちに＝牛のとき信号１６・Ｓ）と、第２
のクロックＴＶ ２を介して口）Ｓノ々ルスＬ トラ
発生器る。ロー）％ノξルスＬの周波数は送信側の位相
検出周期に従って、補助クロックＳの周波数のＶの周波
数に一致する３ ゜即ち、補助クロックＳが周波数１２８ ｋＨｚのとき
ローＰ−ぐルスＬの周波数は１２６ ｋＨｚ ： ８＝
１５ ｋＨｚである。
基準データクロックＤＴ に対しプレジオクロナス同期
されたデータクロックＤＴＰＬＦ、ｓを発生α９ するためには先ずプレジオクロナス補助クロックＳＰＬ
□８を再生しなければならない。このために位相変調器
ＰＭがＫ（−牛）段の２進分周器の形で設けられている
。位相変調器ＰＭには、一方では合計・ξルス列Ｓ王
から取出されだ２進位相語ＰＨが直列−並列変換器ｓ
ｐｗを介して供給され、他方ではローｒ−ξルスＬが第
２のクロック発生器ＴＶおよび第２のマルチ・々イブレ
ータ段ＫＳ ２を介して供給される。位相変調器ＰＭの
イネイブル入力端子には第２の位相制御ループＰＬＬ
２からの信号１６・Ｓが供給される。この信号１６・Ｓ
は第２のマルチ・ζイブレータ段ＫＳ２のイネイブル入
力端子にも供給される。
されたデータクロックＤＴＰＬＦ、ｓを発生α９ するためには先ずプレジオクロナス補助クロックＳＰＬ
□８を再生しなければならない。このために位相変調器
ＰＭがＫ（−牛）段の２進分周器の形で設けられている
。位相変調器ＰＭには、一方では合計・ξルス列Ｓ王
から取出されだ２進位相語ＰＨが直列−並列変換器ｓ
ｐｗを介して供給され、他方ではローｒ−ξルスＬが第
２のクロック発生器ＴＶおよび第２のマルチ・々イブレ
ータ段ＫＳ ２を介して供給される。位相変調器ＰＭの
イネイブル入力端子には第２の位相制御ループＰＬＬ
２からの信号１６・Ｓが供給される。この信号１６・Ｓ
は第２のマルチ・ζイブレータ段ＫＳ２のイネイブル入
力端子にも供給される。
従ってローＰノぐルスＬは、信号１６・Ｓが論理値“１
″のときのみ位相変調器ＰＭに作用する。４段の２進分
周器として構成された位相変調器ＰＭにおいて、プレジ
オクロナス補助クロック５ＰＬＩＬｉＳが信号１６・Ｓ
から作られる。このために、位相変調器ＰＭ にロード
ＡルスＬＫよッテ周期的に牛ディジット２進位相語ＰＨ
が供給される。位相詰ＰＨが変化すると、その結果プレ
ジオクロナス補助クロック５ＰＬＥＦ３の位相が変化す
る。
″のときのみ位相変調器ＰＭに作用する。４段の２進分
周器として構成された位相変調器ＰＭにおいて、プレジ
オクロナス補助クロック５ＰＬＩＬｉＳが信号１６・Ｓ
から作られる。このために、位相変調器ＰＭ にロード
ＡルスＬＫよッテ周期的に牛ディジット２進位相語ＰＨ
が供給される。位相詰ＰＨが変化すると、その結果プレ
ジオクロナス補助クロック５ＰＬＥＦ３の位相が変化す
る。
位相変調器ＰＭの出力側に送出されるプレジオクロナス
補助クロック５ＰＬＥＳは、混合ＷＭ２において基準デ
ータクロックＤＴ と補助クロックＳとから成る合計ク
ロックＤＴ＋Ｓと混合される。混合器Ｍ２はこの場合Ｋ
ＸＯＲゲートとして構成されている。混合器Ｍ２の出力
側には混合信号ＳＧが生じ、狭帯域フィルタＦ工りに供
給され、そこから所望のプレジオクロナスデータ備えた
非直線性位相制御ループとして構成すると有利である。
補助クロック５ＰＬＥＳは、混合ＷＭ２において基準デ
ータクロックＤＴ と補助クロックＳとから成る合計ク
ロックＤＴ＋Ｓと混合される。混合器Ｍ２はこの場合Ｋ
ＸＯＲゲートとして構成されている。混合器Ｍ２の出力
側には混合信号ＳＧが生じ、狭帯域フィルタＦ工りに供
給され、そこから所望のプレジオクロナスデータ備えた
非直線性位相制御ループとして構成すると有利である。
第１図は、本発明のディジタル通信伝送装置の送信側の
、互いにプレジオクロナス同期すした２つのデータクロ
ック間の位相関係を得るだめの回路装置のブロック回路
図、第２図は、第１図の回路装置での位相検出動作を説
明するだめの波形図、第３図は本発明のディジタル通信
伝送系の受信側の、互いにプレジオクロナス同期された
データクロックを再生するだめに位相関係を評価する回
路装置のブロック回路図。 ＤＴ・・・基準データクロック、ＤＴ ・・・プレ
ＬＫＳ
、互いにプレジオクロナス同期すした２つのデータクロ
ック間の位相関係を得るだめの回路装置のブロック回路
図、第２図は、第１図の回路装置での位相検出動作を説
明するだめの波形図、第３図は本発明のディジタル通信
伝送系の受信側の、互いにプレジオクロナス同期された
データクロックを再生するだめに位相関係を評価する回
路装置のブロック回路図。 ＤＴ・・・基準データクロック、ＤＴ ・・・プレ
ＬＫＳ
Claims (1)
- 【特許請求の範囲】 １、送信側において、２つの相互にプレジオクロナス同
期されたデータクロックで標本化された２つの・ξルス
列に各々１つの付加情報を「正のスタッフィング」方式
で付加し、更に、両・ぐルス列は各付加情報と共に１つ
の合計ノξルス列（Ｓ工）にまとめて１つのノミレスフ
レーム内で受信側に伝送し、受信側では送信側とは逆の
順序で再び処理する、ディジタル通信伝送系において、
両付加情報のうちの１つが、相互にプレジオクロナス同
期された、データクロック（ＤＴ、ＤＴ ）間の
瞬時ＬＥＳ 位相関係を２進位相語（ＰＨ）として含むようにし、送
信側でこの２進位相語（ＰＨ）を得るために、基準デー
タクロック（ＤＴ）を表わすデータクロックに同期され
たクロック発生器（ＴＶＩ）を位相制御ループ（ＰＬＬ
ｌ）と共に設け、該位相制御ループ（ＰＬＬ １ ）
から分周器を介して、補助クロック（Ｓ）を導出し、さ
らに混合器（Ｍｌ）を設け、この混合器の一方の入力側
に基準クロック（ＤＴ）と補助クロック（Ｓ）との合計
クロック（ＤＴ＋Ｓ）を供給し、混合器の他方の入力側
には、前記基準クロックに対してプレジオクロナス同期
された別のデータクロック（ＤＴＰＬＥＳ）を供給し、
混合器出力側に生ずる、前記補助クロック（Ｓ）に対し
てプレジオクロナス同期された補助クロック（Ｓ
）の位相をＬＥＳ 、前記補助クロック（Ｓ）の位相と比較し、また受信側
では、到来した合計・ξルス列（Ｓ工）から再生器（Ｒ
Ｇ）と分周器（ＴＬ）とを介して合計クロック（ＤＴ＋
Ｓ）を再生し、該合計クロックから第２の位相制御ルー
プ（ＰＬＩＩ ２ ）を介して、基準データクロック（
ＤＴ）と、補助クロック（Ｓ）の２に倍の周波数を有す
る信号と、ロード・ξルス（Ｌ）と全発生し、更に基準
データクロック（ＤＴ）に対しプレジオクロナス同期さ
れたデータクロック（ＤＴＰＬＥＳ ）を得るために
、先ずプレジオクロナス補助クロック（５ＰＩＪＳ ）
を再生シ、これを合計クロック（ＤＴ＋Ｓ）と混合し、
この混合信号（ＳＧ）からフィルタ（Ｆ工Ｌ）ヲ介して
所望のプレシオクロナステータクロック（ＤＴ
）を取出すことを特徴とするＴＪＥＳ 、ディジタル通信伝送装置。 ２、 プレジオクロナス補助信号（Ｓ ）で、ＬＥ
Ｓ Ｋ個の互いにコヒーレントな、補助クロック（Ｓ）の周
波数の２ｎ倍、ただしｎ−０，１，２・・・（Ｋ−１）
、の周波数を有する信号を同時に標本化し、標本化の結
果得られたに個の標本化値が、所定の２進位相語（ＰＨ
）に対する各ピットを表わすようにした特許請求の範囲
第１項記載のディジタル通信伝送装置３ 位相制御ルー
プ（ＰＬＬ １ ）と切換スイッチ（Ｕ）とに接続され
たシフトレジスタ（５ＯＨ）ヲ設け、該シフトレ、ジス
タに一方では位相制御ループ（ＰＬＬ ｌ ）を介して
、Ｋ個の互いにコヒーレントな、補助信号（Ｓ）の周波
数の２ｎ倍（ｎ−○、 ｌ、 ２−（Ｋ−１） ）の周
波数を有する信号を供給し、他方ではプレジオクロナス
補助信号（Ｓ ）を、測定信ＬＥＳ 号（ＭＳ）の測定期間（ＭＩ）によって制御される切換
スイッチ（Ｕ）を介して供給し、更に測定期間（Ｍｌ）
の範囲内に相応する切換スイッチ（Ｕ）の切換位置（１
）では、標本化により得られたに個の標本化値がシフト
レジスタ（ＳＣＨ）に並列に記憶されるようにし、測定
期間外の範囲に相応する切換スイッチ（Ｕ）の他方の切
換位置（２）では、Ｋ個の標本化値がシフトクロック（
ｓＴ）でもってシフトレジスタ（ＳｃＨ）の出力側に送
出されるようにした特許請求の範囲第２項記載のディジ
タル通信伝送装置。 屯 混合器（Ｍｌ）と切換スイッチ（Ｕ）との接続線に
マルチバイブレータ段（ＫＳＩ）を設け、該マルチバイ
ブレータ段のイネイブル入力側に位相制御ループ（ＰＬ
Ｌ ｌ ）から取出した別の、補助クロック（Ｓ）の２
Ｋ 倍の周波数を有する信号を加える特許請求の範囲第
３項記載のディジタル通信伝送装置。 、５．混合器（Ｍｌ）をＤフリップフロップとした特許
請求の範囲第１項記載のディジタル通信伝送装置。 ６、 プレジオクロナス補助クロック（Ｓ ）ＬＥ
Ｓ の再生のだめに、位相変調器（ＰＭ）をにディジット２
進分周器として構成して設け、該位相変調器に補助クロ
ック（Ｓ）の２に倍の周波数の信号を供給し、更に前記
位相変調器１Ｃｏ−ド・ぐルス（Ｌ）でもって２進位相
語（ＰＨ）を周期的に供給する特許請求の範囲第１項記
載のディジタル通信伝送装置。 ７、 ロード・ξルス（Ｌ）を第２のクロック発生器（
ＴＶ２）と第２のマルチバイブレータ段（ＭＳ２）とを
介して位相変調器（ＰＭ）に供給し、第２のマルチバイ
ブレータ段（ＭＳ２）のイネイブル入力側には補助クロ
ック（Ｓ）の周波数の２Ｋ 倍の周波数を有する信号を
供給する特許請求の範囲第６項記載のディジタル通信伝
送装置。 ８、 プレジオクロナス補助クロック（Ｓ ）Ｐ：
ＬＫＳ と合計クロック（ＤＴ＋Ｓ）との混合のため、ＥＸＯＲ
ゲー）（Ｍ２）を設けた特許請求の範囲第１項記載のデ
ィジタル通信伝送装置。 ９、混合信号の濾波に用いられるフィルタ（Ｆ工Ｌ）を
、周波数比較器および位相比較器を備えた非直線性位相
制御ループとして構成した特許請求の範囲第１項記載の
ディジタル通信伝送装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823201965 DE3201965A1 (de) | 1982-01-22 | 1982-01-22 | Digitales nachrichtenuebertragungssystem |
| DE3201965.3 | 1982-01-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58131850A true JPS58131850A (ja) | 1983-08-05 |
| JPH0225576B2 JPH0225576B2 (ja) | 1990-06-04 |
Family
ID=6153673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58006742A Granted JPS58131850A (ja) | 1982-01-22 | 1983-01-20 | デイジタル通信伝送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4489421A (ja) |
| EP (1) | EP0085337B1 (ja) |
| JP (1) | JPS58131850A (ja) |
| AT (1) | ATE14058T1 (ja) |
| DE (2) | DE3201965A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3410188C2 (de) * | 1984-03-20 | 1986-10-23 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und Schaltungsanordnung zur Taktkorrektur in einer digitalen Datenübertragungseinrichtung |
| DE3515572A1 (de) * | 1985-04-30 | 1986-11-06 | Siemens AG, 1000 Berlin und 8000 München | Wortsynchronisationsverfahren in einem digitalen nachrichtenuebertragungssystem |
| EG17964A (en) * | 1985-09-13 | 1991-06-30 | Siemens Ag | A method of transmission for a digital signal |
| ATE63413T1 (de) * | 1986-04-14 | 1991-05-15 | Siemens Ag | Demultiplexstufe eines digitalsignal¨bertragungsger|tes. |
| CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
| US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
| US5260978A (en) * | 1992-10-30 | 1993-11-09 | Bell Communications Research, Inc. | Synchronous residual time stamp for timing recovery in a broadband network |
| US5638379A (en) * | 1995-06-06 | 1997-06-10 | Symmetricom, Inc. | Encoding system for distribution of synchronization |
| US5828670A (en) * | 1995-06-06 | 1998-10-27 | Symmetricom, Inc. | Distribution of synchronization in a synchronous optical environment |
| FR3045251B1 (fr) * | 2015-12-11 | 2018-01-26 | Thales | Procedes et dispositifs de transmission de train binaire continu dans un reseau numerique non synchrone du train binaire |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3946161A (en) * | 1970-10-26 | 1976-03-23 | Communications Satellite Corporation | Distributed bit stuff decision transmission |
| US3873773A (en) * | 1971-10-26 | 1975-03-25 | Martin Marietta Corp | Forward bit count integrity detection and correction technique for asynchronous systems |
| NL7208875A (ja) * | 1972-06-28 | 1974-01-02 | ||
| CH579855A5 (ja) * | 1973-10-10 | 1976-09-15 | Siemens Ag Albis | |
| FR2269158B1 (ja) * | 1974-04-26 | 1976-10-15 | Ibm France | |
| US4072987A (en) * | 1975-03-26 | 1978-02-07 | Micro Consultants Limited | Digital storage systems |
| US3961136A (en) * | 1975-04-25 | 1976-06-01 | International Telephone And Telegraph Corporation | Digital data transmit and receive channel modem |
| US4025720A (en) * | 1975-05-30 | 1977-05-24 | Gte Automatic Electric Laboratories Incorporated | Digital bit rate converter |
| US4053715A (en) * | 1976-03-22 | 1977-10-11 | Trw Inc. | Stuffing channel unit for telephone pcm system |
| FR2373198A1 (fr) * | 1976-12-03 | 1978-06-30 | Cit Alcatel | Dispositif de multiplexage numerique de trains plesiochrones |
| DE2908366A1 (de) * | 1979-03-03 | 1980-09-11 | Tekade Felten & Guilleaume | Verfahren und schaltungsanordnung fuer einen phasenvergleich in einem digitalen nachrichtenuebertragungssystem |
-
1982
- 1982-01-22 DE DE19823201965 patent/DE3201965A1/de not_active Withdrawn
-
1983
- 1983-01-12 US US06/457,354 patent/US4489421A/en not_active Expired - Fee Related
- 1983-01-17 EP EP83100358A patent/EP0085337B1/de not_active Expired
- 1983-01-17 DE DE8383100358T patent/DE3360307D1/de not_active Expired
- 1983-01-17 AT AT83100358T patent/ATE14058T1/de not_active IP Right Cessation
- 1983-01-20 JP JP58006742A patent/JPS58131850A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0085337B1 (de) | 1985-06-26 |
| ATE14058T1 (de) | 1985-07-15 |
| DE3360307D1 (en) | 1985-08-01 |
| DE3201965A1 (de) | 1983-08-04 |
| JPH0225576B2 (ja) | 1990-06-04 |
| EP0085337A3 (en) | 1983-09-28 |
| EP0085337A2 (de) | 1983-08-10 |
| US4489421A (en) | 1984-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI410791B (zh) | 用以傳送及接收複數個資料位元的裝置與方法 | |
| JPH02223243A (ja) | 差動展開スペクトラムデータエンコーダとデータ相関器と展開スペクトラム信号符号化方法とデータ信号相関方法 | |
| JPS58131850A (ja) | デイジタル通信伝送装置 | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US6396877B1 (en) | Method and apparatus for combining serial data with a clock signal | |
| JPS63136852A (ja) | 信号伝送システム | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| JPS60180359A (ja) | ４位相状態形“ｏｑｐｓｋ”デジタル変調器‐復調器のための２進数値信号列の符号化‐復号化装置 | |
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| KR950020649A (ko) | 디지탈오디오신호의 복조장치 | |
| JP2572984B2 (ja) | フェ−ズコヒレント復調器 | |
| JPS596542B2 (ja) | パルス受信回路 | |
| JPH0210619B2 (ja) | ||
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JP3487228B2 (ja) | マンチェスタ符号化装置 | |
| JPH0265318A (ja) | 信号送受信装置 | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPH11177638A (ja) | マンチェスタ符号受信回路 | |
| KR900004624B1 (ko) | 디지탈 오디오 테이프 레코더의 디지탈출력 동기신호 발생회로 | |
| JPS6320919A (ja) | スプリツトフエ−ズ符号化回路 | |
| KR890000590B1 (ko) | 디지탈 무선통신 장치에 있어서의 송신장치 | |
| JP3088433B2 (ja) | Ｍｓｋ復調装置 |