KR950020649A - 디지탈오디오신호의 복조장치 - Google Patents

디지탈오디오신호의 복조장치 Download PDF

Info

Publication number
KR950020649A
KR950020649A KR1019930032128A KR930032128A KR950020649A KR 950020649 A KR950020649 A KR 950020649A KR 1019930032128 A KR1019930032128 A KR 1019930032128A KR 930032128 A KR930032128 A KR 930032128A KR 950020649 A KR950020649 A KR 950020649A
Authority
KR
South Korea
Prior art keywords
parallel
serial
data
signal
output
Prior art date
Application number
KR1019930032128A
Other languages
English (en)
Other versions
KR970002845B1 (ko
Inventor
고태호
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019930032128A priority Critical patent/KR970002845B1/ko
Priority to US08/366,154 priority patent/US5570393A/en
Publication of KR950020649A publication Critical patent/KR950020649A/ko
Application granted granted Critical
Publication of KR970002845B1 publication Critical patent/KR970002845B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 인터페이스 포매트 재생수단에서 출력되는 디지탈 오디오 인터페이스 포매트를 디지탈-아날로그 변환수단에서 본래의 포매트로 복조하는 장치에 있어서, 상기 디지탈 오디오 인터페이스 포매트에 동기된 클럭펄스를 발생하여 주변장치에 공급하는 시스템 클럭발생수단과, 상기 디지탈 오디오 인터페이스 포매트의 헤더구간을 검출하는 헤더 검출수단과, 상기 헤더 검출수단의 검출펄스에 존재하는 동기클럭으로 카운트하여 프레임 단위로 로크(Lock)가 언로크(UnLock) 상태에 해당된 신호를 출력하는 로크 검출수단과, 상기 디지탈 오디오 인터페이스 포매트신호의 실제 데이터가 시작되는 서브코드의 시작점을 감지하여 동기신호를 출력하는 동기신호 발생수단과, 상기 인터페이스 포매트 재생수단에서 출력되는 신호의 헤더구간을 제외한 데이터구간을 복조하여 출력하는 복조수단과, 상기 복조수단에서 출력된 직렬데이터를 병렬데이터로 변환하는 직병렬 변환수단과, 상기 직병렬 변환수단에서 출력되는 병렬 비제로 복귀 데이터를 에러체크 펄스를 이용하여 우수 패리티에러를 검출하고 이에 따라 상기 데이터를 래치하여 출력하는 에러검출 및 래치수단과, 상기 디지탈 오디오 인터페이스 포매트에 동기된 디지탈-아날로그 변환제어용 신호를 출력하는 콘버팅 제어신호 발생수단과, 상기 에러검출수단 및 래치수단에서 출력된 병렬데이터를 직렬데이터로 변환하여 디지탈-아날로그 변환수단에 공급하는 병직렬 변환수단으로 구성되어 비동기 직렬방식으로 입력되는 인터페이스 포매트 신호를 비제로 복귀 데이터로 복조함과 동시에 프레임 단위로 에러를 정정한 후 상기 인터페이스 포매트 신호와 디지탈-아날로그 변환제어용 콘트롤 신호에 동기시켜 출력하여 본래의 오디오 소스로 재생하는 디지탈 오디오 신호의 복조장치.

Description

디지탈 오디오 신호의 복조장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 디지탈 오디오 신호의 복조장치의 실시예시도.
제4도는 제3도에 도시된 복조장치의 작동을 설명하기 위한 주요부분의 입출력 파형도.

Claims (10)

  1. 인터페이스 포매트 재생수단에서 출력되는 디지탈 오디오 인터페이스 포매트를 디지탈-아날로그 변환수단에서 본래의 포매트로 복조하는 장치에 있어서, 상기 디지탈 오디오 인터페이스 포매트에 동기된 클럭펄스를 발생하여 주변장치에 공급하는 시스템 클럭발생수단과, 상기 디지탈 오디오 인터페이스 포매트의 헤더구간을 검출하는 헤더검출수단과, 상기 헤더 검출수단의 검출펄스에 존재하는 동기클럭으로 카운트하여 프레임 단위로 로크(Lock)와 언로크(UnLock) 상태에 해당된 신호를 출력하고 로크 검출수단과, 상기 디지탈 오디오 인터페이스 포매트신호의 실제 데이터가 시작되는 서브코드의 시작점을 감지하여 동기신호를 출력하는 동기신호 발생수단과, 상기 인터페이스 포매트 재생수단에서 출력되는 신호의 헤더구간을 제외한 데이터구간을 복조하여 출력하는 복조수단과, 상기 복조수단에서 출력된 직렬데이터를 병렬데이터로 변환하는 직병렬 변환수단과, 상기 직병렬 변환수단에서 출력되는 병렬 비제로 복귀 데이터를 에러체크 펄스를 이용하여 우수 패리티 에러를 검출하고 이에 따라 상기 데이터를 래치하여 출력하는 에러검출 및 래치수단과, 상기 디지탈 오디오 인터페이스 포매트에 동기된 디지탈-아날로그 변환제어용 신호를 출력하는 콘버팅 제어신호 발생수단과, 상기 에러검출수단 및 래치수단에서 출력된 병렬데이터를 직렬데이터로 변환하여 디지탈-아날로그 변환수단에 공급하는 병직렬 변환수단으로 구성된 것을 특징으로 하는 디지탈 오디오 신호의 복조장치.
  2. 제1항에 있어서, 상기 시스템 클럭 발생수단은 인터페이스 포매트신호의 헤더 시작점부터 8T 주기의 위상신호에 해당된 기준신호를 발생하는 기준신호 발생회로와, 상기 기준신호 발생회로에서 출력되는 위상신호를 입력으로 하여 상기 포매트신호에 동기된 동기클럭 펄스를 발생하는 PLL회로로 구성된 것을 특징으로 하는 디지탈 오디오 신호의 복조장치.
  3. 제1항 또는 제2항에 있어서, 상기 복조수단은 로크검출수단과 동기신호 발생수단에서 각각 출력되는 신호를 입력으로 하여 헤더구간을 제외한 포매트 전구간에 해당된 인네이블 신호를 출력하는 복조인네이블 신호발생 회로와, 상기 복조인네이블 신호발생회로에서 출력되는 인네이블 신호구간동안 인터페이스 포매트신호를 복조하는 위상복조회로로 구성된 것을 특징으로 하는 디지탈 오디오 신호의 복조장치.
  4. 제1항에 있어서, 상기 직병렬 변환수단은 인터페이스 포매트신호의 1프레임 동안 복수개의 클럭펄스를 출력하는 직병렬 클럭발생 회로와, 상기 직병렬 클럭 발생회로에서 출력되는 클럭펄스에 매칭되어 복조수단에서 출력되는 직렬복조데이터를 병렬데이터로 변환하는 직병렬 변환회로로 구성된 것을 특징으로 하는 디지탈 오디오 신호의 복조장치.
  5. 제4항에 있어서, 상기 직병렬 변환회로는 직렬입력데이터를 쉬프트하여 병렬데이터로 출력하는 직병렬 쉬프트 레지스트로 구성된 것을 특징으로 하는 디지탈 오디오 신호의 복조장치.
  6. 제1항에 있어서, 상기 에러검출 및 래치수단은 직병렬 변환수단에서 복조데이터(비제로 복귀 데이터)가 병렬로 변환되는 시점에서 우수 패리티 에러체크를 하기 위한 에러체크펄스를 발생하는 에러체크 펄스 발생회로와, 상기 에러체크 펄스발생회로에서 출력되는 에러체크 펄스로 에러를 검출하는 에러검출회로와, 상기 에러체크 펄스발생회로에서 출력되는 에러체크 펄스에 따라 래치회로의 작동을 제어하는 래치펄스를 발생하여 에러가 없는 병렬 비제로 복귀 데이터를 상기 래치회로에서 출력하도록 하는 래치펄스 발생회로로 구성된 것을 특징으로 하는 디지탈 오디오 신호의 복조장치.
  7. 제6항에 있어서, 상기 에러체크 펄스발생회로에서 출력되는 에러체크펄스는 헤더검출수단에서 출력되는 헤더검출펄스를 시스템 클럭발생수단에서 출력되는 동기클럭으로 58 클럭지연시킨 펄스인 것을 특징으로 하는 디지탈 오디오 신호의 복조장치.
  8. 제1항 또는 제2항에 있어서, 상기 콘버팅 제어신호 발생수단은 헤더 검출수단과 로크검출수단에서 각각 출력된 신호를 입력으로 하여 디지탈-아날로그 변환수단에 공급되는 4개의 콘트롤 신호를 인터페이스 포매트신호에 동기시키는 신호를 출력하는 동기신호 발생회로와, 상기 동기신호 발생회로에서 출력되는 동기신호에 매칭되어 상기 디지탈-아날로그 변환수단에 4개의 콘트롤신호를 공급하는 콘버팅 제어신호 발생회로로 구성된 것을 특징으로 하는 디지탈 오디오 신호의 복조장치.
  9. 제1항에 있어서, 상기 병직렬 변환수단은 에러검출 및 래치수단에서 출력된 병렬데이터를 입력으로하여 직렬 데이터로 변환시켜 출력하는 병직렬 변환회로와, 상기 병직렬 변환회로가 래치된 데이터를 로드하도록 에러체크 펄스발생회로에서 출력되는 펄스에 의해 작동되어 로드신호를 발생하는 로드펄스 발생회로와, 상기 콘버팅 제어신호 발생수단에서 출력되는 콘트롤신호를 입력으로 하여 상기 병직렬 변환회로에 인히비트(INHIBIT) 신호를 출력하는 병직렬 인네이블 신호발생 회로와, 상기 시스템 클럭 발생수단에서 출력되는 동기신호를 분주하여 병직렬 변환회로에 클럭펄스를 공급하는 병직렬 클럭발생회로로 구성된 것을 특징으로 하는 디지탈 오디오 신호의 복조장치
  10. 제9항에 있어서, 상기 병직렬 클럭펄스 발생회로에서 출력되는 클럭펄스는 시스템 클럭발생수단에서 출력되는 동기클럭신호를 2분주 한 것임을 특징으로 하는 디지탈 오디오 신호의 복조장치
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930032128A 1993-12-31 1993-12-31 디지탈 오디오 신호의 복조장치 KR970002845B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930032128A KR970002845B1 (ko) 1993-12-31 1993-12-31 디지탈 오디오 신호의 복조장치
US08/366,154 US5570393A (en) 1993-12-31 1994-12-29 Digital audio signal demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930032128A KR970002845B1 (ko) 1993-12-31 1993-12-31 디지탈 오디오 신호의 복조장치

Publications (2)

Publication Number Publication Date
KR950020649A true KR950020649A (ko) 1995-07-24
KR970002845B1 KR970002845B1 (ko) 1997-03-12

Family

ID=19375039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930032128A KR970002845B1 (ko) 1993-12-31 1993-12-31 디지탈 오디오 신호의 복조장치

Country Status (2)

Country Link
US (1) US5570393A (ko)
KR (1) KR970002845B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934460B1 (ko) * 2003-02-14 2009-12-30 톰슨 라이센싱 제 1 미디어 서비스와 제 2 미디어 서비스 사이의 재생을 자동으로 동기화하기 위한 방법 및 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3735848B2 (ja) * 1996-05-02 2006-01-18 ソニー株式会社 デジタル通信受信装置
JP3036470B2 (ja) * 1997-06-27 2000-04-24 株式会社オプテック リモコン受信装置
WO2000052692A1 (fr) * 1999-03-02 2000-09-08 Matsushita Electric Industrial Co., Ltd. Dispositif demodulant de signal d'interface audio numerique
US6999827B1 (en) * 1999-12-08 2006-02-14 Creative Technology Ltd Auto-detection of audio input formats
US6901127B1 (en) * 2000-04-26 2005-05-31 Sigmatel, Inc. Method and apparatus for data recovery
CN100342289C (zh) * 2004-01-07 2007-10-10 周扬潇 用计算机音频输出接口和游戏接口进行自动控制的方法
CN100361512C (zh) * 2004-08-05 2008-01-09 上海乐金广电电子有限公司 数码广播接收器的上锁检测装置以及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2377729A1 (fr) * 1977-01-14 1978-08-11 Thomson Csf Dispositif de decodage de signaux numeriques, et systeme comportant un tel dispositif
US4592072B1 (en) * 1982-05-07 1994-02-15 Digital Equipment Corporation Decoder for self-clocking serial data communications
US5040195A (en) * 1988-12-20 1991-08-13 Sanyo Electric Co., Ltd. Synchronization recovery circuit for recovering word synchronization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934460B1 (ko) * 2003-02-14 2009-12-30 톰슨 라이센싱 제 1 미디어 서비스와 제 2 미디어 서비스 사이의 재생을 자동으로 동기화하기 위한 방법 및 장치

Also Published As

Publication number Publication date
US5570393A (en) 1996-10-29
KR970002845B1 (ko) 1997-03-12

Similar Documents

Publication Publication Date Title
JPH1022799A (ja) 位相検出回路
JPH11122117A (ja) シリアル・パラレル変換装置
KR950020649A (ko) 디지탈오디오신호의 복조장치
KR0172904B1 (ko) 에이치디티브이의 범용클럭발생장치
US6985546B2 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
JPS63136852A (ja) 信号伝送システム
EP0481267B1 (en) Frame alignment circuit
JPS58131850A (ja) デイジタル通信伝送装置
KR880008546A (ko) 디지탈 코드 변환장치 및 방법
JPH0748725B2 (ja) フレーム同期回路
US6970527B2 (en) Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus
JPS613545A (ja) 標本化回路
JPH0590970A (ja) Ｃｍｉエンコーダ回路
KR0172459B1 (ko) 클럭재생방법 및 장치
JP2950351B2 (ja) パルス信号発生回路
JP3493111B2 (ja) 半導体集積回路装置
KR200229125Y1 (ko) 입출력보드에서의 바이트 클럭 발생 장치
KR920004447B1 (ko) 디지탈 오디오 인터페이스의 수신데이타의 사용자 비트 검출회로
KR100333717B1 (ko) 입력신호의에지검출을이용한클럭발생장치
JPH11122505A (ja) 映像信号のディジタル変換装置
JPH11284612A (ja) 伝送方法、伝送装置、クロック再生回路、およびクロック再生方法
JPH05114897A (ja) 位相同期回路
JPH06291753A (ja) データ伝送装置
JPH01256239A (ja) クロック信号抽出装置
JPH01235429A (ja) 同期信号検出回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee