CN111416601B - 一种pwm控制信号的产生方法、电路及芯片 - Google Patents
一种pwm控制信号的产生方法、电路及芯片 Download PDFInfo
- Publication number
- CN111416601B CN111416601B CN202010224296.0A CN202010224296A CN111416601B CN 111416601 B CN111416601 B CN 111416601B CN 202010224296 A CN202010224296 A CN 202010224296A CN 111416601 B CN111416601 B CN 111416601B
- Authority
- CN
- China
- Prior art keywords
- delay
- pwm
- pwm control
- signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title description 4
- 230000010354 integration Effects 0.000 claims abstract description 25
- 238000013461 design Methods 0.000 abstract description 9
- 230000003111 delayed effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Dc-Dc Converters (AREA)
- Pulse Circuits (AREA)
Abstract
本发明公开了一种PWM控制信号的产生方法、电路及芯片，其中，该方法包括：获取初始时间信号；对初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的定时信号精度相同、相位不同；对多个定时信号进行PWM调制，产生多个与定时信号一一对应的多个PWM控制信号；对多个PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。通过实施本发明，能够通过低精度时钟信号得到任意脉宽宽度的高精度PWM控制信号，运算简捷，简化了数字电路的设计难度，降低了数字电路的实现难度。
Description
技术领域
本发明涉及数字电路技术领域，具体涉及一种PWM控制信号的产生方法、电路及芯片。
背景技术
脉冲宽度调制(Pulse width modulation，PWM)作为一种利用数字信号对模拟电路进行控制的有效模拟控制方式，在很多的应用领域得到广泛的应用，例如测量、通信、各种功率控制与变换等相关的技术领域。PWM可以根据相应载荷的变化来调制晶体管基极或MOS管栅极的偏置，以实现晶体管或MOS管导通时间的改变，从而实现开关稳压电源或者恒流源输出的改变。
随着电子技术的发展，出现了多种脉冲宽度调制技术，其中包括：相电压控制PWM、脉宽PWM法、随机PWM、SPWM法、线电压控制PWM等，均可以通过调整PWM的周期、PWM的占空比而达到控制充电电流的目的。然而现有脉冲宽度调制技术若想使PWM输出的脉宽调制信号更精准，通常需要更高精度的定时信号。在数字电路中，定时信号一般表现为时钟信号，而高速的时钟信号，不但难以获得，还可能要引进PLL等特定的精密电路，因此，若想得到高精度PWM信号需要较高的设计要求，且实现难度较大。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的获得高精度PWM信号的难度较大的缺陷，从而提供一种PWM控制信号的产生方法、电路及芯片。
根据第一方面，本发明实施例提供了一种PWM控制信号的产生方法，包括：获取初始时间信号；对所述初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的所述定时信号精度相同、相位不同；对多个所述定时信号进行PWM调制，产生多个与所述定时信号一一对应的多个PWM控制信号；对多个所述PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。
结合第一方面，在第一方面的第一实施方式中，所述对所述初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号的步骤，包括：确定延时单元的级数以及各级延时单元的延时时长；将所述初始时间信号输入至对应所述级数的所述延时单元，所述延时单元对应所述延时时长对所述初始时间信号进行延时，得到对应延时级数和延时时长的多个定时信号。
结合第一方面第一实施方式，在第一方面的第二实施方式中，所述将所述初始时间信号输入至对应所述级数的所述延时单元，所述延时单元对应的所述延时时长对所述初始时间信号进行延时，得到对应延时级数和延时时长的多个定时信号的步骤，包括：将所述初始时间信号输入到第1级延时单元，以所述初始时间信号为基准利用所述第1级延时单元按照第1延时时长对所述初始时间信号进行延时，得到第1定时信号；将第n定时信号输入到第n+1级延时单元，以所述第n定时信号为基准利用所述第n+1级延时单元按照第n+1延时时长对所述初始时间信号进行延时，得到第n+1定时信号，其中，n取2至N的整数，N为所述级数。
结合第一方面第二实施方式，在第一方面的第三实施方式中，每一级的延时时长均相同。
结合第一方面第一实施方式，在第一方面的第四实施方式中，所述对多个所述定时信号进行PWM调制，产生多个与所述定时信号一一对应的多个PWM控制信号，包括：以所述对应延时级数和延时时长的定时信号为基准，对所述定时信号进行PWM调制；根据所述PWM调制，产生对应所述级数的PWM控制信号，所述级数的PWM控制信号之间的相位差异与所述级数的定时信号之间的相位差异相同。
结合第一方面第四实施方式，在第一方面的第五实施方式中，所述对多个所述PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号，包括：根据所述级数的PWM控制信号，确定整合所述级数的PWM控制信号的逻辑运算；根据所述逻辑运算对所述级数的PWM控制信号进行相位整合，产生目标精度的PWM控制信号。
结合第一方面第五实施方式，在第一方面的第六实施方式中，所述逻辑运算包括逻辑与运算、逻辑或运算和逻辑非运算。
根据第二方面，本发明实施例提供了一种PWM控制信号的产生电路，包括：延时阵列，用于获取初始时间信号，并对所述初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的所述定时信号精度相同、相位不同；PWM调制模块，与所述延时阵列连接，用于对多个所述定时信号进行PWM调制，产生多个与所述定时信号一一对应的多个PWM控制信号；整合逻辑电路，与所述PWM调制模块的输出端连接，用于对多个所述PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。
结合第二方面，在第二方面的第一实施方式中，包括：所述延时阵列包括相互级联的多级延时单元，每一级延时单元产生一个定时信号；所述PWM调制模块包括多个PWM调制单元，分别与所述多级延时单元连接，用于对相应的定时信号进行PWM调制，产生对应的PWM控制信号。
根据第三方面，本发明实施例提供了一种芯片，包括：第二方面或第二方面第一实施方式所述的PWM控制信号的产生电路。
本发明技术方案，具有如下优点：
1.本发明提供的PWM控制信号的产生方法，通过获取初始时间信号；对初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的定时信号精度相同、相位不同，对多个定时信号进行PWM调制，产生多个与定时信号一一对应的多个PWM控制信号，再对多个PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。该方法能够对低频时钟信号进行延时处理，再通过PWM调制以及逻辑运算即可得到任意脉宽调制长度的PWM控制信号，运算简捷，简化了数字电路的设计难度，降低了数字电路的实现难度。
2.本发明提供的PWM控制信号的产生电路，包括延时阵列、PWM调制模块和整合逻辑电路。该电路通过延时阵列对获取的初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的定时信号精度相同、相位不同；将定时信号输入至与延时阵列连接的PWM调制模块，由PWM调制模块对多个定时信号进行PWM调制，产生多个与定时信号一一对应的多个PWM控制信号；PWM调制模块的输出端与整合逻辑电路连接，可以对多个PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。该电路通过对初始信号进行延时处理，再通过PWM调制以及逻辑运算即可得到任意脉宽调制长度的PWM控制信号，数字电路设计难度低，易于实现，且逻辑运算简捷，可以简化了实现目标精度的PWM控制信号的数字电路的复杂度。
3.本发明提供的芯片，包括PWM控制信号的产生电路，基于PWM控制信号的产生电路的逻辑运算简单，应用于芯片的内部设计，可以显著提高芯片的处理速度。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中PWM控制信号的产生方法的流程图；
图2为本发明实施例中PWM控制信号的产生方法的流程图；
图3为本发明实施例中定时信号的示意图；
图4为本发明实施例中PWM控制信号的示意图；
图5为本发明实施例中整合PWM控制信号的示意图；
图6为本发明实施例中目标精度的PWM控制信号产生的示意图；
图7为本发明实施例中目标精度的PWM控制信号产生的示意图；
图8为本发明实施例中PWM控制信号的产生电路的原理框图；
图9为本发明实施例中PWM控制信号的产生电路的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例
本实施例提供一种PWM控制信号的产生方法，应用于实现脉冲宽度调制的数字电路上，如图1所示，该方法包括如下步骤：
S11，获取初始时间信号。
示例性地，初始时间信号为低精度时间信号。低精度时间信号以方波信号为例，精度对应为方波信号的占空比，如图3所示的方波信号，其精度为T0。低精度时间信号可以根据晶体管或MOS管的导通/截止时间来获取。本申请对初始时间信号的获取方式不作限定，本领域技术人员可以根据实际需要确定。
S12，对初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的定时信号精度相同、相位不同。
示例性地，将获取的低精度时间信号输入至延时单元，比如驱动buffer、组合逻辑非门，通过多级延时单元对该低精度时间信号进行多级延时操作，由于延时操作仅涉及时间延迟，而时间延迟表征信号相位，因此可以得到与所述多级延时操作一一对应的精度不变，相位不同的多个定时信号。
作为本申请一个可选的实施方式，如图2所示，步骤S12，可以包括：
S121，确定延时单元的级数以及各级延时单元的延时时长。
示例性地，延时单元的级数n根据PWM控制信号的目标定时精度Ts以及初始低精度时间信号的精度T0确定：n＝T0/Ts；各级延时单元的延时时长可以根据PWM控制信号的目标精度确定。本申请对延时单元的级数以及各级延时单元的延时时长不作限定，本领域技术人员可以根据实际需要确定。
S122，将初始时间信号输入至对应级数的延时单元，延时单元对应延时时长对初始时间信号进行延时，得到对应延时级数和延时时长的多个定时信号。
示例性地，低精度时间信号经过n个级联的延时单元，可以得到n个定时信号。n个定时信号的精度和不变，但由于不同的延时的存在，定位时刻发生了改变，即得到n个对应延时时长的定时信号，其中，每个延时单元可以由多个延时buffer组成。
作为本申请一个可选的实施方式，每一级的延时时长均相同。
示例性地，若n＝T0/Ts，则t1+t2+……+tn＝T0，由于每个延时单元可由多个基本延时器件组成，且组成延时单元的基本延时器件的延迟时间为Δt。N级延时单元的每级延时时长相同，即t1＝t2＝……＝tn＝Δt，则Δt＝Ts。
作为本申请一个可选的实施方式，步骤S122，可以包括：
首先，将初始时间信号输入到第1级延时单元，以初始时间信号为基准利用第1级延时单元按照第1延时时长对初始时间信号进行延时，得到第1定时信号。
示例性地，将初始时间信号输入到第1级延时单元，按照第1级延时单元的第1延时时长对初始时间信号进行延时，得到第1定时信号。获取的初始时间信号以低精度时间信号方波为例，如图3所示，第1定时信号是初始低精度时间信号经过第一级延时单元后形成的定时信号，其延时时长为第一级延时单元的总延时时间t1。
其次，将第n定时信号输入到第n+1级延时单元，以第n定时信号为基准利用第n+1级延时单元按照第n+1延时时长对初始时间信号进行延时，得到第n+1定时信号，其中，n取2至N的整数，N为所述级数。
示例性地，如图3所示，第2定时信号是初始低精度时间信号经过前两级延时单元后的形成的定时信号，其延时时长为前两级延时单元的延时时间和t1+t2；以此类推，第n定时信号是初始低精度时间信号经过n级延时单元后形成的定时信号，其延时时长为前n级延时单元的延时时间和t1+t2+……+tn。其中，n取2至N的整数，N为所述级数。
S13，对多个定时信号进行PWM调制，产生多个与定时信号一一对应的多个PWM控制信号。
示例性地，以多个定时信号作为基准，对其进行PWM调制，以产生与多个定时信号一一对应的多个PWM控制信号，其中，多个PWM控制信号在逻辑上保持一致，各PWM控制信号之间仅存在延时差异。
作为本申请一个可选的实施方式，步骤S13，可以包括：
首先，以对应延时级数和延时时长的定时信号为基准，对定时信号进行PWM调制。
示例性地，以精度相同，延时不同的定时信号分别作为基准，对其进行对应的PWM调制，如图4所示，对未进行延时的定时信号timer-0方波作为定时基准，进行PWM调制；对经过一级延时单元延时的第一定时信号timer-1方波作为定时基准，进行PWM调制；依次类推，可以对经过n级延时单元延时的第n定时信号timer-n方波作为定时基准，进行PWM调制。
其次，根据PWM调制，产生对应级数的PWM控制信号，所述级数的PWM控制信号之间的相位差异与所述级数的定时信号之间的相位差异相同。
示例性地，经过PWM调制可产生对应级数的PWM控制信号，以图4为例，以未延时的定时信号timer-0方波作为定时基准，进行PWM调制得到输出的PWM控制信号PWM-0；以经过一级延时单元延时的第一定时信号timer-1方波作为定时基准，进行PWM调制得到输出的PWM控制信号PWM-1；依次类推，以经过n级延时单元延时的第n定时信号timer-n方波作为定时基准，进行PWM调制可以得到输出的PWM控制信号PWM-n。由于timer-0、timer-1……timer-n之间存在延时差异，因此，以不同延时的定时信号作为基准产生的PWM-0、PWM-1……PWM-n之间也存在相同的延时差异，即PWM控制信号之间的相位差异与对应定时信号之间的相位差异相同。如图4所示，timer-0和timer-1之间的相位差异为△t，因此PWM-0和PWM-1之间的相位差异也为△t。
S14，对多个PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。
示例性地，将多个相位不同的PWM控制信号，通过数字电路逻辑门运算进行PWM逻辑整合，得到目标精度的PWM控制信号。如图5所示，分别使用timer-0方波和timer-1方波作为未延时的定时信号和第一定时信号，经过PWM调制后输出控制信号PWM-0和控制信号PWM-1，其中，控制信号PWM-0和控制信号PWM-1和各自的定时信号timer0和timer1相对应，经过逻辑或运算后得到目标精度的PWM控制信号PWM-OUT，即经过多相位PWM逻辑整合后，输出目标精度的PWM控制信号。
如图5所示，目标精度的PWM控制信号PWM-OUT的宽度，与未延时的定时信号timer-0、第一定时信号timer-1所对应产生的控制信号PWM-0和控制信号PWM1相比，时长增加了△t，而此处所增加的时长△t所对应的时间精度是以未延时的定时信号timer-0作为定时基准所不可能达到的。由此，经过简单逻辑整合后的PWM控制信号，其实际占空比精度得到了实质性的提高。
本实施例提供的PWM控制信号的产生方法，通过获取初始时间信号；对初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的定时信号精度相同、相位不同，对多个定时信号进行PWM调制，产生多个与定时信号一一对应的多个PWM控制信号，再对多个PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。该方法能够对低频时钟信号进行延时处理，再通过PWM调制以及逻辑运算即可得到任意脉宽调制长度的PWM控制信号，运算简捷，简化了数字电路的设计难度，降低了数字电路的实现难度。
作为本申请一个可选的实施方式，步骤S14，可以包括：
首先，根据所述级数的PWM控制信号，确定整合所述级数的PWM控制信号的逻辑运算。
示例性地，根据PWM调制得到的多个PWM控制信号，结合目标精度的PWM控制信号，可以确定所需要整合该多个PWM控制信号的逻辑运算，比如图5所示的逻辑或运算。
其次，根据逻辑运算对所述级数的PWM控制信号进行相位整合，产生目标精度的PWM控制信号。
示例性地，如图6所示，设置两级延时单元，对应产生两个定时信号，两个定时信号可以对应输出2个PWM控制信号：PWM-0和PWM-k；将PWM-0和PWM-k这两个控制信号进行逻辑“或”运算，可以得到目标精度的PWM控制信号PWM-out＝(PWM-0|PWM-k)。如图7所示，设置两级延时单元，对应产生两个定时信号，两个定时信号可以对应输出2个PWM控制信号：PWM-0和PWM-i；将控制信号PWM-0和控制信号PWM-k的逻辑反进行逻辑“与”运算，可以得到目标精度的PWM控制信号PWM-out＝[PWM-0¬(PWM-i)]。
作为本申请一个可选的实施方式，逻辑运算包括逻辑与运算、逻辑或运算和逻辑非运算。本申请对此不作限定，本领域技术人员可以根据实际需要确定。
本申请实施例还提供了一种PWM控制信号的产生电路，如图8所示，包括：
延时阵列21，用于获取初始时间信号，并对初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的定时信号精度相同、相位不同。详细内容参见上述方法实施例中步骤S11和步骤S12的相关描述，在此不再赘述。
PWM调制模块22，与延时阵列连接，用于对多个定时信号进行PWM调制，产生多个与定时信号一一对应的多个PWM控制信号。详细内容参见上述方法实施例中步骤S13的相关描述，在此不再赘述。
整合逻辑电路23，与PWM调制模块的输出端连接，用于对多个PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。详细内容参见上述方法实施例中步骤S14的相关描述，在此不再赘述。
本实施例提供的PWM控制信号的产生电路，包括延时阵列、PWM调制模块和整合逻辑电路。该电路通过延时阵列对获取的初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的定时信号精度相同、相位不同；将定时信号输入至与延时阵列连接的PWM调制模块，由PWM调制模块对多个定时信号进行PWM调制，产生多个与定时信号一一对应的多个PWM控制信号；PWM调制模块的输出端与整合逻辑电路连接，可以对多个PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。该电路通过对初始信号进行延时处理，再通过PWM调制以及逻辑运算即可得到任意脉宽调制长度的PWM控制信号，数字电路设计难度低，易于实现，且逻辑运算简捷，可以简化了实现目标精度的PWM控制信号的数字电路的复杂度。
作为本申请一个可选的实施方式，如图9所示，延时阵列包括相互级联的多级延时单元，每一级延时单元产生一个定时信号；PWM调制模块包括多个PWM调制单元，分别与多级延时单元连接，用于对相应的定时信号进行PWM调制，产生对应的PWM控制信号。详细内容参见上述方法实施例的相关描述，在此不再赘述。
以图6和图7为例进行理论推算，假设期望得到的PWM控制信号PWM-OUT的目标精度为i个Ts，其中，Ts为对应目标精度的PWM控制信号的目标定时精度。由于输入初始时间信号的精度T0>Ts，因此对精度为T0的初始时间信号进行PWM调制得到的PWM控制信号，不可能输出目标定时精度Ts对应的PWM控制信号，但是却可以由本实施例中PWM控制信号的产生电路得到。令m＝int(i/n)，k＝(i–m*n)，其中，m表示以未延时定时信号为基准的PWM控制信号的精度对应的T0个数；i表示目标精度对应的Ts个数，n表示延时阵列的级数；k表示各级延时单元对应延时Ts的个数。如图6所示，当m>0时，可设置两个PWM调制模块，对应输出2个PWM控制信号：PWM-0和PWM-k；将PWM-0和PWM-k做“或”运算，得到目标精度的PWM控制信号PWM-out：PWM-out＝(PWM-0|PWM-k)，且可以验证计算：(m*T0)+(k*Ts)＝i*Ts。
如图7所示，当m＝0时，设置两个PWM调制模块，对应输出2个PWM控制信号：PWM-0和PWM-i；将PWM-0和PWM-k的逻辑反做“与”运算，得到目标精度的PWM控制信号PWM-out：PWM-out＝[PWM-0¬(PWM-i)]，且由图7可以得到PWM-0和PWM-i之间相差的时长刚好为i*Ts，即目标精度的PWM控制信号PWM-out的脉宽调制宽度为i*Ts。由分析可知，对于高精度(Ts)要求的系统，其要求产生的任意脉宽调制长度(i*Ts)的PWM控制信号，对于特定的i，需要且只需要两个低精度、不同延时PWM信号经过逻辑运算得到，即PWM调制模块的输出只需进行简单的“或”运算、“非”运算及“与”运算，即可得到要求产生的任意脉宽调制长度(i*Ts)的PWM控制信号，运算简单，大大简化数字电路的复杂度。
本申请实施例还提供了一种芯片，包括PWM控制信号的产生电路，基于PWM控制信号的产生电路的逻辑运算简单，应用于芯片的内部设计，可以显著提高芯片执行图1-图7所示实施例中的PWM控制信号的产生方法的处理速度。
通过获取初始时间信号；对初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的定时信号精度相同、相位不同，对多个定时信号进行PWM调制，产生多个与定时信号一一对应的多个PWM控制信号，再对多个PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。通过对低频时钟信号进行延时处理，再通过PWM调制以及逻辑运算即可得到任意脉宽调制长度的PWM控制信号，运算简捷，简化了数字电路的设计难度，降低了数字电路的实现难度。
上述计算机设备具体细节可以对应参阅图1至图9所示的实施例中对应的相关描述和效果进行理解，此处不再赘述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (9)
1.一种PWM控制信号的产生方法，其特征在于，包括：
获取初始时间信号；
对所述初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的所述定时信号精度相同、相位不同；
对多个所述定时信号进行PWM调制，产生多个与所述定时信号一一对应的多个PWM控制信号；
对多个所述PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号；
其中，所述对多个所述定时信号进行PWM调制，产生多个所述定时信号一一对应的多个PWM控制信号，包括：以对应延时级数和延时时长的定时信号为基准，对所述定时信号进行PWM调制，所述延时级数为所述定时信号经过延时单元的级数，所述延时时长为所述定时信号相对于初始时间信号的延时；根据所述PWM调制，产生对应所述级数的PWM控制信号，所述级数的PWM控制信号之间的相位差异与所述级数的定时信号之间的相位差异相同。
2.根据权利要求1所述的方法，其特征在于，所述对所述初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号的步骤，包括：
确定延时单元的级数以及各级延时单元的延时时长；
将所述初始时间信号输入至对应所述级数的所述延时单元，所述延时单元对应所述延时时长对所述初始时间信号进行延时，得到对应延时级数和延时时长的多个定时信号。
3.根据权利要求2所述的方法，其特征在于，所述将所述初始时间信号输入至对应所述级数的所述延时单元，所述延时单元对应的所述延时时长对所述初始时间信号进行延时，得到对应延时级数和延时时长的多个定时信号的步骤，包括：
将所述初始时间信号输入到第1级延时单元，以所述初始时间信号为基准利用所述第1级延时单元按照第1延时时长对所述初始时间信号进行延时，得到第1定时信号；
将第n定时信号输入到第n+1级延时单元，以所述第n定时信号为基准利用所述第n+1级延时单元按照第n+1延时时长对所述初始时间信号进行延时，得到第n+1定时信号，其中，n取2至N的整数，N为所述级数。
4.根据权利要求3所述的方法，其特征在于，每一级的延时时长均相同。
5.根据权利要求1所述的方法，其特征在于，所述对多个所述PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号，包括：
根据所述级数的PWM控制信号，确定整合所述级数的PWM控制信号的逻辑运算；
根据所述逻辑运算对所述级数的PWM控制信号进行相位整合，产生目标精度的PWM控制信号。
6.根据权利要求5所述的方法，其特征在于，所述逻辑运算包括逻辑与运算、逻辑或运算和逻辑非运算。
7.一种PWM控制信号的产生电路，其特征在于，包括：
延时阵列，用于获取初始时间信号，并对所述初始时间信号进行多级延时操作，产生与多级延迟操作一一对应的多个定时信号，其中，不同的所述定时信号精度相同、相位不同；
PWM调制模块，与所述延时阵列连接，用于对多个所述定时信号进行PWM调制，产生多个与所述定时信号一一对应的多个PWM控制信号，包括：以对应延时级数和延时时长的定时信号为基准，对所述定时信号进行PWM调制，所述延时级数为所述定时信号经过延时单元的级数，所述延时时长为所述定时信号相对于初始时间信号的延时；根据所述PWM调制，产生对应所述级数的PWM控制信号，所述级数的PWM控制信号之间的相位差异与所述级数的定时信号之间的相位差异相同；
整合逻辑电路，与所述PWM调制模块的输出端连接，用于对多个所述PWM控制信号进行多相位PWM逻辑整合，得到目标精度的PWM控制信号。
8.根据权利要求7所述的产生电路，其特征在于，包括：
所述延时阵列包括相互级联的多级延时单元，每一级延时单元产生一个定时信号；
所述PWM调制模块包括多个PWM调制单元，分别与所述多级延时单元连接，用于对相应的定时信号进行PWM调制，产生对应的PWM控制信号。
9.一种芯片，其特征在于，包括：权利要求7或8所述的PWM控制信号的产生电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010224296.0A CN111416601B (zh) | 2020-03-26 | 2020-03-26 | 一种pwm控制信号的产生方法、电路及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010224296.0A CN111416601B (zh) | 2020-03-26 | 2020-03-26 | 一种pwm控制信号的产生方法、电路及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111416601A CN111416601A (zh) | 2020-07-14 |
| CN111416601B true CN111416601B (zh) | 2022-07-01 |
Family
ID=71493253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010224296.0A Active CN111416601B (zh) | 2020-03-26 | 2020-03-26 | 一种pwm控制信号的产生方法、电路及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111416601B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115136099A (zh) | 2020-10-29 | 2022-09-30 | 京东方科技集团股份有限公司 | 信号延迟方法、装置、系统及医疗挂号设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001333593A (ja) * | 2000-05-22 | 2001-11-30 | Mitsubishi Electric Corp | Ｐｗｍ信号出力回路 |
| CN1679228A (zh) * | 2002-07-31 | 2005-10-05 | Smc电子产品有限公司 | 驱动中至高压的三级或更多级交流驱动转换器电桥的低压二级六脉冲感应电动机控制器 |
| CN106788005A (zh) * | 2017-03-27 | 2017-05-31 | 深圳怡化电脑股份有限公司 | 延时电流控制装置 |
-
2020
- 2020-03-26 CN CN202010224296.0A patent/CN111416601B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001333593A (ja) * | 2000-05-22 | 2001-11-30 | Mitsubishi Electric Corp | Ｐｗｍ信号出力回路 |
| CN1679228A (zh) * | 2002-07-31 | 2005-10-05 | Smc电子产品有限公司 | 驱动中至高压的三级或更多级交流驱动转换器电桥的低压二级六脉冲感应电动机控制器 |
| CN106788005A (zh) * | 2017-03-27 | 2017-05-31 | 深圳怡化电脑股份有限公司 | 延时电流控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111416601A (zh) | 2020-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8664993B2 (en) | Phase interpolator, multi-phase interpolation device, interpolated clock generating method and multi-phase clock generating method | |
| US7528640B2 (en) | Digital pulse-width control apparatus | |
| KR101698047B1 (ko) | 전압 조정기를 위한 펄스 폭 모듈러 | |
| US7215165B2 (en) | Clock generating circuit and clock generating method | |
| JP2009528015A (ja) | 自己補正式デジタル・パルス幅変調器（ｄｐｗｍ） | |
| KR20090088416A (ko) | 시험장치 및 시험모듈 | |
| EP3427381B1 (en) | Timing generator for generating high resolution pulses having arbitrary widths | |
| CN111416601B (zh) | 一种pwm控制信号的产生方法、电路及芯片 | |
| CN110168451B (zh) | 时间数字转换器装置、激光雷达系统和设备 | |
| JPH1174766A (ja) | クロックパルス逓倍装置 | |
| US10713446B2 (en) | Multiplier circuit, corresponding device and method | |
| KR100689004B1 (ko) | 병렬 경로 샘플링을 이용한 아날로그 에러 판정 장치, 방법및 회로 | |
| CN103956996A (zh) | 基于双频多相位时钟的高分辨率数字脉宽调制器 | |
| US20110068959A1 (en) | Parallel-to-serial converter and parallel data output device | |
| US6946917B2 (en) | Generating an oscillating signal according to a control current | |
| JP2011139365A (ja) | パルスエッジ選択回路と、それを使ったパルス生成回路、サンプルホールド回路及び固体撮像装置 | |
| US6025747A (en) | Logic signal selection circuit | |
| US11295651B2 (en) | Counter, pixel circuit, display panel and display device | |
| CN114201435A (zh) | 时钟发生器、检测系统以及信号输出方法 | |
| Corna et al. | Multi-channel high-resolution digital-to-time pattern generator ip-core for fpgas and socs | |
| TW200428784A (en) | Method and related apparatus for generating high frequency signals by a plurality of low frequency signals with multiple phases | |
| US20150042294A1 (en) | High accuracy pulse duty-cycle calculation implementation for power converter's PWM control apparatus | |
| US6940331B2 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
| JP2008236064A (ja) | 多相クロック生成回路およびシリアルデータ受信回路 | |
| Corna et al. | Programmable Delay-Line with High-Resolution Time Steps Implemented in a Digital-to-Time Converter IP-Core for FPGAs and SoCs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |