CN114201435A - 时钟发生器、检测系统以及信号输出方法 - Google Patents

Abstract

本申请实施例提供了一种时钟发生器、检测系统以及信号输出方法。该时钟发生器，包括：源时钟发生单元，用于根据设计配置信息生成第一时钟信号；至少一个时钟信号控制单元，与源时钟发生单元电连接，用于对第一时钟信号进行处理，以输出第二时钟信号。该信号输出方法，包括：源时钟发生单元根据设计配置信息生成第一时钟信号；至少一个时钟信号控制单元对第一时钟信号进行处理，以输出第二时钟信号。本申请实施例实现了输出的时钟信号可动态配置，且对时钟信号模拟更接近实际输出的时钟信号，大大提高了时钟发生器模拟的准确性。

Description

时钟发生器、检测系统以及信号输出方法

技术领域

本申请涉及时钟发生器的技术领域，具体而言，本申请涉及一种时钟发生器、检测系统以及信号输出方法。

背景技术

目前，芯片，例如SOC(System On Chip，系统级芯片)，中时钟信号发生器产生的是固定的时钟信号，不可以任意修改。

但是，芯片验证方案中外部时钟源比较复杂，经常需要调整时钟信号，现有的时钟发生器中的晶体振荡器又只能产生固定的时钟信号，导致时钟发生器的模拟准确性差。

发明内容

本申请针对现有方式的缺点，提出一种时钟发生器、检测系统以及信号输出方法，用以解决现有技术存在的时钟发生器只能输出固定的时钟信号使得时钟信号模拟准确性差的技术问题。

第一方面，本申请实施例提供一种时钟发生器，包括：

源时钟发生单元，用于根据设计配置信息生成第一时钟信号；

至少一个时钟信号控制单元，与源时钟发生单元电连接，用于对第一时钟信号进行处理，以输出第二时钟信号。

在一个可能的实现方式中，源时钟发生单元包括电连接的时钟源发生单元和偏移模拟单元；

时钟源发生单元用于根据第一设计配置信息生成第三时钟信号，偏移模拟单元用于根据第二设计配置信息对第三时钟信号进行调整，得到第一时钟信号；设计配置信息包括第一设计配置信息和第二设计配置信息。

在一个可能的实现方式中，时钟信号控制单元，具体用于根据第三设计配置信息对第一时钟信号进行分频处理和/或使能处理，以输出第二时钟信号。

在一个可能的实现方式中，偏移模拟单元，包括：电连接的随机数生成模块、以及温漂和频漂模拟模块；

随机数生成模块，用于根据随机数信息，向温漂和频漂模拟模块输出随机数；第二设计配置信息包括随机数信息和信号调整信息；

温漂和频漂模拟模块，与时钟源发生单元电连接，用于接收时钟源发生单元输出的第三时钟信号，并根据信号调整信息和随机数，对第三时钟信号进行调整，得到第一时钟信号。

在一个可能的实现方式中，时钟发生器，还包括：至少一个第一复位信号发生单元；

每个第一复位信号发生单元对应与一个时钟信号控制单元电连接，用于根据第四设计配置信息，向时钟信号控制单元输出第一复位信号。

在一个可能的实现方式中，时钟发生器，还包括：至少一个时钟检查单元；

每个时钟检查单元，与一个时钟信号控制单元电连接，用于当获取到时钟信号控制单元输出的第二时钟信号时，向信号检测系统输出时钟信息。

在一个可能的实现方式中，时钟发生器，还包括：至少一个第二复位信号发生单元；

每个第二复位信号发生单元与一个时钟信号控制单元电连接，用于根据第五设计配置信息和第二时钟信号，输出第二复位信号。

在一个可能的实现方式中，第二复位信号发生单元包括：电连接的第二复位信号发生子模块和复位信号使能控制子模块；

第二复位信号发生子模块，用于根据复位信息生成第三复位信号；第五设计配置信息包括复位信息、第二复位信号的类型信息和第一控制信息；

复位信号使能控制子模块，与时钟信号控制单元电连接，用于根据第二复位信号的类型信息、第一控制信息、接收的第二时钟信号和第三复位信号，向被测单元输出第二复位信号。

在一个可能的实现方式中，时钟信号控制单元被配置为与被测单元电连接，用于向被测单元输出第二时钟信号；复位信号使能控制子模块输出的第二复位信号的类型为以下至少一种；同步复位同步释放信号、同步复位异步释放信号、异步复位同步释放信号。

在一个可能的实现方式中，时钟发生器，还包括：至少一个复位监视单元；

每个复位监视单元，用于与一个复位信号使能控制子模块电连接，用于当获取到复位信号使能控制子模块输出的第二复位信号时，向信号检测系统输出复位信息。

第二方面，本申请实施例提供一种信号检测系统，包括：配置单元、以及第一方面的时钟发生器；

配置单元，与时钟发生器电连接，用于生成设计配置信息，并将设计配置信息向时钟发生器的源时钟发生单元输出。

在一个可能的实现方式中，配置单元，与第二复位信号发生单元电连接，用于生成第五设计配置信息，并将第五设计配置信息向第二复位信号发生单元输出。

在一个可能的实现方式中，信号检测系统，还包括：被测单元；

被测单元，与时钟信号控制单元和/或第二复位信号发生单元电连接，用于接收第二时钟信号和/或第二复位信号；被测单元为芯片中需要第二时钟信号和/或第二复位信号的电路单元。

第三方面，本申请实施例提供一种信号输出方法，应用于第一方面的时钟发生器，包括：

源时钟发生单元根据设计配置信息生成第一时钟信号；

至少一个时钟信号控制单元对第一时钟信号进行处理，以输出第二时钟信号。

在一个可能的实现方式中，至少一个时钟信号控制单元对第一时钟信号进行处理，以输出第二时钟信号之后，还包括：

第二复位信号发生单元根据第五设计配置信息和第二时钟信号，输出第二复位信号。

本申请实施例提供的技术方案带来的有益技术效果包括：

本申请实施例的源时钟发生单元根据设计配置信息生成第一时钟信号，时钟信号控制单元对第一时钟信号进行处理，以输出第二时钟信号。其中，本申请实施例的设计配置信息是配置单元根据实际需求发送给源时钟发生单元的，使得第一时钟信号是可以实时配置修改的，避免了传统的芯片中时钟信号发生器输出的是固定的时钟序列，不能任意修改的技术问题，提高了时钟发生器的模拟的准确性，可以满足芯片验证的需要。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种时钟发生器的结构框架示意图；

图2为本申请实施例提供的另一种时钟发生器的结构框架示意图；

图3为本申请实施例提供的又一种时钟发生器的结构框架示意图；

图4为本申请实施例提供的还一种时钟发生器的结构框架示意图；

图5为本申请实施例提供的再一种时钟发生器的结构框架示意图；

图6为本申请实施例提供的一种信号检测系统的结构框架示意图；

图7为本申请实施例提供的另一种信号检测系统的结构框架示意图；

图8为本申请实施例提供的又一种信号检测系统的结构框架示意图；

图9为本申请实施例提供的还一种信号检测系统的结构框架示意图；

图10为本申请实施例提供的一种信号输出方法的流程图；

图11为本申请实施例提供的另一种信号输出方法的流程图；

图12为本申请实施例提供的又一种信号输出方法的流程图。

附图标记：

10-信号检测系统；

100-时钟发生器；

110-源时钟发生单元、111-时钟源发生单元、112-偏移模拟单元、1121-随机数生成模块、1122-温漂和频漂模拟模块；

120-时钟信号控制单元；

130-第一复位信号发生单元；

140-时钟检查单元；

150-第二复位信号发生单元、151-第二复位信号发生子模块、152-复位信号使能控制子模块；

160-复位监视单元；

200-配置单元；

300-被测单元；

400-检测单元。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本申请的发明人经过研究发现，随着针对系统级芯片SoC研究的深入，以及集成电路芯片技术的高度集成化发展，SoC将是代替传统集成电路的主要解决方案，并已经成为当前微电子芯片技术发展的必然趋势。在一个复杂的电路芯片系统上，通常包含了大量的模拟电路和数字电路，或者数模混合电路，而对于功能复杂的SoC而言，数字电路功能部分通常占据了较大的比例。

因此，芯片中数字电路系统赖以工作的时钟和复位设计就显得尤其重要，稳定的主频时钟和可靠的系统复位，将是决定SoC能否可靠工作的关键。但是，芯片设计的复杂化，使得外部的时钟源数量逐渐增多，因此整体的时钟管理系统需要更加详细周全的方案。

目前，采用片外石英晶体振荡器提供时钟源仍然是各SoC芯片对时钟源的主流选择。但是，传统的SoC验证中晶体振荡器是常开的并且通常晶振的频率是固定的，面对新的应用场景，新的功耗要求时，需要模拟晶体振荡器的开关变化和精度变化以节省成本，传统的解决方案是满足不了的。综上所述，目前业界的痛点主要集中在外部时钟源的复杂化以及晶体振荡器变化的精确模拟。

本申请提供的时钟发生器、检测系统以及信号输出方法，旨在解决现有技术的如上技术问题之一。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

本申请实施例提供一种时钟发生器，参见图1所示，该时钟发生器100包括：源时钟发生单元110和至少一个时钟信号控制单元120。

源时钟发生单元110，用于根据设计配置信息生成第一时钟信号。

各时钟信号控制单元120均与源时钟发生单元110电连接，时钟信号控制单元120用于对第一时钟信号进行处理，以输出第二时钟信号。

本申请实施例的源时钟发生单元110根据设计配置信息生成第一时钟信号，使得时钟信号控制单元120对第一时钟信号进行处理，以输出第二时钟信号。本申请实施例的设计配置信息是配置单元200根据实际需求发送给源时钟发生单元110的，使得第一时钟信号是可以实时配置修改的，避免了传统的芯片中时钟信号发生器输出的是固定的时钟序列，不能任意修改的技术问题，提高了时钟发生器100的模拟的准确性，可以满足芯片验证的需要。

在一些实施例中，参见图2所示，源时钟发生单元110包括电连接的时钟源发生单元111和偏移模拟单元112，时钟源发生单元111用于根据第一设计配置信息生成第三时钟信号，偏移模拟单元112用于根据第二设计配置信息对第三时钟信号进行调整，得到第一时钟信号。设计配置信息包括所述第一设计配置信息和所述第二设计配置信息。

在一些实施例中，时钟信号控制单元120，具体用于根据第三设计配置信息对第一时钟信号进行分频处理和/或使能处理，以输出第二时钟信号。

可选地，对第一时钟信号进行分频处理、使能处理以及分频处理和使能处理，在后面的实施例中，进一步对分频处理和使能处理进行解释。

可选地，参见图2所示，作为一种示例，每个时钟信号控制单元120均与偏移模拟单元112电连接，用于根据第三设计配置信息对第一时钟信号进行分频处理，得到第二时钟信号，并控制第二时钟信号的输出。

可选地，第一设计配置信息、第二设计配置信息和第三设计配置信息是预先发送给时钟源发生单元111、偏移模拟单元112和时钟信号控制单元120的，可以根据实际需求配置后发送，使得输出的时钟信号是可以修改的。

可选地，结合图1和图6所示，本申请实施例的所有设计配置信息均由配置单元200配置生成并向对应的单元发送。

本申请实施例的时钟源发生单元111根据第一设计配置信息生成第三时钟信号，第一设计配置信息是配置单元200根据实际需求发送给时钟源发生单元111的配置信息，使得第三时钟信号是可以实时配置修改的，克服了传统的芯片中时钟信号发生器输出的是固定的时钟序列，不可以任意修改的技术问题，可以满足芯片验证的需要。

同时，本申请实施例的偏移模拟单元112可以根据第二设计配置信息对第三时钟信号进行调整，得到第一时钟信号，再通过时钟信号控制单元120对第一时钟信号进行分频处理，得到可以输出的第二时钟信号，偏移模拟单元112相当于将现有的晶体振荡器的温漂和频漂的信号偏移也模拟出来，对第三时钟信号进行调整，得到第一时钟信号，这样对现有的晶体振荡器输出的时钟信号模拟更真实，大大提高了时钟发生器100的模拟的准确性。

可选地，第一设计配置信息是可以让时钟源发生单元111生成第三时钟信号的信息，第一设计配置信息包括开始时间、开始前的状态、开始后的占空比和时钟周期。

可选地，第三设计配置信息是分频值和第二控制信息，时钟信号控制单元120可以根据分频值进行分频处理，分频值是根据需要第二时钟信号的电路单元预先设计的，时钟信号控制单元120可以根据第二控制信息进行使能处理，第二控制信息包括on信息和/或off信息，on信息控制第二时钟信号输出，off信息控制停止第二时钟信号输出。

在一些实施例中，参见图3所示，偏移模拟单元112，包括：电连接的随机数生成模块1121、以及温漂和频漂模拟模块1122。

随机数生成模块1121，用于根据随机数信息，向温漂和频漂模拟模块1122输出随机数；第二设计配置信息包括随机数信息和信号调整信息。

温漂和频漂模拟模块1122，与时钟源发生单元111电连接，用于接收时钟源发生单元111输出的第三时钟信号，并根据信号调整信息和随机数，对第三时钟信号进行调整，得到第一时钟信号。

可选地，随机数信息包括随机数范围和随机数产生频率，随机数生成模块1121根据随机数的范围和随机数产生频率，将一个随机数发送给温漂和频漂模拟模块1122，随机数根据随机数信息得到，是可变的。

可选地，信号调整信息包括第三时钟信号的高电平和低电平的比例。第三时钟信号的高电平和低电平的比例与随时数范围是预设的对应关系。

例如：第三时钟信号的高电平为100ns(纳秒)，高电平和低电平的比例为10％时，高电平只能偏移10％，最大偏移范围为90ns～110ns，对应的随机数范围为0-20，当温漂和频漂模拟模块1122收到的随机数为5时，在最大偏移范围的最小值的基础上增加5，那么调整第三时钟信号的高电平变为95ns，形成第一时钟信号。

本申请实施例的温漂和频漂模拟模块1122可以对外部晶体振荡器进行模拟，并且控制其开关，可改变其精度，将外部晶体振荡器中的温漂和频漂等误差也模拟出来，使得对现有的晶体振荡器输出的时钟信号模拟更加精确。

在一些实施例中，参见图3所示，时钟发生器100，还包括：至少一个第一复位信号发生单元130。第一复位信号发生单元130和时钟信号控制单元120数量相同，一一对应。

每个第一复位信号发生单元130对应与一个时钟信号控制单元120电连接，用于根据第四设计配置信息，向时钟信号控制单元120输出第一复位信号。

可选地，第四设计配置信息为是否复位的信息，是控制第一复位信号发生单元130输出第一复位信号的信息，时钟信号控制单元120接收第一复位信号后回到初始状态。

在一些实施例中，时钟发生器100，还包括：至少一个第二复位信号发生单元150。每个第二复位信号发生单元150与一个时钟信号控制单元120电连接，用于根据第五设计配置信息和第二时钟信号，输出第二复位信号。

参见图4所示，作为一种示例，示出了时钟发生器100包括一个时钟信号控制单元120和一个第二复位信号发生单元150的实施例，在实际应用中，也可以设计多个时钟信号控制单元120和多个第二复位信号发生单元150，一一对应电连接即可。

可选地，时钟发生器100可以向外部输出时钟信号和复位信号。

在一些实施例中，参见图5和图6所示，时钟发生器100，还包括：至少一个时钟检查单元140。

每个时钟检查单元140，与一个时钟信号控制单元120电连接，用于当获取到时钟信号控制单元120输出的第二时钟信号时，向信号检测系统10输出时钟信息。

可选地，每个时钟检查单元140用于检测对应的一个时钟信号控制单元120输出的第二时钟信号，被测单元300是否接收到。

本申请的发明人考虑到，复位信号分为同步复位和异步复位，同步复位又会存在是同步复位同步释放，还是同步复位异步释放。同样，异步复位也存在异步复位异步释放，和异步复位同步释放。同步都需要受到时钟信号的限制，异步与时钟信号无关，复位相当于停止的状态，释放相当于继续的状态。同步复位是需要与时钟信号相匹配，例如在时钟信号的高电平阶段复位；异步复位不需要与时钟信号相匹配，收到信号即停止；同步释放是需要与时钟信号相匹配，例如在时钟信号的高电平阶段释放，异步释放不需要与时钟信号相匹配，收到信号即释放。

在一些实施例中，参见图5所示，第二复位信号发生单元150包括：电连接的第二复位信号发生子模块151和复位信号使能控制子模块152；

第二复位信号发生子模块151，用于根据复位信息生成第三复位信号。第五设计配置信息包括复位信息、第二复位信号的类型信息和第一控制信息。

复位信号使能控制子模块152，与时钟信号控制单元120电连接，用于根据第二复位信号的类型信息、第一控制信息、接收的第二时钟信号和第三复位信号，向被测单元300输出第二复位信号。

可选地，复位信息为是否复位的信息，是控制第二复位信号发生子模块151输出第三复位信号的信息。第三复位信号是用于被测单元300回到初始状态的信号。

可选地，第二复位信号的类型信息是复位信号使能控制子模块152输出第二复位信号的类型信息，第二复位信号的类型信息包括同步复位同步释放信号、同步复位异步释放信号、异步复位同步释放信号，根据第二时钟信号控制第三复位信号的输出，形成第二复位信号。同步复位同步释放信号、同步复位异步释放信号、异步复位同步释放信号需要收到时钟信号的限制，因此，时钟信号控制单元120需要输出第二时钟信号给复位信号使能控制子模块152。

例如，复位信号使能控制子模块152输出信号的类型为同步复位同步释放信号，第三复位信号遇到第二时钟信号的高电平阶段停止，继续遇到第二时钟信号的高电平阶段输出。

复位信号使能控制子模块152输出信号的类型为同步复位异步释放信号，第三复位信号遇到第二时钟信号的高电平阶段停止，第三复位信号的输出不受第二时钟信号的限制。

可选地，第三复位信号可以是active或passive信号，若active信号，表示输出的复位信号就高电平表示复位，那就先复位后释放，也就是先高后低。

可选地，第一控制信息包括on信息和/或off信息，on信息控制第二复位信号输出，off信息控制停止第二复位信号输出。

在一些实施例中，时钟信号控制单元120被配置为与被测单元300电连接，用于向被测单元300输出第二时钟信号；复位信号使能控制子模块152输出的第二复位信号的类型为以下至少一种；同步复位同步释放信号、同步复位异步释放信号、异步复位同步释放信号。同步复位同步释放信号、同步复位异步释放信号、异步复位同步释放信号是复位信号使能控制子模块152的控制器的类型。

可选地，同步复位同步释放信号、同步复位异步释放信号、异步复位同步释放信号需要受到时钟信号的制约，时钟信号控制单元120被配置为与被测单元300电连接，也就是被测单元300接收到第二时钟信号和第二复位信号，这样被测单元300就可以知道接收的复位信号的类型是哪一种。

可选地，第二复位信号的类型信息还包括异步复位异步释放信号，复位信号使能控制子模块152输出的第二复位信号的类型如果是异步复位异步释放信号，则与第二时钟信号无关，时钟信号控制单元120可以不与被测单元300电连接，或者将时钟信号控制单元120和被测单元300之间的电连接可以屏蔽。

在一些实施例中，参见图5所示，时钟发生器100，还包括：至少一个复位监视单元160。

每个复位监视单元160与一个复位信号使能控制子模块152电连接，用于当获取到复位信号使能控制子模块152输出的第二复位信号时，向信号检测系统10输出复位信息。

可选地，每个复位监视单元160用于检测对应的一个复位信号使能控制子模块152输出的第二复位信号，被测单元300是否接收到。

基于同一发明构思，本申请实施例还提供一种信号检测系统，参见图6所示，该信号检测系统10，包括：配置单元200、以及本申请任一实施例的时钟发生器100。

配置单元200与时钟发生器100电连接，用于生成设计配置信息，并将设计配置信息向时钟发生器100的源时钟发生单元110输出。

可选地，配置单元200用于生成本申请实施例所有的配置信息，并对应向相应的单元和模块发送。

本申请实施例通过配置单元200配置时钟发生器100的配置信息，对于解决芯片时钟复位系统的问题有着很重要的工程价值。配置单元200可以在仿真过程中通过用户定义的配置文件，生成不同类型的时钟信号和复位信号，广泛应用于各种芯片研发过程中。

在一些实施例中，配置单元200与第二复位信号发生单元150电连接，用于生成第五设计配置信息，并将第五设计配置信息向第二复位信号发生单元150输出，使得第二复位信号发生单元150根据第五设计配置信息和第二时钟信号，输出第二复位信号。

可选地，配置单元200与第一复位信号发生单元130电连接，用于生成第四设计配置信息，并将第四设计配置信息向第一复位信号发生单元130输出，使得第一复位信号发生单元130根据第四设计配置信息，向时钟信号控制单元120输出第一复位信号。

在一些实施例中，信号检测系统10，还包括：被测单元300。被测单元300，与时钟信号控制单元120和/或第二复位信号发生单元150电连接，用于接收第二时钟信号和/或第二复位信号；被测单元300为芯片中需要第二时钟信号和/或第二复位信号的电路单元。

可选地，被测单元300需要的时钟信号和复位信号可以为多个，时钟信号和复位信号可以基于图1至图5的时钟发生器100的结构输出的信号。

在一些实施例中，信号检测系统10，还包括：检测单元400。检测单元400，用于接收时钟检查单元140输出的时钟信息和复位监视单元160输出的复位信息并显示，便于监控被测单元300是否接收到时钟信号和复位信号。

本申请的发明人经过研究发现，对于同源时钟信号一般分为两种，一种是单一同源时钟信号发生器，另一种是多同源时钟信号发生器，同源信号间可能存着分频现象。对于时钟发生器100而言，单一同源信号发生器会产生一个可使能，可分频的时钟信号，通过和被测单元300的连接，将时钟信号驱动到被测单元300上。同时，可动态配置的时钟发生器100，将时钟信号收集并发送出去，可通过相应的接口与被测单元300进行连接。

可选地，参见图6所示，作为一种示例，示出了一种信号检测系统10的结构框架示意图。本示例中，时钟发生器100包括一个时钟信号控制单元120，时钟信号控制单元120向被测单元300输出第二时钟信号，图中其余单元的结构和连接关系在时钟发生器100的实施例中已详细记载，在此不再赘述。

对于多同源时钟信号发生器，以双同源时钟信号发生器为例，在源时钟发生器产生时钟以后，连接到不同的两个时钟信号控制单元120，该时钟信号控制单元120能够独立复位，并实现时钟的分频和使能。同时，也连接独立的时钟检查单元140，实现时钟信息的收集。

可选地，参见图7所示，作为一种示例，示出了一种信号检测系统10的结构框架示意图。与图6所示的示例的不同在于：时钟发生器100包括两个时钟信号控制单元120，对应地时钟发生器100包括两个第一复位信号发生单元130和两个时钟检查单元140。两个时钟信号控制单元120均向被测单元300输出第二时钟信号。

可选地，参见图8所示，作为一种示例，示出了一种信号检测系统10的结构框架示意图。与图6所示的示例的不同在于：时钟发生器100包括第二复位信号发生单元150和复位监视单元160，第二复位信号发生单元150包括第二复位信号发生子模块151和复位信号使能控制子模块152，复位信号使能控制子模块152向被测单元300输出第二复位信号，时钟信号控制单元120向被测单元300输出第二时钟信号。本示例的复位信号使能控制子模块152输出的第二复位信号的类型为以下至少一种；同步复位同步释放信号、同步复位异步释放信号、异步复位同步释放信号。

可选地，参见图9所示，作为一种示例，示出了一种信号检测系统10的结构框架示意图。与图8所示的示例的不同在于：复位信号使能控制子模块152输出的第二复位信号的类型是异步复位异步释放信号，与第二时钟信号无关，所以时钟信号控制单元120不与被测单元300电连接，时钟发生器100也不需要包括时钟检查单元140。

可选地，图9所示的示例基于异步复位异步释放信号的示例，可以在图8所示的示例的时钟发生器100的结构上将时钟信号控制单元120输出端屏蔽，则可以在图8所示的时钟发生器100的结构上实现异步复位异步释放信号的功能。

可选地，上述四个示例只是基于本申请实施例的四种时钟发生器100的结构的示例，本申请实施例还可以通过不同的时钟发生器100输出时钟信号和复位信号的组合类型可以搭建出相应的时钟复位模型。

基于同一发明构思，本申请实施例提供一种信号输出方法，应用于本申请任一实施例的时钟发生器100，参见图10所示，该信号输出方法包括：步骤S1001至步骤S1002。

S1001、源时钟发生单元110根据设计配置信息生成第一时钟信号。

S1002、至少一个时钟信号控制单元120对第一时钟信号进行处理，以输出第二时钟信号。

可选地，作为一种示例，参见图11所示，该信号输出方法包括：步骤S1101至步骤S1103。

S1101、时钟源发生单元111根据第一设计配置信息生成第三时钟信号。

可选地，本申请实施例的信号输出方法应用于本申请实施例的时钟发生器100。

S1102、偏移模拟单元112根据第二设计配置信息对第三时钟信号进行调整，得到第一时钟信号。

可选地，步骤S1102中，偏移模拟单元112根据第二设计配置信息对第三时钟信号进行调整，得到第一时钟信号，包括：随机数生成模块1121根据随机数信息，向温漂和频漂模拟模块1122输出随机数；第二设计配置信息包括随机数信息和信号调整信息；温漂和频漂模拟模块1122接收时钟源发生单元111输出的第三时钟信号，并根据信号调整信息和随机数，对第三时钟信号进行调整，得到第一时钟信号。

S1103、时钟信号控制单元120根据第三设计配置信息对第一时钟信号进行分频处理和/或使能处理，以输出第二时钟信号。

可选地，步骤S903之后，还包括第一复位信号发生单元130根据第四设计配置信息，向时钟信号控制单元120输出第一复位信号，以对时钟信号控制单元120进行复位。

时钟检查单元140当获取到时钟信号控制单元120输出的第二时钟信号时，向检测单元400输出时钟信息。

在一些实施例中，步骤S1103中，时钟信号控制单元120根据第三设计配置信息对第一时钟信号进行分频处理和/或使能处理，以输出第二时钟信号之后，还包括：

第二复位信号发生单元150根据第五设计配置信息和第二时钟信号，输出第二复位信号。

可选地，第二复位信号发生单元150根据第五设计配置信息和第二时钟信号，输出第二复位信号之后，还包括：

复位监视单元160当获取到复位信号使能控制子模块152输出的第二复位信号时，向检测单元400输出复位信息。

可选地，作为一种示例，参见图12所示，该信号输出方法，包括：

S1201、时钟源发生单元111根据第一设计配置信息生成第三时钟信号。

S1202、偏移模拟单元112根据第二设计配置信息对第三时钟信号进行调整，得到第一时钟信号。

S1203、时钟信号控制单元120根据第三设计配置信息对第一时钟信号进行分频处理，得到第二时钟信号，并控制第二时钟信号的输出。

S1204、第二复位信号发生单元150根据第五设计配置信息和第二时钟信号，输出第二复位信号。

可选地，步骤S1201、S1202和S1203与步骤S1101、S1102和S1103的内容一致，再次不再赘述。

可选地，作为一种示例，应用于如图8所示的信号检测系统10，该信号输出方法，包括：

步骤一：时钟源发生单元111根据第一设计配置信息生成第三时钟信号。

步骤二：随机数生成模块1121根据随机数信息，向温漂和频漂模拟模块1122输出随机数；第二设计配置信息包括随机数信息和信号调整信息；温漂和频漂模拟模块1122接收时钟源发生单元111输出的第三时钟信号，并根据信号调整信息和随机数，对第三时钟信号进行调整，得到第一时钟信号。

步骤三：时钟信号控制单元120根据第三设计配置信息对第一时钟信号进行分频处理，得到第二时钟信号，控制第二时钟信号向信号使能控制子模块152和被测单元300输出。

步骤四：时钟检查单元140当获取到时钟信号控制单元120输出的第二时钟信号时，向检测单元400输出时钟信息。

步骤五：第二复位信号发生单元150根据第五设计配置信息和第二时钟信号，向被测单元300输出第二复位信号。

步骤六：复位监视单元160当获取到复位信号使能控制子模块152输出的第二复位信号时，向检测单元400输出复位信息。

可选地，作为一种示例，应用于如图9所示的信号检测系统10，该信号输出方法，包括：

步骤一：时钟源发生单元111根据第一设计配置信息生成第三时钟信号。

步骤二：随机数生成模块1121根据随机数信息，向温漂和频漂模拟模块1122输出随机数；第二设计配置信息包括随机数信息和信号调整信息；温漂和频漂模拟模块1122接收时钟源发生单元111输出的第三时钟信号，并根据信号调整信息和随机数，对第三时钟信号进行调整，得到第一时钟信号。

步骤三：时钟信号控制单元120根据第三设计配置信息对第一时钟信号进行分频处理，得到第二时钟信号，控制第二时钟信号向信号使能控制子模块152输出。

步骤四：第二复位信号发生单元150根据第五设计配置信息和第二时钟信号，向被测单元300输出第二复位信号。

步骤五：复位监视单元160当获取到复位信号使能控制子模块152输出的第二复位信号时，向检测单元400输出复位信息。

应用本申请实施例，至少能够实现如下有益效果：

(1)本申请实施例的设计配置信息是配置单元200根据实际需求发送给源时钟发生单元110的，使得第一时钟信号是可以实时配置修改的，避免了传统的芯片中时钟信号发生器输出的是固定的时钟序列，不能任意修改的技术问题，提高了时钟发生器100的模拟的准确性，可以满足芯片验证的需要。

(2)本申请实施例的时钟源发生单元111根据第一设计配置信息生成第三时钟信号，第一设计配置信息是配置单元200根据实际需求发送给时钟源发生单元111的配置信息，以实现第三时钟信号是可以实时配置修改的，避免了传统的芯片中时钟信号发生器输出的是固定的时钟序列。

(3)本申请实施例的偏移模拟单元112可以根据第二设计配置信息对第三时钟信号进行调整，得到第一时钟信号，再通过时钟信号控制单元120对第一时钟信号进行分频处理，得到可以输出的第二时钟信号，偏移模拟单元112相当于将现有的晶体振荡器的温漂和频漂的信号偏移也模拟出来，对第三时钟信号进行调整，得到第一时钟信号，这样对现有的晶体振荡器输出的时钟信号模拟更真实，进一步提高了时钟发生器100的模拟的准确性。

(4)本申请实施例的温漂和频漂模拟模块1122可以对外部晶体振荡器进行模拟，并且控制其开关，可改变其精度，将外部晶体振荡器中的温漂和频漂等误差也模拟出来，使得对现有的晶体振荡器输出的时钟信号模拟更加精确。

(5)本申请实施例通过配置单元200配置时钟发生器100的配置信息，对于解决芯片时钟复位系统的问题有着很重要的工程价值。配置单元200可以在仿真过程中通过用户定义的配置文件，生成不同类型的时钟信号和复位信号，广泛应用于各种芯片研发过程中。

(6)本申请实施例还可以通过不同的时钟发生器100输出时钟信号和复位信号的组合类型可以搭建出相应的时钟复位模型。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (15)

1.一种时钟发生器，其特征在于，包括：

源时钟发生单元，用于根据设计配置信息生成第一时钟信号；

至少一个时钟信号控制单元，与所述源时钟发生单元电连接，用于对所述第一时钟信号进行处理，以输出第二时钟信号。

2.根据权利要求1所述的时钟发生器，其特征在于，所述源时钟发生单元包括电连接的时钟源发生单元和偏移模拟单元；

所述时钟源发生单元用于根据第一设计配置信息生成第三时钟信号，所述偏移模拟单元用于根据第二设计配置信息对所述第三时钟信号进行调整，得到所述第一时钟信号；所述设计配置信息包括所述第一设计配置信息和所述第二设计配置信息。

3.根据权利要求1所述的时钟发生器，其特征在于，所述时钟信号控制单元，具体用于根据第三设计配置信息对所述第一时钟信号进行分频处理和/或使能处理，以输出所述第二时钟信号。

4.根据权利要求2所述的时钟发生器，其特征在于，所述偏移模拟单元，包括：电连接的随机数生成模块、以及温漂和频漂模拟模块；

所述随机数生成模块，用于根据随机数信息，向所述温漂和频漂模拟模块输出随机数；所述第二设计配置信息包括随机数信息和信号调整信息；

所述温漂和频漂模拟模块，与所述时钟源发生单元电连接，用于接收所述时钟源发生单元输出的第三时钟信号，并根据所述信号调整信息和所述随机数，对所述第三时钟信号进行调整，得到所述第一时钟信号。

5.根据权利要求1所述的时钟发生器，其特征在于，还包括：至少一个第一复位信号发生单元；

每个所述第一复位信号发生单元对应与一个所述时钟信号控制单元电连接，用于根据第四设计配置信息，向所述时钟信号控制单元输出第一复位信号。

6.根据权利要求1所述的时钟发生器，其特征在于，还包括：至少一个时钟检查单元；

每个所述时钟检查单元，与一个所述时钟信号控制单元电连接，用于当获取到时钟信号控制单元输出的第二时钟信号时，向信号检测系统输出时钟信息。

7.根据权利要求1-6中任一项所述的时钟发生器，其特征在于，还包括：至少一个第二复位信号发生单元；

每个所述第二复位信号发生单元与一个所述时钟信号控制单元电连接，用于根据第五设计配置信息和所述第二时钟信号，输出第二复位信号。

8.根据权利要求7所述的时钟发生器，其特征在于，所述第二复位信号发生单元包括：电连接的第二复位信号发生子模块和复位信号使能控制子模块；

所述第二复位信号发生子模块，用于根据复位信息生成第三复位信号；所述第五设计配置信息包括所述复位信息、第二复位信号的类型信息和第一控制信息；

所述复位信号使能控制子模块，与所述时钟信号控制单元电连接，用于根据所述第二复位信号的类型信息、所述第一控制信息、接收的所述第二时钟信号和所述第三复位信号，向被测单元输出所述第二复位信号。

9.根据权利要求8所述的时钟发生器，其特征在于，所述时钟信号控制单元被配置为与所述被测单元电连接，用于向所述被测单元输出所述第二时钟信号；所述复位信号使能控制子模块输出的第二复位信号的类型为以下至少一种；同步复位同步释放信号、同步复位异步释放信号、异步复位同步释放信号。

10.根据权利要求8所述的时钟发生器，其特征在于，还包括：至少一个复位监视单元；

每个所述复位监视单元，用于与一个所述复位信号使能控制子模块电连接，用于当获取到所述复位信号使能控制子模块输出的第二复位信号时，向信号检测系统输出复位信息。

11.一种信号检测系统，其特征在于，包括：配置单元、以及如权利要求1-10中任一项所述的时钟发生器；

所述配置单元与所述时钟发生器电连接，用于生成设计配置信息，并将所述设计配置信息向所述时钟发生器的所述源时钟发生单元输出。

12.根据权利要求11所述的信号检测系统，其特征在于，所述配置单元与所述第二复位信号发生单元电连接，用于生成第五设计配置信息，并将所述第五设计配置信息向所述第二复位信号发生单元输出。

13.根据权利要求12所述的信号检测系统，其特征在于，还包括：被测单元；

所述被测单元，与所述时钟信号控制单元和/或所述第二复位信号发生单元电连接，用于接收第二时钟信号和/或第二复位信号；所述被测单元为芯片中需要第二时钟信号和/或第二复位信号的电路单元。

14.一种信号输出方法，应用于如权利要求1-10中任一项所述的时钟发生器，其特征在于，包括：

源时钟发生单元根据设计配置信息生成第一时钟信号；

至少一个所述时钟信号控制单元对所述第一时钟信号进行处理，以输出第二时钟信号。

15.根据权利要求14所述的信号输出方法，其特征在于，所述至少一个所述时钟信号控制单元对所述第一时钟信号进行处理，以输出第二时钟信号之后，还包括：

第二复位信号发生单元根据第五设计配置信息和所述第二时钟信号，输出第二复位信号。

Images