CN105204325B - 定时方法和电路 - Google Patents
定时方法和电路 Download PDFInfo
- Publication number
- CN105204325B CN105204325B CN201510662351.3A CN201510662351A CN105204325B CN 105204325 B CN105204325 B CN 105204325B CN 201510662351 A CN201510662351 A CN 201510662351A CN 105204325 B CN105204325 B CN 105204325B
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- standard
- circuit
- time difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04R—RADIO-CONTROLLED TIME-PIECES
- G04R20/00—Setting the time according to the time information carried or implied by the radio signal
- G04R20/02—Setting the time according to the time information carried or implied by the radio signal the radio signal being sent by a satellite, e.g. GPS
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electric Clocks (AREA)
Abstract
本发明公开了定时方法,包括以下步骤:输入标准秒信号;产生高频信号,对高频信号进行第一分频获得1/N秒信号,对1/N秒信号进行第二分频获得秒信号,其中第一分频的分频数为M,第二分频的分频数为N,N为给定值;测量秒信号和标准秒信号的时差Δ,通过反馈控制分多步调整第一分频的分频数M,使得时差Δ逐步趋近于0;1/N秒信号作为定时脉冲输出。本发明还公开了定时电路。本发明的定时方法和电路与现有的对时方法不同,不是一步到位的对时策略,而是采用反馈控制通过多步调整第一分频器的分频数M,使得秒信号与标准秒信号同步,这种电路输出的高频定时脉冲等间隔,更不会丢脉冲或多脉冲。
Description
技术领域
本发明涉及时钟对时技术,具体涉及一种定时方法和电路。
背景技术
随着现代科技的迅猛发展,计算机监控系统、微机保护装置、微机故障录波装置以及基于计算机的各种过程测量或控制装置已在电力系统中得到了广泛的应用,这些应用除了要依赖于一个同步的时钟外,还需要广域网上同步的高频定时脉冲作为采集或控制的触发脉冲,如4kHz、16kHz等定时脉冲。
在现有的同步时钟内,输入卫星授时的标准秒信号后,为防止标准秒信号丢失,采用晶振和分频器构建守时电路,由晶振输出高频信号,经分频器分频后输出秒信号,再采用对时的办法,使得秒信号与标准秒脉冲信号一致。所谓对时,就如同人工对时一样,强迫秒信号与标准秒信号的输出一致。在这种情况下,如果想要采用这里的晶振输出的高频信号作为定时信号,由于对时的干扰,会造成高频信号间隔不等,甚至会丢脉冲或多脉冲,造成基于定时脉冲的采集装置的量测错误。
发明内容
本发明的一个目的在于提供输出定时脉冲的方法和电路的新的技术方案,使得定时脉冲的同步性得以提高。
本发明提供了一种定时方法,包括以下步骤:输入标准秒信号;输入高频信号,对高频信号进行第一分频获得1/N秒信号,对1/N秒信号进行第二分频获得秒信号,其中第一分频的分频数为M,第二分频的分频数为N,N为给定值;测量秒信号和标准秒信号的时差Δ,通过反馈控制分多步调整第一分频的分频数M,使得时差Δ逐步趋近于0;所述1/N秒信号作为定时脉冲输出。
优选的,所述高频信号是由微型原子钟和倍频电路产生,或者是由恒温恒压的晶振产生。
优选的,还包括以下步骤:测量所述标准秒信号的周期并进行判断:如果所述标准秒信号的周期超出最大限值,则停止调整分频数M;所述最大限值为1.1s。
优选的,所述反馈控制为积分控制或比例积分控制。
本发明还提供了一种定时电路,包括标准秒信号接收单元、高频信号发生器、第一分频器、第二分频器、时差测量电路以及控制器;所述标准秒信号接收单元用于接收标准秒信号;所述高频信号发生器用于输出高频信号,所述第一分频器接收所述高频信号并进行第一分频获得1/N秒信号,所述第二分频器接收所述1/N秒信号并进行第二分频获得秒信号,其中第一分频的分频数为M,第二分频的分频数为N,N为给定值;所述时差测量电路的输入一端连接标准秒信号接收单元的输出,另一端连接第二分频器的输出,所述时差测量电路测量秒信号和标准秒信号的时差Δ并输出时差Δ至控制器;所述控制器的输入端连接所述时差测量电路的时差Δ,控制输出端连接所述第一分频器的分频数M,所述控制器分多步调整分频数M使得时差Δ逐步趋近于0;所述第一分频器输出的1/N秒信号作为定时脉冲输出。
优选的,所述高频信号发生器是由微型原子钟及倍频电路构成,或者是由恒温恒压的晶振构成。
优选的,还包括周期测量电路;所述标准秒信号接收单元输出标准秒信号至所述周期测量电路,所述周期测量电路检测标准秒信号的周期并进行判断:如果所述标准秒信号的周期超出最大限值,则通知控制器停止调整分频数M。
优选的,所述标准秒信号接收单元包括多个标准秒信号接收模块以及选择模块,所述选择模块在多个标准秒信号接收模块接收的标准秒信号中选择一路标准秒信号输出;所述周期测量电路检测标准秒信号的周期并进行判断:如果当前的标准秒信号的周期超出最大限值,则通知选择模块选择另一路标准秒信号输出,否则选择模块保持不变。
优选的,所述控制器为积分控制器或比例积分控制器。
优选的,所述控制器的输出端设有限幅器。
优选的,所述高频信号发生器包括:形成密闭空间的外壳,以及设置于所述密闭空间内的晶振、恒压模块、和恒温模块;所述恒压模块用于为所述高稳定晶振供电,所述恒温模块用于保持所述密闭空间的温度恒定。
优选的,所述高频信号发生器包括微型铷原子钟、整形电路、以及倍频电路;所述微型铷原子钟用于输出秒信号,经整形电路整形成方波信号后输出到倍频电路,由倍频电路倍频生成所述高频信号并输出。
本发明的定时方法和电路,与现有的对时方法不同,不是一步到位的对时策略,而是采用反馈控制通过多步调整第一分频器的分频数M,使得秒信号与标准秒信号同步,这种电路输出的定时脉冲等间隔,更不会丢脉冲或多脉冲。本发明的定时方法和电路能够为全网提供同步的时钟和高频定时脉冲。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1为本发明定时电路第一实施例的电路框图。
图2为本发明定时电路第二实施例的电路框图。
图3为本发明定时电路第三实施例的电路框图。
图4为本发明高频信号发生器的第二实施例的电路框图。
图5为本发明高频信号发生器的第三实施例的电路框图。
1-高频信号发生器,2-第一分频器,3-第二分频器,4-标准秒信号接收单元,5-时差测量电路,6-控制器,7-限幅器,8-周期测量电路;
41-GPS接收模块,42-北斗接收模块,43-IRIG接收模块;
111-晶振、112-恒压模块、113-恒温模块;
121-铷原子钟、122-整形电路、123-倍频电路。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
本发明定时方法的实施例,包括以下步骤:输入标准秒信号;输入高频信号,对高频信号进行第一分频获得1/N秒信号,对1/N秒信号进行第二分频获得秒信号,其中第一分频的分频数为M,第二分频的分频数为N,N为给定值;测量秒信号和标准秒信号的时差Δ,通过反馈控制分多步调整第一分频的分频数M,使得时差Δ逐步趋近于0;1/N秒信号作为定时脉冲输出。
进一步的,还包括以下步骤:测量标准秒信号的周期并且进行判断:如果标准秒信号的周期超出最大限值,则停止调整第一分频的分频数M。其中,最大限值优选为1.1s。
可选的,反馈控制可以为积分控制或比例积分控制。
进一步的,反馈控制的输出幅度有钳位限制,以保证反馈控制的输出绝对值不大于ε,从而使获得的高频定时脉冲信号的间隔在给定的范围内变化,确保定时信号稳定。针对不同的现实应用需求,设定相应的ε值。
可选的,标准秒信号来自GPS标准秒信号和/或北斗标准秒信号和/或电缆输入的标准秒信号。
参考图1所示为本发明定时电路第一实施例的电路框图,其中包括高频信号发生器1、第一分频器2、第二分频器3、标准秒信号接收单元4、时差测量电路5以及控制器6;
高频信号发生器1、第一分频器2、第二分频器3依次连接;高频信号发生器1输出高频方波信号至第一分频器2,第一分频器2对高频方波信号进行第一分频获得1/N秒信号,第二分频器3接收1/N秒信号并进行第二分频获得秒信号,其中第一分频的分频数为M,第二分频的分频数为N,对于某种具体的现实应用,N是给定的值;
标准秒信号接收单元4接收标准秒信号并输出标准秒信号至时差测量电路5的参考输入端501,第二分频器3输出秒信号至时差测量电路5的输入端502,时差测量电路5测量时差Δ并通过输出端503输出时差Δ至控制器6;
控制器6的输入端连接时差测量电路的时差Δ,输出端601连接第一分频器的分频数M,控制器6分多步调整分频数M,使得时差Δ逐步趋近于0,从而使秒信号和标准秒信号同步;
第一分频器2获得的1/N秒信号,经隔离电路后作为定时脉冲信号输出。
其中,控制器6可以为积分控制器或比例积分控制器。
其中,在控制器6的输出端601设有限幅器7,以限制控制器6的输出绝对值不大于ε,使获得的高频定时脉冲信号的间隔在给定的范围内变化,确保定时信号稳定。针对不同的现实应用需求,可以设定相应的ε值。
标准秒信号接收单元包括下列任一或者组合:GPS接收模块、北斗接收模块、有线标准秒信号接收模块。
其中,控制器6可以是CPLD、CPU、或FPGA器件。
其中,为了获得稳定的守时和定时效果,在高频信号发生器的第一实施例中,高频信号发生器可以采用恒温晶振输出高频方波,为此可以采用精密稳压电源模块为恒温晶振供电,同时采用铁皮等金属外壳将恒温晶振和稳压电源模块封装并接地。
其中,参考图4介绍高频信号发生器的第二实施例,高频信号发生器包括晶振111、恒压模块112、恒温模块113、以及封闭外壳(图4中没有示出);封闭外壳形成密闭空间,将晶振111、恒压模块112和恒温模块113罩在内部;恒压模块112的输入可以取自定时电路所在装置的装置电源,经过稳压后输出到晶振111作为晶振111的电源,恒温模块113可以通过电阻加热保持密闭空间的温度恒定。通常来说,稳定度高的晶振在温度变化60℃时能够产生稳定度为10-7的高频信号,经过恒温恒压控制后晶振的稳定度能够提高到10-10以上。
其中,参考图5介绍高频信号发生器的第三实施例,高频信号发生器包括微型原子钟,微型原子钟优选为铷原子钟121;高频信号发生器还包括整形电路122和倍频电路123;铷原子钟121用于输出秒信号,经整形电路122整形成方波信号后输出到倍频电路123,由倍频电路123倍频生成高频信号并输出。
最早的原子钟体积笨重难以普及应用,近些年来已经出现口袋级的微型原子钟,体积通常小于烟盒便于电路应用,例如MAC SA.3X系列的原子钟,体积仅为51x51x18mm。并且,原子钟的稳定度很高,达10-10以上,特别有利于标准秒信号丢失后的守时稳定性。
上述三个实施例都能够提供高稳定高准确的高频信号发生器,提高了定时电路的守时稳定性和定时效果。
参考图2所示为本发明定时电路第二实施例的电路框图,在第一实施例的基础上增加了周期测量电路8,标准秒信号接收单元4输出的标准秒信号同时至时钟测量电路5和周期测量电路8,周期测量电路8测量接收到的标准秒信号的周期并判断,一旦测量的周期超出最大限值,则停止控制器6的输出,不再调整第一分频器2的分频数M。
一般情况下,如果标准秒信号的周期超出最大限值就说明标准秒信号丢失,如果不做处理继续调整第二分频器,势必会造成越调越乱,为了解决这一问题,第二实施例设置了周期测量电路8在标准秒信号丢失时停止控制器6输出。最大限值根据实际应用情况进行设定,本实施例中最大限值为1.1秒。
本发明中的标准秒信号可以有多种获得方式,如GPS授时、北斗卫星授时、或者有线授时,例如有线的主站IRIG授时,有线的主站IRIG授时,是指来自于主站的符合IRIG(InterRange Instrumentation Group)时间标准的授时。为了避免标准秒信号授时源的丢失,有本发明定时电路的第三实施例:
参考图3所示为本发明定时电路第三实施例的电路框图,在第二实施例的基础上增加多个标准秒信号源及选择采用,标准秒信号接收单元4包括四个部分:分别是GPS接收模块41、北斗接收模块42、IRIG接收模块43和选择器44;选择器44的三个输入分别连接GPS接收模块41、北斗接收模块42和IRIG接收模块43的输出,选择器44输出标准秒信号;周期测量电路8的输出不仅控制控制器6的输出端601,还控制选择器44的控制端:一旦测量的周期超出最大限值,周期测量电路8一方面停止输出端601的输出,另一方面同时控制选择器44选择另一个输入端;如果测量出标准秒信号的周期恢复,即不再超出最大限值,则恢复输出端601的输出,同时选择器44保留在当前的位置,否则控制选择器44继续选择下一个输入端。
IRIG接收模块43,用于接收来自主站的符合IRIG时间标准的标准秒信号。
第三实施例中标准秒信号接收单元4具有多个接收模块,在现有标准秒信号的周期超出最大限值甚至丢失时,能够自动切换到另一接收模块继续输出标准秒信号,确保不会造成1/N秒信号缩短或加长太多,更加不会多脉冲或丢脉冲。
本发明的定时方法和电路,与现有的对时方法不同,不是一步到位的对时策略,而是采用反馈控制通过分多步调整第一分频器的分频数M,使得秒信号与标准秒信号同步,这种电路输出的高频定时脉冲等间隔,更不会丢脉冲或多脉冲。本发明的定时方法和电路能够同时输出稳定的秒信号和1/N秒信号。本发明的定时方法和电路能够为全网提供同步的时钟和高频定时脉冲。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,程序可以存储于一种计算机可读存储介质中,程序在执行时,包括方法实施例的步骤之一或其组合。另外,在本发明实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上例子仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (12)
1.一种定时方法,其特征在于,包括以下步骤:输入标准秒信号;输入高频信号,对高频信号进行第一分频获得1/N秒信号,对1/N秒信号进行第二分频获得秒信号,其中第一分频的分频数为M,第二分频的分频数为N,N为给定值;
测量秒信号和标准秒信号的时差Δ,通过反馈控制分多步调整第一分频的分频数M,使得时差Δ逐步趋近于0;
所述1/N秒信号作为定时脉冲输出。
2.根据权利要求1所述的定时方法,其特征在于,所述高频信号是由微型原子钟和倍频电路产生,或者是由恒温恒压的晶振产生。
3.根据权利要求1所述的定时方法,其特征在于,还包括以下步骤:测量所述标准秒信号的周期并进行判断:如果所述标准秒信号的周期超出最大限值,则停止调整分频数M;所述最大限值为1.1s。
4.根据权利要求1所述的定时方法,其特征在于:所述反馈控制为积分控制或比例积分控制。
5.一种定时电路,其特征在于,包括标准秒信号接收单元(4)、高频信号发生器(1)、第一分频器(2)、第二分频器(3)、时差测量电路(5)以及控制器(6);
所述标准秒信号接收单元(4)用于接收标准秒信号;
所述高频信号发生器(1)用于输出高频信号,所述第一分频器(2)接收所述高频信号并进行第一分频获得1/N秒信号,所述第二分频器(3)接收所述1/N秒信号并进行第二分频获得秒信号,其中第一分频的分频数为M,第二分频的分频数为N,N为给定值;
所述时差测量电路(5)的输入一端连接标准秒信号接收单元(4)的输出,另一端连接第二分频器(3)的输出,所述时差测量电路(5)测量秒信号和标准秒信号的时差Δ并输出时差Δ至控制器(6);
所述控制器(6)的输入端连接所述时差测量电路(5)的时差Δ,控制输出端连接所述第一分频器(2)的分频数M,所述控制器(6)分多步调整分频数M使得时差Δ逐步趋近于0;
所述第一分频器(2)输出的1/N秒信号作为定时脉冲输出。
6.根据权利要求5所述的定时电路,其特征在于,所述高频信号发生器(1)是由微型原子钟及倍频电路构成,或者是由恒温恒压的晶振构成。
7.根据权利要求5所述的定时电路,其特征在于,还包括周期测量电路(8);所述标准秒信号接收单元(4)输出标准秒信号至所述周期测量电路(8),所述周期测量电路(8)检测标准秒信号的周期并进行判断:如果所述标准秒信号的周期超出最大限值,则通知控制器(6)停止调整分频数M。
8.根据权利要求7所述的定时电路,其特征在于,所述标准秒信号接收单元(4)包括多个标准秒信号接收模块以及选择模块,所述选择模块在多个标准秒信号接收模块接收的标准秒信号中选择一路标准秒信号输出;所述周期测量电路(8)检测标准秒信号的周期并进行判断:如果当前的标准秒信号的周期超出最大限值,则通知选择模块选择另一路标准秒信号输出,否则选择模块保持不变。
9.根据权利要求5所述的定时电路,其特征在于:所述控制器(6)为积分控制器或比例积分控制器。
10.根据权利要求9所述的定时电路,其特征在于:所述控制器(6)的输出端设有限幅器(7)。
11.根据权利要求5所述的定时电路,其特征在于:所述高频信号发生器(1)包括:形成密闭空间的外壳,以及设置于所述密闭空间内的晶振(111)、恒压模块(112)、和恒温模块(113);所述恒压模块(112)用于为所述晶振(111)供电,所述恒温模块(113)用于保持所述密闭空间的温度恒定。
12.根据权利要求5所述的定时电路,其特征在于:所述高频信号发生器(1)包括微型铷原子钟(121)、整形电路(122)、以及倍频电路(123);所述微型铷原子钟(121)用于输出秒信号,经整形电路(122)整形成方波信号后输出到倍频电路(123),由倍频电路(123)倍频生成所述高频信号并输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510662351.3A CN105204325B (zh) | 2015-10-14 | 2015-10-14 | 定时方法和电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510662351.3A CN105204325B (zh) | 2015-10-14 | 2015-10-14 | 定时方法和电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105204325A CN105204325A (zh) | 2015-12-30 |
CN105204325B true CN105204325B (zh) | 2017-11-24 |
Family
ID=54952072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510662351.3A Expired - Fee Related CN105204325B (zh) | 2015-10-14 | 2015-10-14 | 定时方法和电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105204325B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109738954B (zh) * | 2019-03-14 | 2024-03-15 | 南方科技大学 | 一种时钟同步电路、时钟同步方法和海底地震仪 |
CN112213541B (zh) * | 2020-09-08 | 2021-05-28 | 青岛鼎信通讯股份有限公司 | 一种应用于暂态录波型故障指示器的守时方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006170701A (ja) * | 2004-12-14 | 2006-06-29 | Sony Corp | 時刻設定回路及びこれを用いた携帯無線通信装置 |
CN103117742B (zh) * | 2011-11-17 | 2016-02-10 | 沈阳工业大学 | Gps/北斗双模卫星时钟晶体振荡器驯服系统 |
CN203014788U (zh) * | 2013-01-05 | 2013-06-19 | 北京昆腾微电子有限公司 | 用于信号传输机的干扰移除装置 |
CN103117756A (zh) * | 2013-01-05 | 2013-05-22 | 北京昆腾微电子有限公司 | 用于信号传输机的干扰移除装置和方法 |
JP6102346B2 (ja) * | 2013-03-01 | 2017-03-29 | 富士通株式会社 | 電子回路、レーダ装置、及びレーダ装置の自己診断方法 |
CN103795522B (zh) * | 2014-02-27 | 2017-03-01 | 四川九洲电器集团有限责任公司 | 秒脉冲守时补偿电路及方法 |
-
2015
- 2015-10-14 CN CN201510662351.3A patent/CN105204325B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN105204325A (zh) | 2015-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105549379B (zh) | 一种基于高精度时间基准触发的同步测量装置及方法 | |
Romano et al. | A high-performance, low-cost PMU prototype for distribution networks based on FPGA | |
CN102611516A (zh) | 高精度同步时钟的生成方法及装置 | |
WO2016003682A1 (en) | Edge generator-based phase locked loop reference clock generator for automated test system | |
CN101655545B (zh) | 电能表现场校验方法 | |
CN109581856A (zh) | 一种基于高性能晶振频率校准的对时守时方法 | |
CN105204325B (zh) | 定时方法和电路 | |
US10571495B2 (en) | Systems and methods for monitoring power | |
TW200524286A (en) | DDS circuit with arbitrary frequency control clock | |
JP5972450B2 (ja) | 信号処理装置 | |
JP5936716B2 (ja) | 信号処理装置 | |
CN102165692A (zh) | 延迟电路和使用其的定时发生器以及测试装置 | |
CN109067493A (zh) | 检测系统、传感器和微型计算机 | |
CN110928177B (zh) | 一种时钟同步系统及方法 | |
CN105785085A (zh) | 基于同步时钟信号下的合并单元检测模拟源及输出方法 | |
CN104753497B (zh) | 一种oscpps修正方法与装置 | |
JP5235705B2 (ja) | 測定システム | |
CN114201435B (zh) | 时钟发生器、检测系统以及信号输出方法 | |
JP2004361343A (ja) | 試験装置 | |
CN109828632B (zh) | 一种基于fpga的可调超窄多路同步脉冲发生装置及方法 | |
CN102124357A (zh) | 测试装置及测试方法 | |
Petrescu et al. | Data acquisition system for recording of photovoltaic panel power | |
JP5210646B2 (ja) | 被測定信号の変化点を検出する装置、方法および試験装置 | |
Khorol’skii et al. | Modern methods and means for nondestructive testing of the quality of power semiconductor devices | |
TWI504913B (zh) | 誤差補償方法與應用此方法的自動測試設備 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171124 Termination date: 20201014 |