JP2006170701A - 時刻設定回路及びこれを用いた携帯無線通信装置 - Google Patents
時刻設定回路及びこれを用いた携帯無線通信装置 Download PDFInfo
- Publication number
- JP2006170701A JP2006170701A JP2004361404A JP2004361404A JP2006170701A JP 2006170701 A JP2006170701 A JP 2006170701A JP 2004361404 A JP2004361404 A JP 2004361404A JP 2004361404 A JP2004361404 A JP 2004361404A JP 2006170701 A JP2006170701 A JP 2006170701A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- data
- counter
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】
内部時計に外部から取得した時刻データを転送して正確な時刻設定する。
【解決手段】
時刻データを記憶する第１のレジスタと、第１の基準クロックが供給されて第１の制御信号を発生する第１の制御信号発生回路１２５と、第１の制御信号が供給され、第２の基準クロックに同期した第２の制御信号を発生する第２の制御信号発生回路１７０と、第２の基準クロックが供給され、第２の基準クロックを所定比に分周した信号を出力する分周回路１９０と、時刻データまたは分周回路の出力信号を用いて時刻を計数するカウンタ１５０と、カウンタからの出力データと第１のレジスタから出力された時刻データを第２の制御信号に応じて択一的に選択し、選択されたデータをカウンタに供給する選択回路１３０とを有し、安定した時刻データを設定するようにした。
【選択図】図３
内部時計に外部から取得した時刻データを転送して正確な時刻設定する。
【解決手段】
時刻データを記憶する第１のレジスタと、第１の基準クロックが供給されて第１の制御信号を発生する第１の制御信号発生回路１２５と、第１の制御信号が供給され、第２の基準クロックに同期した第２の制御信号を発生する第２の制御信号発生回路１７０と、第２の基準クロックが供給され、第２の基準クロックを所定比に分周した信号を出力する分周回路１９０と、時刻データまたは分周回路の出力信号を用いて時刻を計数するカウンタ１５０と、カウンタからの出力データと第１のレジスタから出力された時刻データを第２の制御信号に応じて択一的に選択し、選択されたデータをカウンタに供給する選択回路１３０とを有し、安定した時刻データを設定するようにした。
【選択図】図３
Description
本発明は、形態無線装置外部から時刻データを受信し、時刻調整して時刻を表示する時刻設定回路及びこれを用いた携帯無線通信装置に関し、特に携帯電話にＧＰＳ受信装置を備え、時計本体で使用しているクロックと時刻合わせの際に使用するデータ通信用のクロックを用いて時刻データの設定を行う。
従来携帯電話内に置ける時刻データの管理は、ＣＰＵ（マイクロコンピュータ）内で、ソフトウェアでカウントしている時計と、専用ハードウエアでカウントしている時計の２種類のパタンがあった。
ＣＰＵを用いてソフトウェアで時刻をカウントする時計は、携帯電話のメイン電源がオフされた場合、動作しないため、スイッチをオンした状態で再起動することになる。
一方、専用ハードウエアで構成された時計は、携帯電話のサブ電源（ボタン電池）が有効である限り、メイン電源スイッチのオン／オフにかかわりなく、動作している。つまり、携帯電話のメイン電源スイッチをオンにすると、専用ハードウエアを用いた時計からＣＰＵを用いたソフトウェアを用いた時計へ時刻データが送信（転送）されている。
ＣＰＵを用いてソフトウェアで時刻をカウントする時計は、携帯電話のメイン電源がオフされた場合、動作しないため、スイッチをオンした状態で再起動することになる。
一方、専用ハードウエアで構成された時計は、携帯電話のサブ電源（ボタン電池）が有効である限り、メイン電源スイッチのオン／オフにかかわりなく、動作している。つまり、携帯電話のメイン電源スイッチをオンにすると、専用ハードウエアを用いた時計からＣＰＵを用いたソフトウェアを用いた時計へ時刻データが送信（転送）されている。
また時刻データの受け渡しの他の例として、ＧＰＳ衛星などから、正確な時刻データが携帯電話に送信されてくるシステムがある。この場合、時刻データを転送する役目の専用ハードウエア時計は不要と考えられるが、もしこれが無くなると携帯電話が通信圏外の場所にある場合、そのメイン電源をオフ状態からオン状態にした場合、ＣＰＵでソフトウェアで時刻をカウントする時計は、スタート時に時刻情報をどこからも取得することはできない。
この問題を解消するためには、やはり専用のハードウエアで構成された時計が必要となってくる。ただし、このハードウエアで構成された時計も、そのカウントに使用しているクロックたとえば１Ｈｚの精度により、時刻データに誤差が発生してくる。
その際、ＧＰＳ衛星からの時刻データを用いて、専用ハードウエアで構成される時計の時刻データを補正することが望ましい。この時刻データの転送は次のように行われる。すなわち、ＧＰＳ衛星から受信された時刻データが、ＣＰＵ内でソフトウェアでアカウントしている時計に転送される。その時刻データがさらに４００ｋＨｚのクロックで動作しているデータＩＦ（インターフェイス）回路を介して、１Ｈｚでカウント動作しているハードウェアで構成された時計に転送される。
その際、ＧＰＳ衛星からの時刻データを用いて、専用ハードウエアで構成される時計の時刻データを補正することが望ましい。この時刻データの転送は次のように行われる。すなわち、ＧＰＳ衛星から受信された時刻データが、ＣＰＵ内でソフトウェアでアカウントしている時計に転送される。その時刻データがさらに４００ｋＨｚのクロックで動作しているデータＩＦ（インターフェイス）回路を介して、１Ｈｚでカウント動作しているハードウェアで構成された時計に転送される。
しかしながら、データＩＦ回路から、１Ｈｚでカウント動作しているハードウェアで構成された時計に転送される動作は非同期インターフェイスであり、しかもクロックスピードが速い回路からクロックスピードの遅い回路に時刻データが転送されるため、時刻データを安定に受信することができなかった。
特開２００４−１５７１３号公報
特開平９−３０４５６２号公報
上述したように、非同期データＩＦをおこなうリアルタイムクロック（ＲＴＣ）システムで、クロックスピードが速い回路からクロックスピードの遅い回路に時刻データが転送されても、時刻データを安定に受信することを目的とする。
本発明の時刻設定回路は、時刻データを記憶する第１のレジスタと、第１の基準クロックが供給されて第１の制御信号を発生する第１の制御信号発生回路と、前記第１の制御信号が供給され、第２の基準クロックに同期した第２の制御信号を発生する第２の制御信号発生回路と、前記第２の基準クロックが供給され、該第２の基準クロックを所定比に分周した信号を出力する分周回路と、前記時刻データまたは前記分周回路の出力信号を用いて時刻を計数するカウンタと、前記カウンタからの出力データと前記第１のレジスタから出力された時刻データを前記第２の制御信号に応じて択一的に選択し、選択されたデータを前記カウンタに供給する選択回路とを有する。
本発明の携帯無線通信装置装置は、無線通信装置から時刻データを取得し、該時刻データを時刻設定の際、時計回路に転送し時刻を表示する装置を有する携帯無線通信装置であって、前記時計回路は、時刻データを記憶する第１のレジスタと、第１の基準クロックが供給されて第１の制御信号を発生する第１の制御信号発生回路と、前記第１の制御信号が供給され、第２の基準クロックに同期した第２の制御信号を発生する第２の制御信号発生回路と、前記第２の基準クロックが供給され、該第２の基準クロックを所定比に分周した信号を出力する分周回路と、前記時刻データまたは前記分周回路の出力信号を用いて時刻を計数するカウンタと、前記カウンタからの出力データと前記第１のレジスタから出力された時刻データを前記第２の制御信号に応じて択一的に選択し、選択されたデータを前記カウンタに供給する選択回路とを有する。
本発明は、非同期インターフェイスを使用したリアルタイムクロックシステムにおいて、安定した時刻データの受信ができる。また、上述した時刻設定回路及びその無線通信装置では、時刻カウンタに１Ｈｚを使用することにより、時計回路の消費電力を削減することができる。
さらに、本発明の時刻設定回路及びその無線通信装置では、時刻合わせの際、時刻カウンタへの読み込みを早くすることにより、設定したい時刻からその設定されたデータが反映されるまでの時刻の遅延をたとえば９２μｓｅｃ以内に収めることができる。
さらに、本発明の時刻設定回路及びその無線通信装置では、時刻合わせの際、時刻カウンタへの読み込みを早くすることにより、設定したい時刻からその設定されたデータが反映されるまでの時刻の遅延をたとえば９２μｓｅｃ以内に収めることができる。
図１に携帯無線通信装置１１の電話器１１にＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）が内臓された全体構成図を示す。
アンテナ１２がＧＰＳ受信部１３のＲＦ（高周波回路）とＤＥＭＯ（復調回路）１４に接続され、ＤＥＭＯは信号処理回路とＣＰＵ（マイクロコンピュータ）に接続され、ＤＥＭＯで復調された信号を信号処理し、またその一部をＣＰＵ（マイクロコンピュータ）１５で測位や時間処理などを行う。
時間処理されたデータを携帯電話部２０のＩＩＣ（２１）バスのインターフェイスに転送し、このデータをさらに時計２２へ供給して時刻設定を行った後、修正した時刻データをたとえば表示装置に表示する。
アンテナ１２がＧＰＳ受信部１３のＲＦ（高周波回路）とＤＥＭＯ（復調回路）１４に接続され、ＤＥＭＯは信号処理回路とＣＰＵ（マイクロコンピュータ）に接続され、ＤＥＭＯで復調された信号を信号処理し、またその一部をＣＰＵ（マイクロコンピュータ）１５で測位や時間処理などを行う。
時間処理されたデータを携帯電話部２０のＩＩＣ（２１）バスのインターフェイスに転送し、このデータをさらに時計２２へ供給して時刻設定を行った後、修正した時刻データをたとえば表示装置に表示する。
以下、本発明の実施形態を、添付図面に関連付けて説明する。
まず、図１に示した携帯無線通信装置に備えられた衛星通信装置の実施携帯例について述べる。衛星通信装置に関し、全地球測位システム（ＧＮＳＳ：Ｇｌｏｂａｌ Ｎａｖｉｇａｔｉｏｎ Ｓａｔｅｌ１ｉｔｅｓ Ｓｙｓｔｅｍ）を構成する少なくとも４個の衛星から送出された信号を受信して、これら受信信号に基づいて自己の位置を算出し、また時刻データを処理する携帯無線通信装置に本発明を適用した場合について説明する。
なお、本例においては、全地球測位システムとして、日本国で広く利用されているＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）を想定し、このＧＰＳに対応した受信装置として、ＧＰＳ受信装置について説明する。
まず、図１に示した携帯無線通信装置に備えられた衛星通信装置の実施携帯例について述べる。衛星通信装置に関し、全地球測位システム（ＧＮＳＳ：Ｇｌｏｂａｌ Ｎａｖｉｇａｔｉｏｎ Ｓａｔｅｌ１ｉｔｅｓ Ｓｙｓｔｅｍ）を構成する少なくとも４個の衛星から送出された信号を受信して、これら受信信号に基づいて自己の位置を算出し、また時刻データを処理する携帯無線通信装置に本発明を適用した場合について説明する。
なお、本例においては、全地球測位システムとして、日本国で広く利用されているＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）を想定し、このＧＰＳに対応した受信装置として、ＧＰＳ受信装置について説明する。
図２のＧＰＳ受信装置５０は、図１に示したＧＰＳ受信部（装置）１３の具体的なブロック構成図である。
このＧＰＳ受信装置５０は、Ｌ１帯、Ｃ／Ａ（Ｃｌｅａｒ ａｎｄ Ａｃｑｕｉｓｉｔｉｏｎ）コードと呼ばれるスペクトラム拡散信号電波を受信信号として受信するものであって、図２に示すように、受信した受信信号を復調する際に、自己が発生する擬似ランダムノイズ（Ｐｓｅｕｄｏ−ｒａｎｄｏｍ Ｎｏｉｓｅ：ＰＮ）系列の拡散符号と受信信号における拡散符号との同期を捕捉する機能と、拡散符号と搬送波（以下、キャリアという）との同期を保持する機能とを分離することにより、小さい回路規模のもとに、同期捕捉を高速化するように構成されたものである。
そして、ＧＰＳ受信装置５０においては、少なくとも１個以上の衛星に関する軌道情報が既知であり、受信機の概略位置およびおよその現在時刻が既知である場合に、軌道情報、受信機概略位置およびおよその現在時刻から衛星仰角を計算可能な衛星に関して、あらかじめ定めた同期開始仰角より大きい場合には同期捕捉動作を開始し、衛星仰角があらかじめ定めた同期終了仰角より小さい場合には同期保持動作を終了するように構成される。
一般に、低仰角衛星は、同期捕捉に際して捕捉失敗などの困難を伴う場合があるが、同期保持中の衛星の仰角が徐々に低下してきた場合に関しては、仮に障害物や干渉が原因で一時的に信号強度が低下したとしても、その影響が短時間であれば信号強度が回復した時点で再び同期保持が可能な場合が多い。
以下に、ＧＰＳ受信装置５０の具体的な構成および機能について、順を追って説明する。
ＧＰＳ受信装置５０は、同図に示すように、所定の発信周波数を有する発信信号Ｄ１を生成する水晶発振器（Ｘ’ｔａｌ Ｏｓｃｉｌｌａｔｏｒ；以下、ＸＯという）３１と、このＸＯ３１とは異なる所定の発振周波数ＦＯＳＣを有する発振信号Ｄ２を生成する温度補償型水晶発振器（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｅｄ Ｘ′ｔａｌ Ｏｓｃｉｌｌａｔｏｒ；以下、ＴＣＸＯという）３２と、このＴＣＸＯ３２から供給される発振信号Ｄ２を逓倍（ｍｕｌｔｉｐｌｙ）および／または分周（ｄｉｖｉｄｅ）する逓倍／分周器３３とを備える。
Ｘ０３１は、たとえば３２．７６８ｋＨｚ程度の所定の発振周波数を有する発振信号Ｄ１を生成する。
ＸＯ３１は、生成した発振信号Ｄ１を後述するＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）２７に供給する。
ＸＯ３１は、生成した発振信号Ｄ１を後述するＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）２７に供給する。
ＴＣＸＯ３２は、ＸＯ３１とは異なる、たとえば１８．４１４ＭＨｚ程度の所定の発振周波数ＦＯＳＣを有する発振信号Ｄ２を生成する。
ＴＣＸ０３２は、生成した発振信号Ｄ２を逓倍／分周器３３、および後述する周波数シンセサイザ３８等に供給する。
ＴＣＸ０３２は、生成した発振信号Ｄ２を逓倍／分周器３３、および後述する周波数シンセサイザ３８等に供給する。
逓倍／分周器３３は、後述するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４６から供給される制御信号Ｄ３に基づいて、ＴＣＸＯ３２から供給される発振信号Ｄ２を、所定の逓倍率で逓倍し、および／または所定の分周比で分周する。
逓倍／分周器３３は、逓倍および／または分周した発振信号Ｄ４を後述する同期捕捉部２４、後述する同期保持部４５、ＣＰＵ４６、後述するタイマ４８、および後述するメモリ４９に供給する。
逓倍／分周器３３は、逓倍および／または分周した発振信号Ｄ４を後述する同期捕捉部２４、後述する同期保持部４５、ＣＰＵ４６、後述するタイマ４８、および後述するメモリ４９に供給する。
また、ＧＰＳ受信装置５０は、ＧＰＳ衛星から送信されてきたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を受信するアンテナ３４と、このアンテナ３４によって受信された受信ＲＦ信号Ｄ５を増幅するローノイズ・アンプ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ；以下、ＬＮＡという）３５と、このＬＮＡ３５によって増幅された増幅ＲＦ信号Ｄ６のうち所定の周波数帯域成分を通過する帯域通過フィルタ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ，以下、ＢＰＦという）３６と、このＢＰＦ３６によって通過された増幅ＲＦ信号Ｄ７をさらに増幅する増幅器３７と、ＴＣＸＯ３２から供給される発振信号Ｄ２に基づいて所定の周波数ＦＬＯを有する局部発振信号Ｄ１０を生成する周波数シンセサイザ３８と、増幅器３７によって増幅された所定の周波数ＦＲＦを有する増幅ＲＦ信号Ｄ８に対して周波数シンセサイザ３８から供給された局部発振信号Ｄ１０を乗算する乗算器（ミキサ）３９と、この乗算器３９によって乗算されることによってダウンコンバートされた所定の周波数ＦＩＦを有する中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ；以下、ＩＦという）信号Ｄ１１を増幅する増幅器４０と、この増幅器４０によって増幅された増幅ＩＦ信号Ｄ１２のうち所定の周波数帯域成分を通過する低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ；以下、ＬＰＦという。）４１と、このＬＰＦ４１によって通過されたアナログ形式の増幅ＩＦ信号Ｄ１３をディジタル形式の増幅ＩＦ信号Ｄ１４に変換するアナログ／ディジタル変換器（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ；以下、Ａ／Ｄという）４２とを備える。
アンテナ３４は、ＧＰＳを構成する衛星（以下、ＧＰＳ衛星と称する）から送信されてきた周波数が１５７５．４２ＭＨｚのキャリアが拡散されたＲＦ信号を受信する。このアンテナ３４によって受信された受信ＲＦ信号Ｄ５は、ＬＮＡ３５に供給される。
ＬＮＡ３５は、アンテナ３４によって受信された受信ＲＦ信号Ｄ５を増幅する。ＬＮＡ１５は、増幅した増幅ＲＦ信号Ｄ６をＢＰＦ３６に供給する。
ＢＰＦ３６は、いわゆるＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタからなり、ＬＮＡ１５によって増幅された増幅ＲＦ信号Ｄ６のうち所定の周波数帯域成分を通過する。
このＢＰＦ３６によって通過された増幅ＲＦ信号Ｄ７は、増幅器３７に供給される。
このＢＰＦ３６によって通過された増幅ＲＦ信号Ｄ７は、増幅器３７に供給される。
増幅器３７は、ＢＰＦ３６によって通過された増幅ＲＦ信号Ｄ７をさらに増幅する。増幅器３７は、増幅した所定の周波数ＦＲＦ、すなわち、１５７５．４２ＭＨｚの増幅ＲＦ信号Ｄ８を乗算器３９に供給する。
周波数シンセサイザ３８は、ＣＰＵ４６から供給される制御信号Ｄ９による制御のもとに、ＴＣＸＯ３２から供給される発振信号Ｄ２に基づいて所定の周波数ＦＬＯを有する局部発振信号Ｄ１０を生成する。
周波数シンセサイザ３８は、生成した局部発振信号Ｄ１０を乗算器３９に供給する。
周波数シンセサイザ３８は、生成した局部発振信号Ｄ１０を乗算器３９に供給する。
乗算器３９は、増幅器３７によって増幅された所定の周波数ＦＲＦを有する増幅ＲＦ信号Ｄ８に対して周波数シンセサイザ３８から供給された局部発振信号Ｄ１０を乗算することによって増幅ＲＦ信号Ｄ８をダウンコンバートし、たとえば１．０２３ＭＨｚ程度の所定の周波数ＦＩＦを有するＩＦ信号Ｄ１１を生成する。このＩＦ信号Ｄ１１は、増幅器４０に供給される。
増幅器４０は、乗算器３９によってダウンコンバートされたＩＦ信号Ｄ１１を増幅する。増幅器４０は、増幅した増幅ＩＦ信号Ｄ１２をＬＰＦ４１に供給する。
ＬＰＦ４１は、増幅器４０によって増幅された増幅ＩＦ信号Ｄ１２のうち所定の周波数よりも低帯域成分を通過する。このＬＰＦ４１によって通過された増幅ＩＦ信号Ｄ１３は、Ａ／Ｄ４２に供給される。
Ａ／Ｄ４２は、ＬＰＦ４１によって通過されたアナログ形式の増幅ＩＦ信号Ｄ１３をディジタル形式の増幅ＩＦ信号Ｄ１４に変換する。
このＡ／Ｄ４２によって変換された増幅ＩＦ信号Ｄ１４は、１ビットずつ同期捕捉部４４および同期保持部４５に供給される。
このＡ／Ｄ４２によって変換された増幅ＩＦ信号Ｄ１４は、１ビットずつ同期捕捉部４４および同期保持部４５に供給される。
なお、ＧＰＳ受信装置５０においては、これらの各部のうち、ＬＮＡ３５，３７，４０，ＢＰＦ３６、周波数シンセサイザ３８、乗算器３９、ＬＰＦ４１、およびＡ／Ｄ４２は、アンテナ３４によって受信された１５７５．４２ＭＨｚの高い周波数を有する受信ＲＦ信号Ｄ５を、ディジタル信号処理が施しやすいように、たとえば１．０２３ＭＨｚ程度の低い周波数ＦＩＦを有する増幅ＩＦ信号Ｄ１４にダウンコンバートする周波数変換部４３として構成される。
さらに、ＧＰＳ受信装置５０は、自己が発生する拡散符号とＡ／Ｄ４２から供給される増幅ＩＦ信号Ｄ１４における拡散符号との同期捕捉および増幅ＩＦ信号Ｄ１４におけるキャリア周波数の検出を行う同期捕捉部４４と、Ａ／Ｄ４２から供給される増幅ＩＦ信号Ｄ１４における拡散符号とキャリアとの同期保持およびメッセージの復調を行う同期保持部４５と、各部を統括的に制御して各種演算処理を行うＣＰＵ４６と、ＸＯ３１から供給される発振信号Ｄ１に基づいて時間を計測するＲＴＣ４７と、ＣＰＵ４６の内部時計としてのタイマ４８と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等からなるメモリ４９とを備える。
同期捕捉部４４は、ＣＰＵ４６の制御のもとに、逓倍／分周器３３から供給される逓倍および／または分周された発振信号Ｄ３に基づいて、Ａ／Ｄ４２から供給される増幅ＩＦ信号Ｄ１４における拡散符号の同期捕捉を行うとともに、増幅ＩＦ信号Ｄｌ４におけるキャリア周波数の検出を行う。このとき、同期捕捉部４４は、粗い精度での同期捕捉を行う。
同期捕捉部４４は、検出したＧＰＳ衛星を識別するための衛星番号、拡散符号の位相、およびキャリア周波数を同期保持部４５およびＣＰＵ４６に供給する。
同期捕捉部４４は、検出したＧＰＳ衛星を識別するための衛星番号、拡散符号の位相、およびキャリア周波数を同期保持部４５およびＣＰＵ４６に供給する。
同期保持部４５は、ＣＰＵ４６の制御のもとに、逓倍／分周器３３から供給される逓倍および／または分周された発振信号Ｄ３に基づいて、Ａ／Ｄ４２から供給される増幅ＩＦ信号Ｄ１４における拡散符号とキャリアとの同期保持を行うとともに、増幅ＩＦ信号Ｄ１４に含まれる航法メッセージの復調を行う。
このとき、同期保持部４５は、同期捕捉部４４から供給される衛星番号、拡散符号の位相、およびキャリア周波数を初期値として動作を開始する。
同期保持部４５は、複数のＧＰＳ衛星からの増幅ＩＦ信号Ｄ１４についての同期保持を並列的に行い、検出した拡散符号の位相、キャリア周波数、および航法メッセージをＣＰＵ４６に供給する。
このとき、同期保持部４５は、同期捕捉部４４から供給される衛星番号、拡散符号の位相、およびキャリア周波数を初期値として動作を開始する。
同期保持部４５は、複数のＧＰＳ衛星からの増幅ＩＦ信号Ｄ１４についての同期保持を並列的に行い、検出した拡散符号の位相、キャリア周波数、および航法メッセージをＣＰＵ４６に供給する。
ＣＰＵ４６は、同期保持部４５から供給される拡散符号の位相、キャリア周波数、および航法メッセージを取得し、これらの各種情報に基づいて、自己の３次元位置の算出する処理や、ＧＰＳ受信装置５０の時間情報を補正する処理などの各種演算処理を行う。
また、ＣＰＵ４６は、ＧＰＳ受信装置５０の各部及び各種ペリフェラル、並びに外部との入出力（Ｉ／Ｏ；Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）に関する制御を統括的に行う。
また、ＣＰＵ４６は、ＧＰＳ受信装置５０の各部及び各種ペリフェラル、並びに外部との入出力（Ｉ／Ｏ；Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）に関する制御を統括的に行う。
ＲＴＣ４７は、ＸＯ３１から供給される発振信号Ｄ１に基づいて、時間を計測する。このＲＴＣ４７によって計測される時間情報は、ＣＰＳ衛星の正確な時間情報が得られるまでの間に代用されるものであって、ＧＰＳ衛星の正確な時間情報を得たＣＰＵ４６がＸＯ３１を制御することによって適宜補正される。
タイマ４８は、ＣＰＵ４６の内部時計として機能するものであり、各部の動作に必要となる各種タイミング信号の生成および時間参照に用いられる。
たとえば、ＧＰＳ受信装置５０においては、同期捕捉部４４が同期捕捉した拡散符号の位相に合わせて同期保持部４５が内部に持つ拡散符号発生器の動作を開始させるタイミングを、このタイマ４８によって参照する。
たとえば、ＧＰＳ受信装置５０においては、同期捕捉部４４が同期捕捉した拡散符号の位相に合わせて同期保持部４５が内部に持つ拡散符号発生器の動作を開始させるタイミングを、このタイマ４８によって参照する。
メモリ４９は、ＲＡＭやＲＯＭ等からなる。メモリ４９においては、ＣＰＵ４６等による各種処理を行う際のワークエリアとしてＲＡＭが用いられるとともに、入力した各種データをバッファリングする際や、同期保持部より得られた衛星の軌道情報であるエフェメリスおよびアルマナック、演算過程で生成される中間データおよび演算結果データを保持する際にもＲＡＭが用いられる。
また、メモリ４９においては、各種プログラムや固定データ等を記憶する手段としてＲＯＭが用いられる。
また、メモリ４９においては、ＧＰＳ受信装置５０の電源が切られている間であっても、衛星の軌道情報であるエフェメリスおよびアルマナック、および測位結果の位置情報、ＴＣＸＯ３２の誤差量などを記憶する手段として不揮発メモリが用いられる場合がある。
また、メモリ４９においては、各種プログラムや固定データ等を記憶する手段としてＲＯＭが用いられる。
また、メモリ４９においては、ＧＰＳ受信装置５０の電源が切られている間であっても、衛星の軌道情報であるエフェメリスおよびアルマナック、および測位結果の位置情報、ＴＣＸＯ３２の誤差量などを記憶する手段として不揮発メモリが用いられる場合がある。
なお、ＧＰＳ受信装置５０においては、これらの同期捕捉部４４、同期保持部４５、ＣＰＵ４６、ＲＴＣ４７、タイマ４８、メモリ４９は、ベースバンド処理部として構成される。
このような各部を備えるＧＰＳ受信装置５０においては、少なくとも、ＸＯ３１，ＴＣＸＯ３２、アンテナ３４、ＬＮＡ３５、およびＢＰＦ３６を除く各部を、集積回路化した１チップからなる復調回路３０として構成することができる。
ＧＰＳ受信装置５０は、少なくとも４個のＧＰＳ衛星からのＲＦ信号を受信して、このＲＦ信号を周波数変換部４３によってＩＦ信号に変換した後、同期捕捉部４４によって拡散符号の同期捕捉およびキャリア周波数の検出を行い、同期保持部４５によって拡散符号とキャリアとの同期保持および航法メッセージの復調を行う。
そして、ＧＰＳ受信装置５０は、拡散符号の位相、キャリア周波数、および航法メッセージに基づいて、ＣＰＵ４６によって自己の３次元位置を算出する。
また、ＣＰＵ４６のＩ／Ｏ端子から時刻の秒、分、時データを外部、たとえば図１に示す携帯無線通信装置１１の一部を構成する携帯電話部２０に転送する。
そして、ＧＰＳ受信装置５０は、拡散符号の位相、キャリア周波数、および航法メッセージに基づいて、ＣＰＵ４６によって自己の３次元位置を算出する。
また、ＣＰＵ４６のＩ／Ｏ端子から時刻の秒、分、時データを外部、たとえば図１に示す携帯無線通信装置１１の一部を構成する携帯電話部２０に転送する。
つぎに本発明の実施形態例である時刻設定回路１００を図３に示すこの時刻設定回路１００は上述の携帯電話部２０の一部を構成している。この時刻設定回路１００はデータＩＦ回路１２０、時計回路１４０などで構成されていて、データＩＦ回路１２０は、秒、分、時の各レジスタで構成されるレジスタ回路１２１とセレクトパルス発生回路１２５で構成される。
時計回路１４０は、スイッチで構成されるデータセレクタ回路１３０と、秒、分、時をカウントする時刻カウンタ回路１５０と、クロックセレクタ回路１６５と、フリップフロップとインバータで構成されたセレクトパルス３２ｋＨｚ同期化回路１７０と、３２ｋＨｚを１Ｈｚに分周する分周回路１９０とで構成されている。
時計回路１４０は、スイッチで構成されるデータセレクタ回路１３０と、秒、分、時をカウントする時刻カウンタ回路１５０と、クロックセレクタ回路１６５と、フリップフロップとインバータで構成されたセレクトパルス３２ｋＨｚ同期化回路１７０と、３２ｋＨｚを１Ｈｚに分周する分周回路１９０とで構成されている。
データＩＦ回路１２０のレジスタ回路１２１において、たとえばＧＰＳ受信装置５０のＩ／Ｏの出力端子と入力端子ＴＳが接続され、または無線で受信可能な端子と入力ＴＳが接続されて秒レジスタ１２２にデータが入力される。一方同期用ＣＫ入力端子は４００ｋＨｚのクロックが供給される入力端子ＴＣに接続されている。秒レジスタ１２２の出力データは出力端子ＴＳ１を介して次段へ出力される。分データが入力される分レジスタ１２３の入力端子はたとえば入力端子ＴＭに接続され、一方同期用ＣＫ入力端子は入力端子ＴＣに接続されている。この分レジスタ１２３の出力データは出力端子ＴＭ１を介して次段へ出力される。また同様に、時レジスタ１２４の入力端子は入力端子ＴＤに接続され、同期用ＣＫ入力端子は入力端子ＴＣに接続されている。時レジスタ１２４の出力データは出力端子ＴＤ１を介して次段へ出力される。
データＩＦ回路１２０のセレクトパルス発生回路１２５の入力は４００ｋＨｚのクロックが供給される入力端子ＴＣに接続され、セレクトパルスの出力データは出力端子ＴＣ１を介して後段へ出力される。
データＩＦ回路１２０のセレクトパルス発生回路１２５の入力は４００ｋＨｚのクロックが供給される入力端子ＴＣに接続され、セレクトパルスの出力データは出力端子ＴＣ１を介して後段へ出力される。
つぎに時計回路１４０の構成に付いて述べる。時計回路１４０は、データセレクト回路１３０、時刻カウンタ回路１５０、クロックセレクタ回路１６５、セレクトパルス３２ｋＨｚ同期化回路１７０、分周回路１９０とで構成されている。
データセレクタ回路１３０は３個のスイッチで構成され、スイッチＳＷ１の入力端子ａ１は後述の秒カウンタ１５２の出力端子に接続され、入力端子ｂ１は時計回路１４０の入力端子ＴＳ２を介してデータＩＦ回路１２０の出力端子ＴＳ１に接続されている。またこのスイッチＳＷ１は３２ｋＨＺに同期したセレクトパルスでａ１，ｂ１のいずれかが選択されその選択された秒データが端子ｃ１を介して次段の時刻カウンタ回路１５０へ出力される。
スイッチＳＷ２の入力端子ａ２は後述の分カウンタ１５６の出力端子に接続され、入力端子ｂ２は時計回路１４０の入力端子ＴＭ２を介してデータＩＦ回路１２０の出力端子ＴＭ１に接続されている。またこのスイッチＳＷ２は３２ｋＨＺに同期したセレクトパルスでａ２，ｂ２のいずれかが選択されその選択された秒データが端子ｃ２を介して次段の時刻カウンタ回路１５０へ出力される。
スイッチＳＷ３の入力端子ａ３は後述の時カウンタ１６０の出力端子に接続され、入力端子ｂ２は時計回路１４０の入力端子ＴＤ２を介してデータＩＦ回路１２０の出力端子ＴＤ１に接続されている。またこのスイッチＳＷ３は３２ｋＨＺに同期したセレクトパルスでａ３，ｂ３のいずれかが選択されその選択された秒データが端子ｃ３を介して次段の時刻カウンタ回路１５０へ出力される。
データセレクタ回路１３０は３個のスイッチで構成され、スイッチＳＷ１の入力端子ａ１は後述の秒カウンタ１５２の出力端子に接続され、入力端子ｂ１は時計回路１４０の入力端子ＴＳ２を介してデータＩＦ回路１２０の出力端子ＴＳ１に接続されている。またこのスイッチＳＷ１は３２ｋＨＺに同期したセレクトパルスでａ１，ｂ１のいずれかが選択されその選択された秒データが端子ｃ１を介して次段の時刻カウンタ回路１５０へ出力される。
スイッチＳＷ２の入力端子ａ２は後述の分カウンタ１５６の出力端子に接続され、入力端子ｂ２は時計回路１４０の入力端子ＴＭ２を介してデータＩＦ回路１２０の出力端子ＴＭ１に接続されている。またこのスイッチＳＷ２は３２ｋＨＺに同期したセレクトパルスでａ２，ｂ２のいずれかが選択されその選択された秒データが端子ｃ２を介して次段の時刻カウンタ回路１５０へ出力される。
スイッチＳＷ３の入力端子ａ３は後述の時カウンタ１６０の出力端子に接続され、入力端子ｂ２は時計回路１４０の入力端子ＴＤ２を介してデータＩＦ回路１２０の出力端子ＴＤ１に接続されている。またこのスイッチＳＷ３は３２ｋＨＺに同期したセレクトパルスでａ３，ｂ３のいずれかが選択されその選択された秒データが端子ｃ３を介して次段の時刻カウンタ回路１５０へ出力される。
時刻カウンタ回路１５０の回路構成に付いて述べる。図３において、秒カウンタ１５２は１個のＦ．Ｆ（フリップ．フロップ）しか図示してないが、６０秒をカウントするには少なくとも６ビット計測するため６個のＦ．Ｆ（Ｆ．Ｆ１５３，Ｆ．Ｆ１５３Ａ，Ｆ．Ｆ１５３Ｂ，・・・，Ｆ．Ｆ１５３Ｅ）が必要であり、たとえば、それらのＦ．Ｆを縦属接続し、最終段のＦ．Ｆ１５３Ｅの出力を初段Ｆ．Ｆ１６３の入力に帰還するとともに、リセットパルスで各Ｆ．Ｆをリセットする必要がある。Ｆ．Ｆ１５３の入力端子がスイッチＳＷ１の出力端子ｃ１に接続され、同期用クロック（ＣＫ）入力端子は後述のクロックセレクタ１６５の出力端子ｃ４に接続される。またこのクロックセレクタ１６５の出力端子ｃ４は図示しないフリップフロップ（Ｆ．Ｆ１５３Ａ，Ｆ．Ｆ１５３Ｂ，・・・，Ｆ．Ｆ１５３Ｅ）のクロック（ＣＫ）入力端子に接続される。また、最終段のＦ．Ｆ１５３Ｅの出力は、出力端子ＴＳ３に接続され、秒データをたとえば表示装置などに出力する。
分カウンタ１５６の構成も秒カウンタ１５２の構成と同じである。即ち、分カウンタ１５６は１個のＦ．Ｆ（フリップ・フロップ）しか図示してないが、６０分をカウントするには少なくとも６ビット計測するため６個のＦ．Ｆ（Ｆ．Ｆ１５７，Ｆ．Ｆ１５７Ａ，Ｆ．Ｆ１５７Ｂ，・・・，Ｆ．Ｆ１５７Ｅ）が必要であり、それらのＦ．Ｆを縦属接続し、最終段のＦ．Ｆ１５７Ｅの出力を初段Ｆ．Ｆ１５７の入力に帰還するとともに、リセットパルスで各Ｆ．Ｆをリセットする必要がある。Ｆ．Ｆ１５７の入力端子がスイッチＳＷ２の出力端子ｃ２に接続され、同期用クロック（ＣＫ）入力端子は後述のクロックセレクタ１６５の出力端子ｃ４に接続される。またこのクロックセレクタ１６５の出力端子ｃ４は図示しないフリップフロップ（Ｆ．Ｆ１５７Ａ，Ｆ．Ｆ１５７Ｂ，・・・，Ｆ．Ｆ１５７Ｅ）のクロック（ＣＫ）入力端子に接続される。最終段のＦ．Ｆ１５７Ｅの出力は、出力端子ＴＭ３に接続され、分データを表示装置などに出力する。
この分カウンタ１５６は秒カウンタ１５２から６０秒ごとのパルスが入力され、クロックセレクタ回路のｃ４出力の１Ｈｚクロックに同期してカウントする。またこれ以外の回路構成でもよく、たとえば分カウンタ１５６が独立して秒パルスをカウントして分データに変換してもよい。ただしこの場合フリップフロップの段数が増加する。
時カウンタ１６０は基本的に４ビットあればよく、４個のＦ．Ｆで構成できる。たとえば、時カウンタ１６０は１個のＦ．Ｆ（フリップ・フロップ）しか図示してないが、２４時をカウントするには少なくとも５ビット計測するため４個のＦ．Ｆ（Ｆ．Ｆ１６１，Ｆ．Ｆ１６１Ａ，・・・，Ｆ．Ｆ１６１Ｄ）が必要であり、それらのＦ．Ｆを縦属接続し、最終段のＦ．Ｆ１６１Ｄの出力を初段Ｆ．Ｆ１６１の入力に帰還する。Ｆ．Ｆ１６１の入力端子がスイッチＳＷ３の出力端子ｃ３に接続され、同期用クロック（ＣＫ）入力端子は後述のクロックセレクタ１６５の出力端子ｃ４に接続される。またこのクロックセレクタ１６５の出力端子ｃ４は図示しないフリップフロップ（Ｆ．Ｆ１６０Ａ，Ｆ．Ｆ１５７Ｂ，Ｆ．Ｆ６０Ｄ）のクロック（ＣＫ）入力端子に接続される。最終段のＦ．Ｆ１６１Ｄの出力は、出力端子ＴＤ３に接続され、時データを表示装置などに出力する。
この時カウンタ１６０も分カウンタから６０分ごとにパルスが供給され、このパルスをカウンタして時データに変換する構成である。しかしこの時カウンタモ独立して秒をカウントして時データに変換してもよいが、回路は増加する。
分カウンタ１５６の構成も秒カウンタ１５２の構成と同じである。即ち、分カウンタ１５６は１個のＦ．Ｆ（フリップ・フロップ）しか図示してないが、６０分をカウントするには少なくとも６ビット計測するため６個のＦ．Ｆ（Ｆ．Ｆ１５７，Ｆ．Ｆ１５７Ａ，Ｆ．Ｆ１５７Ｂ，・・・，Ｆ．Ｆ１５７Ｅ）が必要であり、それらのＦ．Ｆを縦属接続し、最終段のＦ．Ｆ１５７Ｅの出力を初段Ｆ．Ｆ１５７の入力に帰還するとともに、リセットパルスで各Ｆ．Ｆをリセットする必要がある。Ｆ．Ｆ１５７の入力端子がスイッチＳＷ２の出力端子ｃ２に接続され、同期用クロック（ＣＫ）入力端子は後述のクロックセレクタ１６５の出力端子ｃ４に接続される。またこのクロックセレクタ１６５の出力端子ｃ４は図示しないフリップフロップ（Ｆ．Ｆ１５７Ａ，Ｆ．Ｆ１５７Ｂ，・・・，Ｆ．Ｆ１５７Ｅ）のクロック（ＣＫ）入力端子に接続される。最終段のＦ．Ｆ１５７Ｅの出力は、出力端子ＴＭ３に接続され、分データを表示装置などに出力する。
この分カウンタ１５６は秒カウンタ１５２から６０秒ごとのパルスが入力され、クロックセレクタ回路のｃ４出力の１Ｈｚクロックに同期してカウントする。またこれ以外の回路構成でもよく、たとえば分カウンタ１５６が独立して秒パルスをカウントして分データに変換してもよい。ただしこの場合フリップフロップの段数が増加する。
時カウンタ１６０は基本的に４ビットあればよく、４個のＦ．Ｆで構成できる。たとえば、時カウンタ１６０は１個のＦ．Ｆ（フリップ・フロップ）しか図示してないが、２４時をカウントするには少なくとも５ビット計測するため４個のＦ．Ｆ（Ｆ．Ｆ１６１，Ｆ．Ｆ１６１Ａ，・・・，Ｆ．Ｆ１６１Ｄ）が必要であり、それらのＦ．Ｆを縦属接続し、最終段のＦ．Ｆ１６１Ｄの出力を初段Ｆ．Ｆ１６１の入力に帰還する。Ｆ．Ｆ１６１の入力端子がスイッチＳＷ３の出力端子ｃ３に接続され、同期用クロック（ＣＫ）入力端子は後述のクロックセレクタ１６５の出力端子ｃ４に接続される。またこのクロックセレクタ１６５の出力端子ｃ４は図示しないフリップフロップ（Ｆ．Ｆ１６０Ａ，Ｆ．Ｆ１５７Ｂ，Ｆ．Ｆ６０Ｄ）のクロック（ＣＫ）入力端子に接続される。最終段のＦ．Ｆ１６１Ｄの出力は、出力端子ＴＤ３に接続され、時データを表示装置などに出力する。
この時カウンタ１６０も分カウンタから６０分ごとにパルスが供給され、このパルスをカウンタして時データに変換する構成である。しかしこの時カウンタモ独立して秒をカウントして時データに変換してもよいが、回路は増加する。
クロックセレクタ回路１６５は、スイッチＳＷ４で構成され、入力端子ａ４は後述の分周回路１９０の出力端子に接続され、入力端子ｂ４は３２ｋＨｚのクロックが供給される入力端子ＴＣ３に接続されている。また、出力端子ｃ４は時計回路１４０の時刻カウンタ回路１５０に秒カウンタ１５４、分カウンタ１５６、時刻カウンタ１６０のＦ．Ｆのクロック（ＣＫ）入力端子に接続されている。このスイッチＳＷ４の制御端子はセレクトパルス３２ｋＨｚ同期化回路１７０の出力に接続され、この出力信号により、入力端子ａ４，ｂ４が択一的に選択的される。
セレクトパルス３２ｋＨｚ同期化回路１７０は、（Ｄ型）Ｆ．Ｆ３個、インバータ１７６と１ビットのハイレベルを出力するレジスタ（１ｂ１）１７２で構成されている。Ｆ．Ｆ１７３の入力端子は１ビットのレジスタ（１ｂ１）１７２の出力に接続され、クロック（ＣＫ）入力端子は入力端子ＴＣ２を介してセレクトパルス発生回路１２５の出力端子ＴＣ１に接続され、出力端子は次段のＦ．Ｆ１７４の入力端子に接続されている。このＦ．Ｆ１７４のクロック入力端子は入力端子ＴＣ３に接続され、出力端子は次段のＦ．Ｆ１７５の入力端子に接続され、クロック入力端子もＴＣ３に接続されている。Ｆ．Ｆ１７５の出力はインバータ１７６の入力に接続され、また上述のクロックセレクタ回路１６５の制御端子に接続されている。インバータ１７６の出力は初段のＦ．Ｆ１７３のリセット端子に接続され、リセットパルスを供給する。
分周回路１９０は、スイッチＳＷ５、Ｆ．ＦとＥＸオアー（ＯＲ）回路からなる１５段構成の１５ビットカウンタと、１／１５（１９６）の処理回路、さらに１ビットローレベルのデータを出力するレジスタ１９２とから構成されている。
セレクトパルス３２ｋＨｚ同期化回路１７０の出力端子はスイッチＳＷ５の制御端子に接続され、入力端子ａ５は１５ビットカウンタの出力端子に接続され、入力端子ｂ５はレジスタ１９２の出力端子ｂ５にそれぞれ接続される。スイッチＳＷ５の出力端子ｃ５は１５ビットカウンタ１９１を構成する初段のＦ．Ｆ１９４の入力に接続される。このＦ．Ｆ１９４のクロック（ＣＫ）入力端子は上述の３２ｋＨｚのシステムクロックが入力されるＴＣ３の入力端子ＴＣ３と接続される。
１５ビットカウンタはＦ．Ｆ１９４（とＥＸＯＲ回路１９５をペアとして）が１５段縦属接続され、かつそのクロック入力端子はＴＣ３に接続されて３２ｋＨｚのクロックに同期してカウント動作する。
セレクトパルス３２ｋＨｚ同期化回路１７０の出力端子はスイッチＳＷ５の制御端子に接続され、入力端子ａ５は１５ビットカウンタの出力端子に接続され、入力端子ｂ５はレジスタ１９２の出力端子ｂ５にそれぞれ接続される。スイッチＳＷ５の出力端子ｃ５は１５ビットカウンタ１９１を構成する初段のＦ．Ｆ１９４の入力に接続される。このＦ．Ｆ１９４のクロック（ＣＫ）入力端子は上述の３２ｋＨｚのシステムクロックが入力されるＴＣ３の入力端子ＴＣ３と接続される。
１５ビットカウンタはＦ．Ｆ１９４（とＥＸＯＲ回路１９５をペアとして）が１５段縦属接続され、かつそのクロック入力端子はＴＣ３に接続されて３２ｋＨｚのクロックに同期してカウント動作する。
つぎにこのデータＩＦ回路１２０と時計回路１４０の通常動作について、図３と図４を用いて説明する。
図４（Ａ）には、時計回路１４０の入力端子ＴＣ３に入力される３２ｋＨｚのクロックを示す。通常の時計表示動作のとき、セレクトパルス３２ｋＨｚ同期化回路１７０のＦ．Ｆ１７５の出力信号により、ＳＷ５はａ５に設定され、ａ５はｃ５に接続され、１５ビットカウンタの出力は初段のＦ．Ｆ１９４の入力に帰還される。またこのカウンタは同期クロック（ＣＫ）入力端子に供給される３２ｋＨｚのクロックに同期してカウント動作し、同じ動作を繰り返す。
１５ビットカウンタ１９１で３２ｋＨＺのクロックが分周され、この分周されたデータが（１／１５処理回路１９６を介して）クロックセレクタ回路１６５のａ４入力端子に供給される。
通常動作中はセレクトパルス発生回路１２５からセレクトパルス３２ｋＨＺ同期化回路１７０を介してセレクトパルスが供給されないので、スイッチＳＷ４は入力端子ａ４とｃ４が接続され、その結果１Ｈｚのデータが時刻カウンタ回路１５０の各秒カウンタ１５２のＦ．Ｆ１５３のクロック入力端子、分カウンタのＦ．Ｆ１５７のクロック入力端子と時カウンタのＦ．Ｆ１６１のクロック入力端子にそれぞれ入力される。この１Ｈｚのクロックに同期して秒カウンタ１５２はカウントを行い、６０秒になると秒カウンタ１５３Ｅの出力から初段のＦ．Ｆ１５３に帰還しリセットされてゼロからカウントを再開する（図４（Ｄ））。
また、１Ｈｚパルスは分カウンタ１５６の初段Ｆ．Ｆ１５７のクロック入力端子に供給されて、カウントし時間“分”のカウントを行い、６０分になるとＳＷ２のａ２とｃ２を経由して出力端子から入力端子へ帰還され、リセットされ、カウンタが再開される（図４（Ｅ））。またこのカウンタ動作は秒カウンタ１５２に対して独立して秒をカウントして、分データに変換しても良い。
時刻カウンタ回路１６０においても同様に、クロック入力端子に１Ｈｚのパルスが入力され、このパルスに同期してＦ．Ｆ（とＥＸＯＲ１６２）でカウントし時刻を測定する。２４時になると時カウンタの出力がスイッチＳＷ４のａ３とｃ３を経由して初段のＦ．Ｆ１６１の入力に帰還され、リセットされ、時間計測を再開する（図４（Ｆ））。
またこの時刻カウンタも他の秒カウンタ１５２、分カウンタ１５６に対して独立して秒パルスをカウントして時データに変換しても良い。
図４（Ａ）には、時計回路１４０の入力端子ＴＣ３に入力される３２ｋＨｚのクロックを示す。通常の時計表示動作のとき、セレクトパルス３２ｋＨｚ同期化回路１７０のＦ．Ｆ１７５の出力信号により、ＳＷ５はａ５に設定され、ａ５はｃ５に接続され、１５ビットカウンタの出力は初段のＦ．Ｆ１９４の入力に帰還される。またこのカウンタは同期クロック（ＣＫ）入力端子に供給される３２ｋＨｚのクロックに同期してカウント動作し、同じ動作を繰り返す。
１５ビットカウンタ１９１で３２ｋＨＺのクロックが分周され、この分周されたデータが（１／１５処理回路１９６を介して）クロックセレクタ回路１６５のａ４入力端子に供給される。
通常動作中はセレクトパルス発生回路１２５からセレクトパルス３２ｋＨＺ同期化回路１７０を介してセレクトパルスが供給されないので、スイッチＳＷ４は入力端子ａ４とｃ４が接続され、その結果１Ｈｚのデータが時刻カウンタ回路１５０の各秒カウンタ１５２のＦ．Ｆ１５３のクロック入力端子、分カウンタのＦ．Ｆ１５７のクロック入力端子と時カウンタのＦ．Ｆ１６１のクロック入力端子にそれぞれ入力される。この１Ｈｚのクロックに同期して秒カウンタ１５２はカウントを行い、６０秒になると秒カウンタ１５３Ｅの出力から初段のＦ．Ｆ１５３に帰還しリセットされてゼロからカウントを再開する（図４（Ｄ））。
また、１Ｈｚパルスは分カウンタ１５６の初段Ｆ．Ｆ１５７のクロック入力端子に供給されて、カウントし時間“分”のカウントを行い、６０分になるとＳＷ２のａ２とｃ２を経由して出力端子から入力端子へ帰還され、リセットされ、カウンタが再開される（図４（Ｅ））。またこのカウンタ動作は秒カウンタ１５２に対して独立して秒をカウントして、分データに変換しても良い。
時刻カウンタ回路１６０においても同様に、クロック入力端子に１Ｈｚのパルスが入力され、このパルスに同期してＦ．Ｆ（とＥＸＯＲ１６２）でカウントし時刻を測定する。２４時になると時カウンタの出力がスイッチＳＷ４のａ３とｃ３を経由して初段のＦ．Ｆ１６１の入力に帰還され、リセットされ、時間計測を再開する（図４（Ｆ））。
またこの時刻カウンタも他の秒カウンタ１５２、分カウンタ１５６に対して独立して秒パルスをカウントして時データに変換しても良い。
つぎにＧＰＳからの時刻データ取り込み時の動作について、図３と図５を用いて述べる。
ＧＰＳ受信部のたとえばＣＰＵ４６から出力された時刻データが、データＩＦ回路１２０のレジスタ回路１２１の秒レジスタに４４秒のデータが、レジスタ１２３の分レジスタに０８分のデータがさらに時レジスタ１２４に０７時のデータが４００ｋＨｚのクロックに同期してそれぞれ入力されたとする。それと同時に時計回路１４０にデータを読み込ませるためセレクトパルスが発生される。
しかし一般的には図５に示すように、セレクトパルスは３２ｋＨｚのクロックや時計回路内の同期クロックの１Ｈｚとは非同期であり、その同期クロックのエッジに対して、どのタイミングで入力されるかは制御できない。そのため、セレクトパルスが３２ｋＨｚのクロックや１Ｈｚの立ち上がりと重なるタイミングで入力される（同期する）ことがある（図５（Ａ），（Ｃ），（Ｄ））。
たとえば図３において、データＩＦ回路１２０から出力される秒データと時計回路１４０の秒データの選択や、クロックの選択の際に、データをたとえば秒カウンタ１５２にロードするときのタイミングエラーが発生する。また同様に分周回路１９０の入力においてもタイミングエラーを発生する。そのため、時刻カウンタ１５０の出力の時刻データや分周回路１９０の出力の１Ｈｚの値は、信頼できない値となってしまう。
ＧＰＳ受信部のたとえばＣＰＵ４６から出力された時刻データが、データＩＦ回路１２０のレジスタ回路１２１の秒レジスタに４４秒のデータが、レジスタ１２３の分レジスタに０８分のデータがさらに時レジスタ１２４に０７時のデータが４００ｋＨｚのクロックに同期してそれぞれ入力されたとする。それと同時に時計回路１４０にデータを読み込ませるためセレクトパルスが発生される。
しかし一般的には図５に示すように、セレクトパルスは３２ｋＨｚのクロックや時計回路内の同期クロックの１Ｈｚとは非同期であり、その同期クロックのエッジに対して、どのタイミングで入力されるかは制御できない。そのため、セレクトパルスが３２ｋＨｚのクロックや１Ｈｚの立ち上がりと重なるタイミングで入力される（同期する）ことがある（図５（Ａ），（Ｃ），（Ｄ））。
たとえば図３において、データＩＦ回路１２０から出力される秒データと時計回路１４０の秒データの選択や、クロックの選択の際に、データをたとえば秒カウンタ１５２にロードするときのタイミングエラーが発生する。また同様に分周回路１９０の入力においてもタイミングエラーを発生する。そのため、時刻カウンタ１５０の出力の時刻データや分周回路１９０の出力の１Ｈｚの値は、信頼できない値となってしまう。
これを解消するため、図３に示すセレクトパルス３２ｋＨｚ同期化回路１７０を用いて、セレクトパルスの同期化を行う。このタイミングチャートを図６に示す。
ＧＰＳ装置５０などから時刻データの取り込み時、セレクトパルス発生回路１２５からセレクトパルスがセレクトパルス３２ｋＨｚ同期化回路１７０に入力される。Ｆ．Ｆ１７３の入力に１ビットのレジスタ１７２からハイレベルの信号（電圧）が供給され、クロック入力端子にこのセレクトパルスが入力される。すると、Ｆ．Ｆ１７３の出力データに応じて、３２ｋＨｚのクロックに同期してＦ１７４，ＦＦ１７５が動作する。Ｆ．Ｆ１７５の出力はインバータ１７６を介してＦ．Ｆ１７３のリセット端子に帰還されるので、Ｆ．Ｆ１７６の立ち上がり波形に同期してＦ．Ｆ１７３の出力は下がる（図６（Ｇ），（Ｉ））。それにつれてＦ．Ｆ１７４、Ｆ．Ｆ１７６も３２ｋＨｚに同期して出力は下がる。そのときの各出力波形を図６（Ｅ），（Ｆ），（Ｇ），（Ｈ），（Ｉ）に示す。
ＧＰＳ装置５０などから時刻データの取り込み時、セレクトパルス発生回路１２５からセレクトパルスがセレクトパルス３２ｋＨｚ同期化回路１７０に入力される。Ｆ．Ｆ１７３の入力に１ビットのレジスタ１７２からハイレベルの信号（電圧）が供給され、クロック入力端子にこのセレクトパルスが入力される。すると、Ｆ．Ｆ１７３の出力データに応じて、３２ｋＨｚのクロックに同期してＦ１７４，ＦＦ１７５が動作する。Ｆ．Ｆ１７５の出力はインバータ１７６を介してＦ．Ｆ１７３のリセット端子に帰還されるので、Ｆ．Ｆ１７６の立ち上がり波形に同期してＦ．Ｆ１７３の出力は下がる（図６（Ｇ），（Ｉ））。それにつれてＦ．Ｆ１７４、Ｆ．Ｆ１７６も３２ｋＨｚに同期して出力は下がる。そのときの各出力波形を図６（Ｅ），（Ｆ），（Ｇ），（Ｈ），（Ｉ）に示す。
Ｆ．Ｆ１７５から出力された３２ｋＨｚに同期したセレクトパルスは分周回路のスイッチＳＷ５の制御端子、クロックセレクト回路１６５のスイッチＳＷ４の制御端子、さらにデータセレクタ回路１３０のスイッチＳＷ１の制御端子、スイッチＳＷ２の制御端子とスイッチＳＷ３の制御端子にそれぞれ供給され、各スイッチを択一的に切り換える。
３２ｋＨｚに同期化されたセレクトパルスがスイッチＳＷ５の制御端子に供給されると、スイッチＳＷはａ５からｂ５に切り換えられ、１ビットのレジスタ１９２のゼロレベルのデータが１５ビットカウンタの初段のＦ．Ｆ１９４の入力に供給され、３２ｋＨｚのクロックに同期してカウンタ動作する（図６（Ｋ））。
３２ｋＨｚに同期化されたセレクトパルスがスイッチＳＷ５の制御端子に供給されると、スイッチＳＷはａ５からｂ５に切り換えられ、１ビットのレジスタ１９２のゼロレベルのデータが１５ビットカウンタの初段のＦ．Ｆ１９４の入力に供給され、３２ｋＨｚのクロックに同期してカウンタ動作する（図６（Ｋ））。
一方３２ｋＨｚに同期したセレクトパルスはクロックセレクタ回路１６５のスイッチＳＷ４の制御端子にも供給され、出力端子ａ４からｂ４に切り換えられ、３２ｋＨｚのクロックが時刻カウンタ回路１５０を構成する秒カウンタ１５２，分カウンタ１５６，時刻カウンタ１６０の各Ｆ．Ｆのクロック入力端子に供給される。クロック入力端子に供給されるクロックの周波数を１Ｈｚから３２ｋＨｚに切り換えるのは、データＩＦ回路１２０から時刻データを時刻カウンタ回路１５０に転送するスピードを早くするためである。
また、セレクトパルスはデータセレクタ回路１３０の各スイッチＳＷ１，ＳＷ２，ＳＷ３の制御端子に供給され、ａ１からｂ１へ、ａ２からｂ２へ、さらにａ３からｂ３へ切り換えられる。この結果、データＩＦ回路１２０のレジスタ回路１２１の秒レジスタ１２２に記憶されていた秒データ、たとえば４４秒のデータはスイッチＳＷ１のｂ１からｃ１を介して秒カウンタの初段Ｆ．Ｆ１５３の入力へ転送される。
データＩＦ回路１２０のレジスタ回路１２１の分レジスタ１２２に記憶されていた分データ、たとえば０８分のデータはスイッチＳＷ２のｂ２からｃ２を介して分カウンタの初段Ｆ．Ｆ１５７の入力へ転送される。また、データＩＦ回路１２０のレジスタ回路１２１の時レジスタ１２２に記憶されていた時データ、たとえば０７時のデータはスイッチＳＷ３のｂ３からｃ３を介して時カウンタの初段Ｆ．Ｆ１６１の入力へ転送される。
また、セレクトパルスはデータセレクタ回路１３０の各スイッチＳＷ１，ＳＷ２，ＳＷ３の制御端子に供給され、ａ１からｂ１へ、ａ２からｂ２へ、さらにａ３からｂ３へ切り換えられる。この結果、データＩＦ回路１２０のレジスタ回路１２１の秒レジスタ１２２に記憶されていた秒データ、たとえば４４秒のデータはスイッチＳＷ１のｂ１からｃ１を介して秒カウンタの初段Ｆ．Ｆ１５３の入力へ転送される。
データＩＦ回路１２０のレジスタ回路１２１の分レジスタ１２２に記憶されていた分データ、たとえば０８分のデータはスイッチＳＷ２のｂ２からｃ２を介して分カウンタの初段Ｆ．Ｆ１５７の入力へ転送される。また、データＩＦ回路１２０のレジスタ回路１２１の時レジスタ１２２に記憶されていた時データ、たとえば０７時のデータはスイッチＳＷ３のｂ３からｃ３を介して時カウンタの初段Ｆ．Ｆ１６１の入力へ転送される。
秒、分、時の各データが時刻カウンタ回路１５０に転送し終わり、セレクトパルスがハイレベルからローレベルに下がると、クロックセレクタ回路１６５のスイッチＳＷ４の出力がｂ４からａ４に切り換り、また１Ｈｚのパルス（データ）が時刻カウンタ回路１５０を構成する各Ｆ．Ｆのクロック入力回路に供給される。
またこれと同時に、データセレクタ回路１３０を構成するスイッチＳＷ１のｂ１がａ１に、スイッチＳＷ２のｂ２がａ２に、またスイッチＳｗ３のｂ３がａ３にそれぞれ切り換えられる。
秒カウンタ１５２は出力端子がスイッチＳＷ１のａ１とｃ１を介して入力に接続され、帰還回路を形成し、１Ｈｚをクロック入力とする秒カウンタが構成される。分カウンタ１５６も同様に、出力端子がスイッチＳＷ２のａ２とｃ２を介して入力に接続され、帰還回路を形成し、１Ｈｚをクロック入力とする分カウンタが構成される。さらに、時カウンタ１６０も同様に、出力端子がスイッチＳＷ３のａ３とｃ３を介して入力に接続され、帰還回路を形成し、１Ｈｚをクロック入力とする時カウンタが構成される。
すると、時刻設定は終了し、設定された値から時計回路１４０は通常の１Ｈｚのクロックを同期信号として秒、分、時カウンタはカウンタ動作を開始する（図６（Ｌ），（Ｍ），（Ｎ））。
またこれと同時に、データセレクタ回路１３０を構成するスイッチＳＷ１のｂ１がａ１に、スイッチＳＷ２のｂ２がａ２に、またスイッチＳｗ３のｂ３がａ３にそれぞれ切り換えられる。
秒カウンタ１５２は出力端子がスイッチＳＷ１のａ１とｃ１を介して入力に接続され、帰還回路を形成し、１Ｈｚをクロック入力とする秒カウンタが構成される。分カウンタ１５６も同様に、出力端子がスイッチＳＷ２のａ２とｃ２を介して入力に接続され、帰還回路を形成し、１Ｈｚをクロック入力とする分カウンタが構成される。さらに、時カウンタ１６０も同様に、出力端子がスイッチＳＷ３のａ３とｃ３を介して入力に接続され、帰還回路を形成し、１Ｈｚをクロック入力とする時カウンタが構成される。
すると、時刻設定は終了し、設定された値から時計回路１４０は通常の１Ｈｚのクロックを同期信号として秒、分、時カウンタはカウンタ動作を開始する（図６（Ｌ），（Ｍ），（Ｎ））。
上述したセレクトパルスを発生するための実施形態例として、図３にセレクトパルス３２ｋＨｚ同期化回路１７０の構成を示した。この回路構成において、図７（Ｈ）と図８（Ｈ）に示すように、２段目のＦ．Ｆ１７４の出力レベルが不安定になることがある。
Ｆ．Ｆ１７４でリンギングが発生する理由は、Ｆ．Ｆ１７３の出力が、ローレベル（“Ｌ”）からハイレベル（“Ｈ”）に変化するタイミングを、３２ｋＨｚ同期クロックからみて制御不可能であるためである。このため、Ｆ．Ｆ１７４におけるクロックの立ち上がりエッジとデータ入力がタイミングエラーとなり、Ｆ．Ｆ１７４の出力はメタステーブル状態（ある一定期間発振状態）となる。しかしながら、この発振はある期間に限られ、その後はＦ．Ｆ１７４出力は安定する。
図７（Ｈ）において、３２ｋＨｚのクロック（図７（Ｅ））とセレクトパルス（図７（Ｄ））のタイミング関係により、Ｆ．Ｆ１７３の出力（図７（Ｇ））にリンギングが発生し、ハイレベル（“Ｈ”）に落ち着いた状態の例を示す。また、図８（Ｈ）においても同様に、３２ｋＨｚのクロック（図８（Ｅ））とセレクトパルス（図８（Ｈ））とのタイミング関係により、Ｆ．Ｆ１７３の出力（図８（Ｇ））にリンギングが発生し、ローレベル（“Ｌ”）に落ち着いた例を示している。
これらのリンギングはすぐに減衰し、この３２ｋＨｚの期間中には所定のレベルに収束する。これらのリンギングが落ち着いた状態で安定したデータを取り込むために、Ｆ．Ｆ１７４の後段にさらにＦ．Ｆ１７５を接続する必要がある。
たとえば図８（Ｈ）の場合、３２ｋＨｚの１クロック遅れてＦ．Ｆ１７４の出力レベルはハイレベルに落ち着き、その遅れた信号が後段のＦ．Ｆ１７５の入力に供給される。その結果、Ｆ．Ｆ１７５の出力端子からはリンギングが無い場合と比較して１クロック遅れてセレクトパルスが出力されることになるが、安定したセレクトパルスが得られ、約３１μｓｅｃ遅れるだけで、後段の回路に与える影響は１ｓｅｃと比較して無視できるレベルである。
Ｆ．Ｆ１７４でリンギングが発生する理由は、Ｆ．Ｆ１７３の出力が、ローレベル（“Ｌ”）からハイレベル（“Ｈ”）に変化するタイミングを、３２ｋＨｚ同期クロックからみて制御不可能であるためである。このため、Ｆ．Ｆ１７４におけるクロックの立ち上がりエッジとデータ入力がタイミングエラーとなり、Ｆ．Ｆ１７４の出力はメタステーブル状態（ある一定期間発振状態）となる。しかしながら、この発振はある期間に限られ、その後はＦ．Ｆ１７４出力は安定する。
図７（Ｈ）において、３２ｋＨｚのクロック（図７（Ｅ））とセレクトパルス（図７（Ｄ））のタイミング関係により、Ｆ．Ｆ１７３の出力（図７（Ｇ））にリンギングが発生し、ハイレベル（“Ｈ”）に落ち着いた状態の例を示す。また、図８（Ｈ）においても同様に、３２ｋＨｚのクロック（図８（Ｅ））とセレクトパルス（図８（Ｈ））とのタイミング関係により、Ｆ．Ｆ１７３の出力（図８（Ｇ））にリンギングが発生し、ローレベル（“Ｌ”）に落ち着いた例を示している。
これらのリンギングはすぐに減衰し、この３２ｋＨｚの期間中には所定のレベルに収束する。これらのリンギングが落ち着いた状態で安定したデータを取り込むために、Ｆ．Ｆ１７４の後段にさらにＦ．Ｆ１７５を接続する必要がある。
たとえば図８（Ｈ）の場合、３２ｋＨｚの１クロック遅れてＦ．Ｆ１７４の出力レベルはハイレベルに落ち着き、その遅れた信号が後段のＦ．Ｆ１７５の入力に供給される。その結果、Ｆ．Ｆ１７５の出力端子からはリンギングが無い場合と比較して１クロック遅れてセレクトパルスが出力されることになるが、安定したセレクトパルスが得られ、約３１μｓｅｃ遅れるだけで、後段の回路に与える影響は１ｓｅｃと比較して無視できるレベルである。
以上のべた様に、非同期インターフェイスを使用したリアルタイムクロックシステムにおいて、安定した時刻データの受信ができる。また、上述した時刻設定回路及びその無線通信装置では、時刻カウンタに１Ｈｚを使用することにより、時計回路の消費電力を削減することができる。
さらに、本発明の時刻設定回路及びその無線通信装置では、時刻合わせの際、時刻カウンタへの読み込みを早くすることにより、設定したい時刻からその設定されたデータが反映されるまでの時刻の遅延をたとえば９２μｓｅｃ以内に収めることができる。
さらに、本発明の時刻設定回路及びその無線通信装置では、時刻合わせの際、時刻カウンタへの読み込みを早くすることにより、設定したい時刻からその設定されたデータが反映されるまでの時刻の遅延をたとえば９２μｓｅｃ以内に収めることができる。
１０…無線通信装置、１３…ＧＰＳ受信部、１４，３０…復調回路（ＲＦ、ＤＥＭＯ）、１５，４６…ＣＰＵ（マイクロコンピュータ）、２０…携帯電話部、２１…ＩＩＣ（インターフェイス部、４３…周波数変換部、３０…復調回路、３４…アンテナ、３５…ＬＮＡ（ローのイズアンプ）、４２…Ａ／Ｄ（Ａ−Ｄ変換器）、４６…ＣＰＵ（マイクロコンピュータ）、４７…ＲＴＣ（リアルタイムクロック）、４８…タイマ、４９…メモリ、５０…ＧＰＳ受信装置、１００…時刻設定回路、１２０…データＩＦ回路、１２２，１２３，１２４…レジスタ、１２５…セレクトパルス発生回路、１４０…時計回路、１５０…時刻カウンタ回路、１５２…秒カウンタ、１５６…分カウンタ、１６０…時カウンタ、１６５…クロックセレクト回路、１７０…セレクトパルス３２ｋＨｚ同期化回路、１９０…分周回路、１９１…１５ビットカウンタ。
Claims (10)
- 時刻データを記憶する第１のレジスタと、
第１の基準クロックが供給されて第１の制御信号を発生する第１の制御信号発生回路と、
前記第１の制御信号が供給され、第２の基準クロックに同期した第２の制御信号を発生する第２の制御信号発生回路と、
前記第２の基準クロックが供給され、該第２の基準クロックを所定比に分周した信号を出力する分周回路と、
前記時刻データまたは前記分周回路の出力信号を用いて時刻を計数するカウンタと、
前記カウンタからの出力データと前記第１のレジスタから出力された時刻データを前記第２の制御信号に応じて択一的に選択し、選択されたデータを前記カウンタに供給する選択回路と
を有する時刻設定回路。 - 前記カウンタのクロック周波数は前記カウンタからの出力データと前記第１のレジスタから出力された時刻データに応じて可変する
請求項１記載の時刻設定回路。 - 前記第２の制御信号発生回路は３段以上のレジスタを有する
請求項１記載の時刻設定回路。 - 前記時刻設定回路はさらにクロック選択回路を有し、前記第２の制御信号に応じて前記第２の基準クロックまたは前記分周回路の出力信号のいずれかを前記カウンタにクロックを供給する
請求項１記載の時刻設定回路。 - 前記第１レジスタに記憶される時刻データは衛星通信装置から供給された時刻データとする
請求項１記載の時刻設定回路。 - 無線通信装置から時刻データを取得し、該時刻データを時刻設定の際、時計回路に転送し時刻を表示する装置を有する携帯無線通信装置であって、
前記時計回路は、
時刻データを記憶する第１のレジスタと、
第１の基準クロックが供給されて第１の制御信号を発生する第１の制御信号発生回路と、
前記第１の制御信号が供給され、第２の基準クロックに同期した第２の制御信号を発生する第２の制御信号発生回路と、
前記第２の基準クロックが供給され、該第２の基準クロックを所定比に分周した信号を出力する分周回路と、
前記時刻データまたは前記分周回路の出力信号を用いて時刻を計数するカウンタと、
前記カウンタからの出力データと前記第１のレジスタから出力された時刻データを前記第２の制御信号に応じて択一的に選択し、選択されたデータを前記カウンタに供給する選択回路と
を有する携帯無線通信装置。 - 前記カウンタのクロック周波数は前記カウンタからの出力データと前記第１のレジスタから出力された時刻データに応じて可変する
請求項６記載の携帯無線通信装置。 - 前記第２の制御信号発生回路は３段以上のレジスタを有する
請求項６記載の携帯無線通信装置。 - 前記時刻設定回路はさらにクロック選択回路を有し、前記第２の制御信号に応じて前記第２の基準クロックまたは前記分周回路の出力信号のいずれかを前記カウンタにクロックを供給する
請求項６記載の携帯無線通信装置。 - 前記第１レジスタに記憶される時刻データは衛星通信装置から供給された時刻データとする
請求項６記載の携帯無線通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004361404A JP2006170701A (ja) | 2004-12-14 | 2004-12-14 | 時刻設定回路及びこれを用いた携帯無線通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004361404A JP2006170701A (ja) | 2004-12-14 | 2004-12-14 | 時刻設定回路及びこれを用いた携帯無線通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006170701A true JP2006170701A (ja) | 2006-06-29 |
Family
ID=36671630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004361404A Pending JP2006170701A (ja) | 2004-12-14 | 2004-12-14 | 時刻設定回路及びこれを用いた携帯無線通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006170701A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007148634A1 (ja) | 2006-06-20 | 2007-12-27 | Ntt Docomo, Inc. | 移動通信システムで使用されるユーザ装置、基地局及び方法 |
| CN105204325A (zh) * | 2015-10-14 | 2015-12-30 | 三川电力设备股份有限公司 | 定时方法和电路 |
-
2004
- 2004-12-14 JP JP2004361404A patent/JP2006170701A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007148634A1 (ja) | 2006-06-20 | 2007-12-27 | Ntt Docomo, Inc. | 移動通信システムで使用されるユーザ装置、基地局及び方法 |
| CN105204325A (zh) * | 2015-10-14 | 2015-12-30 | 三川电力设备股份有限公司 | 定时方法和电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8229460B2 (en) | Demodulation apparatus and receiving apparatus | |
| US8593345B2 (en) | Signal processing system for satellite positioning signals | |
| US8138972B2 (en) | Signal processing system for satellite positioning signals | |
| EP2237422B1 (en) | Variable order phase-locked loop with reconfigurable loop filter and its application in a GPS receiver | |
| US20050276316A1 (en) | Method and apparatus for receiving GPS/GLONASS signals | |
| JP5821421B2 (ja) | 電子時計、及び電子機器 | |
| JP5310333B2 (ja) | 受信装置、信号処理方法、およびプログラム | |
| US7023905B2 (en) | Correlation and demodulation circuit for a receiver for signals modulated by a specific code | |
| JP2009180555A (ja) | 衛星信号受信装置および衛星信号受信装置の制御方法 | |
| JP4306693B2 (ja) | 相関検出装置、相関検出方法並びに受信装置 | |
| JP2017116366A (ja) | 衛星電波受信装置、電波時計、符号信号取得方法及びプログラム | |
| US6369753B1 (en) | Host-independent monolithic integrated circuit for RF downconversion and digital signal processing of GPS signals | |
| US9280142B2 (en) | Radio clock | |
| JP6786482B2 (ja) | 信号処理装置および方法 | |
| JP2006170701A (ja) | 時刻設定回路及びこれを用いた携帯無線通信装置 | |
| JP2009005151A (ja) | ベースバンド信号処理回路、受信システム及びベースバンド信号処理方法 | |
| EP2284573B1 (en) | Signal receiver, control method of signal receiver, and GPS device utilizing the signal receiver and method | |
| JP2010216999A (ja) | 電子機器およびその制御方法 | |
| JP3864807B2 (ja) | 相関検出装置及び相関検出方法並びに受信装置 | |
| JP2002131410A (ja) | Ｇｐｓ受信機 | |
| US8154449B2 (en) | Signal acquisition systems with applications of general clocks | |
| JP2016195347A (ja) | タイミング信号発生装置、電子機器および移動体 | |
| JP6326767B2 (ja) | 測位用衛星信号受信方法、測位用衛星信号受信装置及び電子機器 | |
| JP2002257920A (ja) | 無線信号受信機 | |
| JP2017227651A (ja) | 衛星電波受信装置、電波時計、符号信号取得方法及びプログラム |